JP2001291958A - 積層配線基板 - Google Patents

積層配線基板

Info

Publication number
JP2001291958A
JP2001291958A JP2000106992A JP2000106992A JP2001291958A JP 2001291958 A JP2001291958 A JP 2001291958A JP 2000106992 A JP2000106992 A JP 2000106992A JP 2000106992 A JP2000106992 A JP 2000106992A JP 2001291958 A JP2001291958 A JP 2001291958A
Authority
JP
Japan
Prior art keywords
wiring board
layers
layer
capacitors
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000106992A
Other languages
English (en)
Inventor
Yasutomi Asai
浅井  康富
Kengo Oka
賢吾 岡
Shinji Ota
真治 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000106992A priority Critical patent/JP2001291958A/ja
Publication of JP2001291958A publication Critical patent/JP2001291958A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 回路定数を容易に変更することができる配線
基板を提供する。 【解決手段】 最上層と最下層が第1および第2絶縁層
21、22であり、その間に第1および第2誘電体層3
1、32が積層された4層構造の積層基板1において、
第1あるいは第2誘電体層31、32を挟むようにして
導体層51〜54が対向配置され、3種類のコンデンサ
61〜63が形成されている。また、このコンデンサ6
1〜63の各々と積層基板1の表面1aに形成された表
面ランド41〜43とがビアホール7を介して接続され
ている。そして、表面ランド41〜43を選択すること
により、所望のコンデンサ61〜63を選択できるよう
になっている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層配線基板に関
し、ECU(電子制御装置)に用いて好適な積層配線基
板に関する。
【0002】
【従来の技術】ECUはラジオ等に伝導ノイズをのせな
いようにするため、実際に車両などに搭載してラジオノ
イズの評価を行う。ラジオノイズはECU内部とECU
に結線された外部のインピーダンスにより強度が異なっ
てくるため、量産前の実車評価の際に、入出力部とグラ
ンド間にコンデンサ等を接続してラジオノイズを低減す
る必要がある。そのため、事前にECUの入出力部の表
面において、このコンデンサ等を接続するためのランド
等を用意しておき、このランドにチップコンデンサ等を
搭載して評価を行う。
【0003】近年、エンジンにECUを直接搭載した
り、ABSなどのアクチュエータにECUを一体化した
い等のニーズがある。このため、従来はECUとしては
プリント基板を用いていたが、小型化し耐熱性を向上さ
せるためセラミック積層基板を用いるようになってきて
いる。
【0004】この場合、セラミックの特性を活かして、
上記ラジオノイズの評価用のコンデンサ等を積層基板の
内層に形成することができるため、基板表面にラジオノ
イズ評価用の部品を搭載する必要が無くなり、その結
果、さらに基板面積を小さくできる。また、基板面積を
小さくできるということは、セラミック積層基板はプリ
ント基板と比較して単位面積当たりのコストが高いこと
からコストの削減にもつながる。
【0005】
【発明が解決しようとする課題】ところで、ラジオノイ
ズを低減するためには、実車評価の段階で接続するコン
デンサ等の物理常数(回路定数)を変えてチューニング
を行うことにより最適な回路定数を探る必要がある。そ
のため、従来では回路定数の異なる電気素子が形成され
た積層基板を複数種類製造していた。
【0006】しかし、セラミック積層基板の製造には長
期間(例えば2〜3週間程度)を要するため、入出力部
に形成する電気素子の回路定数を変更するために複数種
類の積層基板を製造するのは、非常に取り扱いにくく、
手間がかかる。
【0007】上記問題点に鑑み、回路定数を容易に変更
することができる積層配線基板を提供することを目的と
する。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、複数の層を積層した積
層基板(1)と、積層基板(1)に形成した複数の電気
素子(61〜63、111、112、120)とを有
し、複数の電気素子(61〜63、111、112、1
20)が選択可能となっていることを特徴としている。
【0009】本発明では、予め複数の電気素子(61〜
63、111、112、120)を形成し、これらの電
気素子(61〜63、111、112、120)を適宜
選択できるようになっているため、回路定数を容易に変
更することができる積層配線基板を提供することができ
る。
【0010】この場合、請求項2に記載の発明のよう
に、積層基板(1)の表面(1a)に複数のランド(4
1〜43)を形成し、複数のランド(41〜43)と複
数の電気素子(61〜63、111、112、120)
とを電気的に接続しており、複数のランド(41〜4
3)の少なくとも1つを選択することにより、複数の電
気素子(61〜63、111、112、120)の少な
くとも1つを選択可能とすることができる。
【0011】また、請求項4に記載の発明のように、請
求項1〜請求項3の発明において、電気素子としてコン
デンサ(61〜63)、抵抗(120)、コイル(11
1、112)のうちの少なくとも1つを用いることがで
きる。
【0012】請求項5に記載の発明では、誘電体層(3
1〜35)を有する積層基板(1)において、積層基板
(1)の表面(1a)に形成した複数のランド(41〜
43)と、誘電体層(31〜35)を挟むようにして導
体層(51〜54、151〜158)を対向配置してな
る複数のコンデンサ(61〜63)とを有し、各々のラ
ンド(41〜43)と各々のコンデンサ(61〜63)
とを電気的に接続し、複数のランド(41〜43)の少
なくとも1つを選択することにより、複数のコンデンサ
(61〜63)の少なくとも1つが選択可能となってい
ることを特徴としている。
【0013】本発明では、予め複数のコンデンサ(61
〜63)を形成しておき、これらのコンデンサ(61〜
63)を適宜選択できるようになっているため、回路定
数としての静電容量を容易に変更することができる積層
配線基板を提供することができる。
【0014】この場合、この複数のコンデンサ(61〜
63)の少なくとも1つとしては、請求項6に記載の発
明のように、対向配置する導体層(51〜54、151
〜158)の少なくとも一方が層平面内にて渦巻き状と
なっているものを用いることができる。これにより、コ
ンデンサ(61〜63)にコイルの機能を持たせること
ができ、LCフィルタとして用いることができる。
【0015】また、請求項7に記載の発明のように、複
数のコンデンサ(61〜63)の少なくとも1つとし
て、対向配置する導体層(51〜54、151〜15
8)の少なくとも一方が層平面内にて複数回曲がった線
状となっているものを用いることができる。
【0016】この様に導体層(51〜54、151〜1
58)を複数回曲げることにより、導体層の長さが長く
なり、導体層(51〜54、151〜158)の抵抗値
が大きくなるため、コンデンサ(61〜63)に抵抗の
機能を持たせることができ、RCフィルタとして用いる
ことができる。
【0017】また、請求項8に記載の発明では、請求項
5〜請求項7に記載の複数のコンデンサ(61〜63)
において、対向配置する導体層(51〜54、151〜
158)の一方を、電気的に独立した状態で近接して複
数個形成したものとし、他方を、一方の複数個の導体層
の全てと対向するために必要な面積を有する1個のもの
としたことを特徴としている。
【0018】この様に、他方の導体層を1つの導体層で
形成することにより、対向配置する際の位置合わせが不
要になる等、複数形成する一方の導体層の形状や配置等
の自由度を大きくすることができる。また、一方の複数
個の導体層を近接して配置しているため、一方の導体層
の全体の面積を大きくすること無く、各々のコンデンサ
(61〜63)の静電容量を大きくすることができる。
【0019】請求項9に記載の発明では、請求項5〜請
求項8の発明において、誘電体層(31〜35)を積層
配線基板(1)の中心に形成していることを特徴として
いる。この様な構成にすることにより、材質の違いによ
る積層基板(1)の反りを低減させることができる。
【0020】なお、本発明でいう回路定数とは、コンデ
ンサやコイル等の電気素子の物理常数、つまり、静電容
量やインダクタンス等を示している。また、上記各手段
の括弧内の符号は、後述する実施形態に記載の具体的手
段との対応関係を示すものである。
【0021】
【発明の実施の形態】(第1実施形態)本実施形態は、
本発明の積層配線基板をECUの入出力部に適用した例
である。図1は本実施形態の積層配線基板(以下、単に
配線基板という)の概略断面図である。この配線基板は
セラミック等の複数の層が積層され、低温焼成されてな
る積層基板1を備えている。この積層基板1は、図1に
示すように、最上層と最下層が第1および第2絶縁層2
1、22であり、その間に第1および第2誘電体層3
1、32が積層された4層構造となっている。
【0022】ここで、第1および第2絶縁層21、22
としては、例えばAl23−SiO 2−PbO系のアル
ミナ基板を用いており、第1および第2誘電体層31、
32としては、例えばBaTiO2(チタン酸バリウ
ム)を主とする材料からなる。また、第1および第2絶
縁層21、22と第1および第2誘電体層31、32の
厚みは、例えば0.1mmである。また、積層基板1の
表面1aには、複数のランド(以下、表面ランドとい
う)41〜43が形成されている。この表面ランド41
〜43は、Ag(銀)を主成分とする材料からなる。
【0023】また、第1あるいは第2誘電体層31、3
2を挟むようにして複数個(本例では4個)の導体層5
1〜54が対向配置され、電気素子としてのコンデンサ
61〜63が複数個(本例では3個)形成されている。
ここで、これらの導体層51〜54は、例えばAgを主
成分とする材料からなる。
【0024】次に、これらのコンデンサ61〜63につ
いて詳しく述べる。なお、以下、積層基板1において各
層21、22、31、32の間を、上側から順に第1層
間〜第3層間とし、例えば、第1絶縁層21と第1誘電
体層31との間を第1層間という。
【0025】第2層間に形成された第3の導体層53が
グランドとなっており、このグランドは以下の3つのコ
ンデンサ61〜63に共通である。まず、第3層間には
第4の導体層54が形成されている。この第4の導体層
54の一端部は、ビア(スルー)ホール7と内層に形成
されたランド8とを介して、上記表面ランド41〜43
のうちの第1のランド41と接続されている。また、他
端部は、ECUの本体回路9と接続されている。
【0026】このようにして、第4の導体層54はグラ
ンドである第3の導体層53と対向配置されて、第2の
誘電体層32とともに第1のコンデンサ61を形成して
いる。ここで、上記内層に形成されたランド8はAgを
主成分とする材料からなり、以下、単に、内層ランドと
いう。
【0027】また、第1層間には2つの導体層51、5
2が形成されている。そのうちの上記第1のランド41
に近い側の第1の導体層51は、ビアホール7を介して
複数の表面ランド41〜43のうちの第2のランド42
と接続されている。そして、この第1の導体層51はグ
ランドである第3の導体層53と対向配置されて、第1
の誘電体層31とともに第2のコンデンサ62を形成し
ている。
【0028】また、第1のランド41から遠い側の第2
の導体層52は、ビアホール7を介して複数の表面ラン
ド41〜43のうちの第3のランド43と接続されてい
る。そして、この第2の導体層52はグランドである第
3の導体層53と対向配置されて、第1の誘電体層とと
もに第3のコンデンサ63を形成している。ここで、ビ
アホール7は、例えば直径0.23mmの孔にAg等を
主成分とする導体部材が充填されてなる。
【0029】そして、これらのコンデンサ61〜63
は、各々の導体層51〜54の面積を変えることによっ
て静電容量を変えてある。例えば、第1のコンデンサ6
1の静電容量は1×103pF、第2のコンデンサ62
の静電容量は1×103pF、第3のコンデンサ63の
静電容量は4.7×103pFとなっている。
【0030】また、ECUのコネクタと電気的に接続さ
れたターミナル(図示せず)と第1のランド41とは、
例えばAlからなるワイヤ10を用いてワイヤボンドさ
れ電気的に接続されている。
【0031】ここで、この配線基板からなるECUの試
作評価段階での結線方法について述べる。この試作評価
段階で、耐EMC(Electromagnetic Compatibility)
やECUのコネクタから外部へもれるラジオノイズなど
を考慮して、上記ターミナルに第1のコンデンサ61以
外に第2および第3のコンデンサ62、63を接続する
ことができる。
【0032】具体的には、第2のコンデンサ62がさら
に必要であれば、第1のランド41と第2のランド42
とをワイヤ10を用いてワイヤボンドし、第3のコンデ
ンサ63がさらに必要であれば、第1のランド41と第
3のランド43とをワイヤ10を用いてワイヤボンドす
る。また、第1のランド41と第2および第3のランド
42、43とをともにワイヤボンドし、第2および第3
のコンデンサ62、63をともに接続しても良い。これ
により、本例では、1×103pF、2×103pF、
5.7×103pFおよび6.7×103pFの静電容量
を適宜選択することができる。
【0033】次に、この様な構成の配線基板の製造方法
について述べる。図2および図3は、この配線基板の製
造方法を概略断面図にて示す工程図である。図2(a)
は第1絶縁層用のグリーンシートに関する工程図であ
り、(b)は第1誘電体層用のグリーンシートに関する
工程図である。
【0034】図2(a)に示すように、絶縁層用のグリ
ーンシート121を用意し、パンチング等によりスルー
ホール70を形成した後、このスルーホール70にスル
ーホール用の導体ペースト7aを印刷により圧入する。
次に、表面ランド用およびECUの本体回路用の導体ペ
ーストを絶縁層用のグリーンシート121の表面121
aに印刷しランドパターン40および回路パターン90
を形成する。
【0035】また、図2(b)に示すように誘電体層用
のグリーンシート131を用意し、(a)と同様にし
て、スルーホール70の形成、導体ペースト7aの充
填、内層ランド、導体層およびECUの本体回路用の導
体ペーストを用いたパターン80、50、90の形成を
行う。
【0036】そして、図3(a)に示すように、第2絶
縁層用のグリーンシート122および第2誘電体層用の
グリーンシート132も、図2で示した方法と同様に加
工して用意する。その後、図3(b)に示すように、こ
れらのグリーンシート121、122、131、132
を積層し、熱圧着後、焼成することにより、スルーホー
ル用の導体ペースト7aが導体部材となり、表面および
内層ランド、または導体層用のパターン40、50、8
0が各々のランド41〜43、8および導体層51〜5
4となる。また、ECUの本体回路パターン90とスル
ーホール用の導体ペースト7aとがECUの本体回路9
となり、配線基板が完成する。
【0037】ところで、本実施形態では、予め複数のコ
ンデンサ61〜63を形成しておき、ワイヤボンドする
だけでこれらのコンデンサ61〜63を適宜選択してチ
ューニングできるようになっており、回路定数としての
コンデンサの静電容量を容易に変更することができる配
線基板を提供することができる。
【0038】その結果、積層基板に1つのコンデンサを
形成し実車評価の段階でのチューニングにおいて、その
都度、静電容量の異なるコンデンサを形成する場合と比
較して、配線基板の試作回数を大幅に低減することが可
能となる。
【0039】また、この様にコンデンサ61〜63を内
層することにより、チップコンデンサを基板の表面に搭
載する必要が無いため、チップコンデンサ用のランドが
不要となり、その結果、基板面積を小さくすることがで
きる。また、内層に複数のコンデンサ61〜63を形成
しているが、それにともない、基板面積を大きくする必
要は無い。これは、部品の総面積が直接基板の面積に影
響する表層と異なり、内層は複数層あるため、例えば複
数のコンデンサを積層することができ、また内層配線の
経路は容易に変更できることから、効率よくレイアウト
できるためである。
【0040】なお、本実施形態では4層構造の配線基板
について示したが、層の数は限定されるものではない。
例えば、2層や3層でも良く、または図1に対して、さ
らに絶縁層や誘電体層が積層されていても良い。
【0041】次に、第1実施形態の変形例について述べ
る。本変形例は、誘電体層を挟むようにして対向配置さ
れる導体層の形状に特徴がある。図4は、本変形例にお
ける導体層の上面図である。本実施形態では複数のコン
デンサを形成するが、図4に示すように、対向配置され
る導体層の一方55は、その面積が極力広くなるよう
に、電気的に独立した状態で近接して複数個形成されて
いる。また、対向配置される導体層の他方は、これらの
複数の独立した導体層の全てと対向するために必要な面
積を有する1つの導体層となっている。
【0042】ここで、図4の導体層55の端部にある円
55aは、各々の導体層55と表面ランドとを接続する
ためのビアホールの形成位置の一例を示すものである。
そして、複数個形成された一方の導体層55の各々が独
立したコンデンサを形成している。
【0043】この様に、複数の一方の導体層55をでき
る限り互いに近づけて形成することにより、複数の一方
の導体層55の全体の面積を大きくすること無く、各々
の一方の導体層55の面積を極力大きくすることがで
き、コンデンサの静電容量を大きくすることができる。
また、他方の導体層は1つの導体層で形成しているた
め、一面側の導体層55の形状や配置等の自由度が大き
い。具体的には、例えば一面側の導体層55と対向配置
させるための細かい位置合わせが不要であるため、複雑
な形状でも必ず対向配置させることができる。
【0044】なお、本変形例においては他面側に形成さ
れた1つの導体層をグランドとすると良い。また、コン
デンサの静電容量を大きくすることを主な目的とする場
合には、特に、他面側に1つの導体層を形成する必要は
無く、同じ形状あるいは他面側の導体層を一面側の導体
層よりも一回り程度大きな形状にする等すれば良い。
【0045】(第2実施形態)第1実施形態では低温焼
成基板を用いていたが、本実施形態ではアルミナ積層基
板を用いる例について示す。図5は本実施形態の配線基
板の概略断面図である。以下、主として第1実施形態と
異なる部分について述べ、同一部分は図5中、図1と同
一符号を付して説明を簡略化する。なお、本実施形態に
おいて、積層基板1は7層であり、本実施形態において
も各層21、22、31〜35の間を、上側から順に第
1層間〜第6層間ということとする。
【0046】図5に示すように、積層基板1の最上層と
最下層に第1および第2絶縁層21、22があり、その
厚さは0.2mmである。また、第1および第2絶縁層
21、22の間に、誘電体層31〜35が5層挟まれて
おり、各々の厚さは0.05mmである。
【0047】ところで、アルミナ積層基板の焼成温度は
高いため、第1実施形態と同様のBaTiO2を用いる
ことはできない。そこで誘電体層31〜35として、ア
ルミナに対してMo等の高融点金属を絶縁体を維持する
最大量(例えば35%程度)混入して比誘電率を向上さ
せたものを用いる。また、誘電体層31〜35の厚みを
薄くすることでコンデンサの静電容量を向上するように
している。
【0048】また、第1層間〜第6層間には、例えばW
等からなる8個の導体層151〜158が形成され、こ
れらの導体層151〜158および各々の誘電体層31
〜35により、図中、一点鎖線で示すように3つのコン
デンサ61〜63が形成されている。
【0049】詳しくは、第2層間に形成された第3の導
体層153、第4層間に形成された第6の導体層15
6、および第6層間に形成された第8の導体層158が
グランドとなっており、第3の導体層153と第6の導
体層156とはビアホール7で接続されている。
【0050】また、第5層間に形成された第7の導体層
157は第1のランド41とビアホール7を介して接続
されている。そして、第7の導体層157とグランドで
ある第6および第8の導体層156、158とが対向配
置され、第4および第5誘電体層34、35とともに第
1のコンデンサ61を形成している。
【0051】また、第2のランド42は、ビアホール7
を介して第1層間に形成された第1の導体層151と接
続されており、この第1の導体層151は、ビアホール
7を介して第3層間に形成された第4の導体層154と
接続されている。そして、第1および第4の導体層15
1、154と、グランドである第3および第6の導体層
153、156とが対向配置され、第1〜第3誘電体層
31〜33とともに第2のコンデンサ62を形成してい
る。
【0052】また、第2のコンデンサ62と同様にし
て、第2および第5の導体層152、155と、グラン
ドである第3および第6の導体層153、156と、第
1〜第3誘電体層31〜33とによって第3のコンデン
サ63が形成されている。なお、第3のランド43と第
2の導体層152とがビアホール7を介して接続されて
いる。
【0053】ここで、これらのコンデンサ61〜63の
静電容量は、例えば、第1のコンデンサ61が0.47
×103pF、第2のコンデンサ62が1×103pF、
第3のコンデンサ63が0.47×103pFとなって
いる。またビアホール7には、例えばMo等を主成分と
する導体部材が充填されている。
【0054】本実施形態の様に、誘電体層31〜35と
して高融点金属を混入させたアルミナを用いれば、アル
ミナ積層基板を用いてもコンデンサ61〜63を内層に
形成した配線基板を好適に形成することができる。
【0055】なお、上記第1および第2実施形態におい
て、絶縁層21、22を形成する位置は図示例に限定す
るものではないが、例えば、図示例のように積層基板1
の厚み方向の中心位置に形成したり、厚み方向において
上下対称に形成したり、あるいは平面方向の上方からみ
た中心付近に形成したりすると基板の反りを低減するこ
とができる。また、誘電体層に形成された配線は浮遊容
量が高いため、高速の信号線は誘電体層に形成しないほ
うが望ましい。また、上記第1実施形態の変形例を本実
施形態に適用しても良い。
【0056】(第3実施形態)本実施形態では、電気素
子としてコイルを用いる場合を示す。図6は、本実施形
態の配線基板を模式的に示す図であり、(a)は概略断
面図、(b)は(a)におけるAで示す部分の配線の斜
視図、(c)は(b)におけるBで示すコイルの上面図
である。以下、主として第1実施形態と異なる部分につ
いて述べ、同一部分は図6中、図1と同一符号を付して
説明を簡略化する。なお、本実施形態において、積層基
板1は3層であり、本実施形態においても各層21〜2
3の間を、上側から順に第1層間および第2層間という
こととする。
【0057】図6(a)に示すように、3層の絶縁層2
1〜23が積層されており、第1および第2層間には各
々面構成の第1および第2のコイル111、112が形
成されている。このコイル112は図6(c)に示すよ
うに、例えばライン幅W0.1mm、間隔L0.05m
mで層平面内にて渦巻き状になっており、第1および第
2のコイル111、112の各々のインダクタンスは1
00nHである。
【0058】また、図6(a)(b)に示すように、第
1のコイル111は中心のコイル端が第2のランド42
とビアホール7を介して接続されており、外周のコイル
端が第2のコイル112の外周のコイル端とビアホール
7を介して接続されている。また、第2のコイル112
は、外周のコイル端が第2層間に形成された配線11、
および第1および第2絶縁層21、22に形成されたビ
アホール7を介して第3のランド43と接続されてい
る。また、中心のコイル端がビアホール7を介して、第
3絶縁層23の下部に形成されたECUの本体回路と接
続する配線91と接続されている。また、第1のランド
41と上記ECUの本体回路と接続する配線91とがビ
アホール7を介して接続されている。
【0059】この様な構成となっているため、第1〜第
3のランド41〜43を選択することにより、0〜20
0nHのインダクタンスを得ることができる。具体的に
は、第1のランド41にAl等のワイヤ10でワイヤボ
ンドすると、インダクタンスが0nHとなり、第2のラ
ンド42にワイヤボンドすると、第1および第2のコイ
ル111、112が選択され、インダクタンスが200
nHとなる。また、第3のランド43にワイヤボンドす
ると、第2のコイル112が選択されインダクタンスが
100nHとなる。
【0060】なお、積層基板1は本例では絶縁層21〜
23からなるとしたが、誘電体層を用いて形成しても良
い。また、第2実施形態と同様にアルミナ積層基板を用
いても良い。
【0061】(第4実施形態)本実施形態では、電気素
子として抵抗を用いるものについて述べる。図7は本実
施形態の配線基板の概略断面図である。以下、主として
第1実施形態と異なる部分について述べる。図7に示す
ように、積層基板1の表面1aに第1および第2のラン
ド41、42が形成されており、裏面1bに第1および
第2の裏面ランド141、142が形成されている。ま
た、表面1aおよび裏面1bに形成された各々のランド
41、42、141、142は4層の絶縁層21〜24
に形成されたビアホール7を介して接続されている。
【0062】また、第1の裏面ランド141と第2の裏
面ランド142との間、および第2の裏面ランド142
とECUの本体回路に接続する配線91との間には各々
厚膜抵抗体120が形成されており、各々の抵抗値は例
えば10kΩである。
【0063】この様な構成となっているため、例えば、
第1のランド41にワイヤ10を用いてワイヤボンドし
た場合は、20kΩの抵抗を付加することになり、第2
のランド42を用いた場合は10kΩとなる。
【0064】なお、低温焼成基板を用いるときは、この
厚膜抵抗体120を積層基板1の内部に形成しても良
い。また、積層基板1としては絶縁層21〜24だけで
なく、誘電体層を用いても良い。
【0065】(第5実施形態)本実施形態は、配線基板
に形成したコンデンサに対してコンデンサ以外の機能を
付加するものである。従って、主としてこの機能を付加
する構成について述べ、その他は第1および第2実施形
態と同様である。
【0066】第1および第2実施形態と同様に、誘電体
層を挟むようにして導体層が対向配置される。図8は、
本実施形態における導体層の上面図である。図8に示す
ように、導体層251の形状を蛇行状にする等して、層
平面内にて複数回曲がった線状にし導体の長さを極力長
くする。
【0067】これにより、コンデンサの電極としての導
体層に抵抗成分を持たせることができるため、この対向
配置された導体層はRCフィルタとして機能することが
できる。なお、図8の導体層251の端部にある円25
2は、接続するビアホールの位置の一例を示すものであ
る。
【0068】また、上記図1および図2に示したよう
な、誘電体層を挟んで対向配置された導体層において、
導体層の形状を第3実施形態と同様に渦巻き状としても
よい。これにより、コンデンサの電極としての導体層を
コイルとして機能させることができるため、この対向配
置された導体層がLCフィルタとして機能することがで
きる。
【0069】なお、上記RCフィルタおよびLCフィル
タは、抵抗値や静電容量等の物理常数の異なるものを複
数形成しておき適宜選択できるようにする。また、各々
1つのRCフィルタとLCフィルタを形成し、どちらか
を選択するようにしても良い。また、対向配置した導体
層の両方を、蛇行状あるいは渦巻き状に形成しても良い
が、第1実施形態の変形例のように、一方を独立した複
数の蛇行状あるいはコイル状の導体層で形成し、他方を
一方の独立した複数の導体層の全てと対向するような1
つの導体層で形成しても良い。
【0070】(他の実施形態)上記、各実施形態は、E
CUの入出力部において複数の電気素子を形成し、試作
評価におけるノイズの低減に用いる例について示した
が、他の実施形態の配線基板の概略断面図である図9に
示すように、積層基板1に形成された回路92の途中
に、上記各実施形態のように電気素子(図示例ではコン
デンサ)64、65を選択できる構成を形成しても良
い。なお、図9において、第1実施形態と同様の部分
は、図1と同一符号を付して説明を省略する。また、本
実施形態は上記第1〜第5実施形態において適用するこ
とができる。
【0071】また、上記第1〜第5実施形態において、
各々の表面ランドとコンデンサ等の電気素子とは近接し
て形成すると効率よく配置できる。また、グリーンシー
トを焼成する際にグリーンシートが収縮する等して公差
が発生するため、回路設計において公差設計が必要であ
る。また、各々の表面ランド41〜43とターミナルと
はワイヤボンドでなく導電性接着剤を用いて接続するな
どしても良い。
【図面の簡単な説明】
【図1】第1実施形態の配線基板の概略断面図である。
【図2】第1実施形態の配線基板の製造方法を概略断面
図にて示す工程図である。
【図3】図2に続く配線基板の製造方法を概略断面図に
て示す工程図である。
【図4】第1実施形態の変形例における導体層の上面図
である。
【図5】第2実施形態の配線基板の概略断面図である。
【図6】第3実施形態の配線基板を模式的に示す図であ
る。
【図7】第4実施形態の配線基板の概略断面図である。
【図8】第5実施形態における導体層の上面図である。
【図9】他の実施形態の配線基板の概略断面図である。
【符号の説明】
1…積層基板、31〜35…誘電体層、41〜43…ラ
ンド、51〜54、151〜158…導体層、61〜6
3、111、112、120…電気素子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 真治 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 4E351 AA07 BB04 BB09 BB15 BB17 BB22 BB24 BB26 BB29 CC11 DD01 DD41 GG06 5E346 FF45 HH40

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 複数の層が積層された積層基板(1)
    と、前記積層基板(1)に形成された複数の電気素子
    (61〜63、111、112、120)とを有し、 前記複数の電気素子(61〜63、111、112、1
    20)を選択することにより回路定数が変更可能となっ
    ていることを特徴とする積層配線基板。
  2. 【請求項2】 前記積層基板(1)の表面(1a)に複
    数のランド(41〜43)が形成され、前記複数のラン
    ド(41〜43)と前記複数の電気素子(61〜63、
    111、112、120)とが電気的に接続されてお
    り、 前記複数のランド(41〜43)の少なくとも1つを選
    択することにより、前記複数の電気素子(61〜63、
    111、112、120)の少なくとも1つが選択可能
    となっていることを特徴とする請求項1に記載の積層配
    線基板。
  3. 【請求項3】 前記複数の電気素子(61〜63、11
    1、112、120)が同一種類の電気素子であること
    を特徴とする請求項1または2に記載の積層配線基板。
  4. 【請求項4】 前記複数の電気素子がコンデンサ(61
    〜63)、抵抗(120)、コイル(111、112)
    のうちの少なくとも1つであることを特徴とする請求項
    1ないし3のいずれか1つに記載の積層配線基板。
  5. 【請求項5】 誘電体層(31〜35)を有する積層基
    板(1)において、 前記積層基板(1)の表面(1a)に形成された複数の
    ランド(41〜43)と、前記誘電体層(31〜35)
    を挟むようにして導体層(51〜54、151〜15
    8)が対向配置されてなる複数のコンデンサ(61〜6
    3)とを有し、前記各々のランド(41〜43)と前記
    各々のコンデンサ(61〜63)とが電気的に接続さ
    れ、 前記複数のランド(41〜43)の少なくとも1つを選
    択することにより、前記複数のコンデンサ(61〜6
    3)の少なくとも1つが選択可能となっていることを特
    徴とする積層配線基板。
  6. 【請求項6】 前記複数のコンデンサ(61〜63)の
    少なくとも1つは、前記対向配置される導体層(51〜
    54、151〜158)の少なくとも一方が層平面内に
    て渦巻き状となっていることを特徴とする請求項5に記
    載の積層配線基板。
  7. 【請求項7】 前記複数のコンデンサ(61〜63)の
    少なくとも1つは、前記対向配置される導体層(51〜
    54、151〜158)の少なくとも一方が層平面内に
    て複数回曲がった線状となっていいることを特徴とする
    請求項5または6に記載の積層配線基板。
  8. 【請求項8】 前記複数のコンデンサ(61〜63)
    は、 前記対向配置される導体層(51〜54、151〜15
    8)の一方が、電気的に独立した状態で近接して複数個
    形成されたものであり、 前記対向配置される導体層(51〜54、151〜15
    8)の他方が、前記一方の複数個の導体層の全てと対向
    するために必要な面積を有する1個のものであることを
    特徴とする請求項5ないし7のいずれか1つに記載の積
    層配線基板。
  9. 【請求項9】 前記誘電体層(31〜35)が前記積層
    基板(1)の中心に形成されていることを特徴とする請
    求項5ないし8のいずれか1つに記載の積層配線基板。
JP2000106992A 2000-04-07 2000-04-07 積層配線基板 Pending JP2001291958A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000106992A JP2001291958A (ja) 2000-04-07 2000-04-07 積層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000106992A JP2001291958A (ja) 2000-04-07 2000-04-07 積層配線基板

Publications (1)

Publication Number Publication Date
JP2001291958A true JP2001291958A (ja) 2001-10-19

Family

ID=18620063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000106992A Pending JP2001291958A (ja) 2000-04-07 2000-04-07 積層配線基板

Country Status (1)

Country Link
JP (1) JP2001291958A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026529A (ja) * 2003-07-04 2005-01-27 Cmk Corp 回路定数調整機能を備えた多層プリント配線板
JP2009099791A (ja) * 2007-10-17 2009-05-07 Denso Corp 半導体装置及び半導体装置ユニット
JP2016103623A (ja) * 2014-11-27 2016-06-02 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド フレームがコンデンサと直列に少なくとも1個のビアを備えるようなチップ用のポリマーフレーム
CN107809845A (zh) * 2017-11-24 2018-03-16 东风汽车电子有限公司 一种软质线路板总成布置结构
WO2021059830A1 (ja) * 2019-09-27 2021-04-01 株式会社オートネットワーク技術研究所 インダクタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026529A (ja) * 2003-07-04 2005-01-27 Cmk Corp 回路定数調整機能を備えた多層プリント配線板
JP2009099791A (ja) * 2007-10-17 2009-05-07 Denso Corp 半導体装置及び半導体装置ユニット
JP2016103623A (ja) * 2014-11-27 2016-06-02 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド フレームがコンデンサと直列に少なくとも1個のビアを備えるようなチップ用のポリマーフレーム
CN107809845A (zh) * 2017-11-24 2018-03-16 东风汽车电子有限公司 一种软质线路板总成布置结构
WO2021059830A1 (ja) * 2019-09-27 2021-04-01 株式会社オートネットワーク技術研究所 インダクタ

Similar Documents

Publication Publication Date Title
US6871391B2 (en) Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component
KR101386947B1 (ko) 적층 콘덴서
US7542264B2 (en) Capacitor block and laminated board
WO2008050657A1 (fr) Condensateur de stratifié
US11476034B2 (en) Coil electronic component
EP1133218B1 (en) Multilayered circuit board
JP6458904B2 (ja) 受動素子アレイおよびプリント配線板
JP2001060838A (ja) 複合部品
JP2001291958A (ja) 積層配線基板
US6011684A (en) Monolithic integrated multiple electronic components internally interconnected and externally connected by conductive side castellations to the monolith that are of varying width particularly monolithic multiple capacitors
JP2001044074A (ja) 積層セラミックコンデンサ
JPS6228891B2 (ja)
US6381120B2 (en) Mounting arrangement for multilayer electronic part
JP3531861B2 (ja) 三端子型積層セラミックコンデンサの三次元搭載構造
JP2005086676A (ja) 積層型lc部品およびその製造方法
JPH11186040A (ja) 積層型ノイズフィルタ
JP2000182892A (ja) 複合電子部品およびその製造方法
JPS5816595A (ja) 混成集積回路
JPH0653046A (ja) ノイズフィルタ
JPH0274099A (ja) 電子部品内蔵多層樹脂基板
JP2004296927A (ja) 電子部品収納用配線基板
JP3405145B2 (ja) コイル内蔵積層型電子部品
JP2002260931A (ja) 積層チップバラン素子及びその製造方法
JP2000243909A (ja) 複合フィルタおよびその製造方法
KR0137071Y1 (ko) 칩 적층형 lc 필터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303