JP2009099791A - 半導体装置及び半導体装置ユニット - Google Patents
半導体装置及び半導体装置ユニット Download PDFInfo
- Publication number
- JP2009099791A JP2009099791A JP2007270244A JP2007270244A JP2009099791A JP 2009099791 A JP2009099791 A JP 2009099791A JP 2007270244 A JP2007270244 A JP 2007270244A JP 2007270244 A JP2007270244 A JP 2007270244A JP 2009099791 A JP2009099791 A JP 2009099791A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- semiconductor device
- ceramic
- ceramic package
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Pressure Sensors (AREA)
Abstract
【解決手段】積層した複数のセラミック基板13a〜13gを焼結してセラミックパッケージ13を形成する際に、セラミック基板13gを挟むように対向電極20を形成しておくことによりセラミック基板13gを誘電体として機能させるようにしたので、セラミックパッケージ13にコンデンサ21を内蔵することができる。この場合、セラミックパッケージ13を形成する際にコンデンサ21を同時に構成することができるので、低コストで実施することができる。
【選択図】図1
Description
このような課題に対して、セラミックパッケージにコンデンサを構成する電極を埋設することが提案されているものの、電極をセラミックパッケージに埋設する構成は複雑でコスト高となる(特許文献1参照)。
請求項3記載の発明によれば、対向電極で挟まれたセラミック基板の層数を変更することによりコンデンサの容量を容易に設定することができる。
請求項4の発明によれば、対向電極の面積を変更することによりコンデンサの容量を容易に設定することができる。
請求項8の発明によれば、複数のコンデンサを組み合わせることによりコンデンサの容量を増大したり、容量を変更したり、異なる機能のコンデンサをセラミックパッケージに内蔵することができる。
請求項10の発明によれば、対向電極と外部電極とを兼ねることができるので、全体構成の簡単化を図ることができる。
図2は加速度センサユニットを示す平面図、図3はその縦断側面図である。尚、図2は、蓋を取外した状態で示している。加速度センサユニット(半導体装置ユニットに相当)1は、ハウジング2、半導体加速度センサ(半導体装置に相当)3、蓋4から構成されている。
半導体加速度センサ3は、センサチップ(MEMS(Micro Electro Mechanical Systems)センサチップ、半導体チップに相当)11と、このセンサチップ11の下側に配置された回路チップ(半導体チップに相当)12と、これらを収納する容器形状のセラミックパッケージ13とから構成されている。
尚、セラミック基板13a〜13gの厚み寸法としては、例えばセラミックパッケージ13の底面側となるセラミック基板13e〜13gが0.15mm、キャビティ7形成用のセラミック基板13a〜13dが0.4mmに設定されている。
次に、キャビティ7内にマウントされたセンサチップ11及び回路チップ12の各電極パッド(図示せず)とキャビティ7内に配設されたボンディング用導体パターン15との間をボンディング工程により接続する。ボンディングワイヤ17は、Al(アルミニウム)ワイヤあるいはAuワイヤなどが使用される。
加速度センサユニット1は、車両に搭載された状態では、半導体加速度センサ3により加速度の大きさを検出し、その大きさを示す信号を例えばDSI(distributed system interface)通信によりエアバックシステムに出力する。このとき、上述のようにセラミックパッケージ13に形成したコンデンサ21は、エアバックシステムとの通信電流充電用コンデンサとして使用されるようになっており、通信時に瞬間的に大きな電流を必要とする場合であっても、コンデンサ21から十分な通信電流を供給することができる。
図1のように、内部電極20aおよび外部電極20bの両方が、センサチップ11および回路チップ12の投射面上に存在しないことが望ましい。ここで、センサチップ11が、シリコンよりなる可動部と固定部とを、絶縁層を介してシリコン基板とシリコン支持基板を積層したSOI基板の一方のシリコン層に形成し、加速度などによる可動体の変位を、可動部と固定部との間の静電容量により検出する構造であるとする。この場合、内部電極20aおよび外部電極20bの一部が、センサチップ11の投射面上に存在すると、シリコンよりなる可動部と内部電極20a、可動部と外部電極20b、シリコンよりなる固定部と内部電極20a、固定部と外部電極20b、支持基板と内部電極20b、支持基板と外部電極20bとの間に静電容量(寄生容量)が発生する恐れがある。このような寄生容量は、可動部の変位に基づく静電容量にノイズとして重畳されS/N比が悪化する可能性や、可動部が固定部などに固着するスティッキング現象の原因となり得る。従って、内部電極20aおよび外部電極20bの両方が、センサチップ11の投射面上に存在しない構造であれば、上記の寄生容量の発生を抑制することができ、S/N比の悪化などを防ぐことができる。同様に、内部電極20aおよび外部電極20bの両方が、回路チップ12の投射面上に存在しない構造であれば、投射面上に存在する場合に比べて、回路チップ12と内部電極20a、回路チップ12と外部電極20bの間に発生する寄生容量を抑制することができる。
セラミックパッケージ13に内蔵したコンデンサ21の用途としては、ESD(Electrostatic Discharge、静電気放電)、或いは電気フィルタ用として使用するようにしてもよい。
半導体加速度センサ3をハウジング2のターミナル5にボンディグワイヤにより接続するようにしてもよい。
本発明を半導体加速度センサ以外の各種センサに適用するようにしてもよい。
Claims (10)
- 複数の薄板状のセラミック基板を積層状態で焼結してなるセラミックパッケージと、
前記セラミックパッケージに収納された半導体チップと、
前記半導体チップの動作時に所定機能を発揮するコンデンサとを備え、
前記コンデンサは、前記セラミック基板が誘電体として機能するように当該セラミック基板を対向電極で挟んで構成されていることを特徴とする半導体装置。 - 前記対向電極は、前記セラミック基板の表面に形成された導体パターンであることを特徴とする請求項1記載の半導体装置。
- 前記コンデンサの容量は、前記対向電極に挟まれた前記セラミック基板の層数を変更することにより設定されていることを特徴とする請求項1または2記載の半導体装置。
- 前記コンデンサの容量は、前記対向電極の面積を変更することにより設定されていることを特徴とする請求項1または2記載の半導体装置。
- 前記半導体チップは、外部との通信機能を有し、
前記コンデンサは、通信電流充電用コンデンサであることを特徴とする請求項1ないし4の何れかに記載の半導体装置。 - 前記コンデンサは、静電気対策用コンデンサであることを特徴とする請求項1ないし4の何れかに記載の半導体装置。
- 前記コンデンサは、電気フィルタ用コンデンサであることを特徴とする請求項1ないし4の何れかに記載の半導体装置。
- 前記コンデンサは、複数設けられていることを特徴とする請求項1ないし7の何れかに記載の半導体装置。
- 前記対向電極の一方が前記セラミックパッケージの外部に位置して外部電極を兼ねていることを特徴とする請求項1ないし8の何れかに記載の半導体装置。
- 請求項1ないし9の何れかの半導体装置と、
外部機器と接続されるターミナルを有したハウジングとを備え、
前記半導体装置は、前記外部電極にバンプが配設され、当該バンプにより前記ターミナルと接続されていることを特徴とする半導体装置ユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007270244A JP4853455B2 (ja) | 2007-10-17 | 2007-10-17 | 半導体装置及び半導体装置ユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007270244A JP4853455B2 (ja) | 2007-10-17 | 2007-10-17 | 半導体装置及び半導体装置ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009099791A true JP2009099791A (ja) | 2009-05-07 |
JP4853455B2 JP4853455B2 (ja) | 2012-01-11 |
Family
ID=40702507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007270244A Expired - Fee Related JP4853455B2 (ja) | 2007-10-17 | 2007-10-17 | 半導体装置及び半導体装置ユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4853455B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015130425A (ja) * | 2014-01-08 | 2015-07-16 | 京セラ株式会社 | 配線基板および電子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299294A (ja) * | 1992-04-16 | 1993-11-12 | Murata Mfg Co Ltd | 電子部品の製造方法 |
JPH09148746A (ja) * | 1995-11-20 | 1997-06-06 | Kyocera Corp | 多層配線基板及び半導体素子収納用パッケージ |
JP2000332422A (ja) * | 1999-05-20 | 2000-11-30 | Sony Corp | 多層回路基板及びその製造方法 |
JP2001291958A (ja) * | 2000-04-07 | 2001-10-19 | Denso Corp | 積層配線基板 |
JP2002539612A (ja) * | 1999-03-11 | 2002-11-19 | アトメル・コーポレイション | 高qリアクタンス性コンポーネントを有する集積回路のための装置および方法 |
-
2007
- 2007-10-17 JP JP2007270244A patent/JP4853455B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05299294A (ja) * | 1992-04-16 | 1993-11-12 | Murata Mfg Co Ltd | 電子部品の製造方法 |
JPH09148746A (ja) * | 1995-11-20 | 1997-06-06 | Kyocera Corp | 多層配線基板及び半導体素子収納用パッケージ |
JP2002539612A (ja) * | 1999-03-11 | 2002-11-19 | アトメル・コーポレイション | 高qリアクタンス性コンポーネントを有する集積回路のための装置および方法 |
JP2000332422A (ja) * | 1999-05-20 | 2000-11-30 | Sony Corp | 多層回路基板及びその製造方法 |
JP2001291958A (ja) * | 2000-04-07 | 2001-10-19 | Denso Corp | 積層配線基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015130425A (ja) * | 2014-01-08 | 2015-07-16 | 京セラ株式会社 | 配線基板および電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4853455B2 (ja) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5763682B2 (ja) | Mems及びasicを備える小型化した電気的デバイス及びその製造方法 | |
JP4838732B2 (ja) | 電気的構成素子および製造方法 | |
JP2018152585A (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP2010193059A5 (ja) | ||
JP2007281452A (ja) | 電子構成要素用の接続装置 | |
JPH098217A (ja) | 半導体素子収納用パッケージ | |
US20160297675A1 (en) | Semiconductor device, and method of manufacturing device | |
JP2011525618A (ja) | センサチップを有する半導体チップ装置及びその製造方法 | |
WO2003063232A1 (en) | Module device | |
WO2008066087A1 (fr) | Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement | |
JP4853455B2 (ja) | 半導体装置及び半導体装置ユニット | |
US20040263186A1 (en) | Capacitance type dynamic quantity sensor | |
JP4493481B2 (ja) | 多数個取り配線基板 | |
JP6622583B2 (ja) | 配線基板および電子装置 | |
TWI822418B (zh) | 搭載熱敏電阻的壓電振動裝置 | |
JP6773089B2 (ja) | デバイス | |
JP5665797B2 (ja) | 圧力センサ用パッケージおよびその製造方法、ならびに圧力センサ | |
JP2017120869A (ja) | セラミックパッケージ | |
JP6813682B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP2021015895A (ja) | 電子装置 | |
JP4404647B2 (ja) | 電子装置および電子部品封止用基板 | |
JP4974424B2 (ja) | 圧力検出装置用パッケージ | |
JP4859280B2 (ja) | 圧力検出装置用パッケージおよびその製造方法 | |
JP2017117995A (ja) | 電子装置 | |
JP6416704B2 (ja) | 樹脂封止型センサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111010 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |