JPH098217A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH098217A JPH098217A JP7151834A JP15183495A JPH098217A JP H098217 A JPH098217 A JP H098217A JP 7151834 A JP7151834 A JP 7151834A JP 15183495 A JP15183495 A JP 15183495A JP H098217 A JPH098217 A JP H098217A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating substrate
- plane
- bonding pad
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】 （修正有）
【目的】大型化、重量化を伴わず、十分なノイズ軽減効
果をもつ半導体素子収納用パッケージを提供する。 【構成】本パッケージは複数の絶縁層を多層に積層し中
央部に半導体素子３の搭載部１ａを有する絶縁基板１
と、この表面で、搭載部１ａ周辺に形成された接地電極
及び電源電極が夫々接続されるパッド５ａ，５ｂと、基
板１の表面に形成され、一方がパッド５ａに、他方が同
５ｂに接続され、両方にチップコンデンサー９の電極が
接続される一対のコンデンサー接続用パッド８ａ、８ｂ
とを有し。又基板１の内部に接地プレーン１０と電源プ
レーン１１を間に絶縁層を挟んで互いに対向するよう埋
設させこれらの各々をパッド５ａ、同５ｂに基板１の搭
載部１ａ周辺で電気的に接続させた。
果をもつ半導体素子収納用パッケージを提供する。 【構成】本パッケージは複数の絶縁層を多層に積層し中
央部に半導体素子３の搭載部１ａを有する絶縁基板１
と、この表面で、搭載部１ａ周辺に形成された接地電極
及び電源電極が夫々接続されるパッド５ａ，５ｂと、基
板１の表面に形成され、一方がパッド５ａに、他方が同
５ｂに接続され、両方にチップコンデンサー９の電極が
接続される一対のコンデンサー接続用パッド８ａ、８ｂ
とを有し。又基板１の内部に接地プレーン１０と電源プ
レーン１１を間に絶縁層を挟んで互いに対向するよう埋
設させこれらの各々をパッド５ａ、同５ｂに基板１の搭
載部１ａ周辺で電気的に接続させた。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を搭載する
ための半導体素子収納用パッケージに関するものであ
る。
ための半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子を搭載する半導体素子
収納用パッケージは、例えば酸化アルミニウム質焼結体
等の電気絶縁材料から成る絶縁層を複数積層して成り、
上面中央部に半導体素子を搭載するための搭載部を有す
る絶縁基板と、前記絶縁基板の半導体素子搭載部周辺か
ら上面外周部にかけて導出し、半導体素子搭載部周辺に
位置する部位が半導体素子の各電極（接地電極、電源電
極、信号電極）に電気的に接続されるボンディングパッ
ド（接地用ボンディングパッド、電源用ボンディングパ
ッド、信号用ボンディングパッド）を形成する複数のメ
タライズ配線層と、前記メタライズ配線層の絶縁基板上
面外周部に導出された部位に銀ロウ等のロウ材を介して
取着される外部リードピンと、鉄−ニッケル−コバルト
合金等の金属や酸化アルミニウム質焼結体等のセラミッ
ク材料から成る蓋体とから構成されており、前記絶縁基
板の半導体素子搭載部に半導体素子をロウ材、樹脂、ガ
ラス等の接着剤を介して接着固定するとともに該半導体
素子の各電極（接地電極、電源電極、信号電極）をボン
ディングワイヤーを介してそれぞれに対応するボンディ
ングパッド（接地用ボンディングパッド、電源用ボンデ
ィングパッド、信号用ボンディングパッド）に電気的に
接続し、しかる後、前記絶縁基板の上面に蓋体を半田、
樹脂、ガラス等の封止材を介して接合させ、絶縁基板と
蓋体とから成る容器内部に半導体素子を気密に封止する
ことによって製品としての半導体装置となる。
収納用パッケージは、例えば酸化アルミニウム質焼結体
等の電気絶縁材料から成る絶縁層を複数積層して成り、
上面中央部に半導体素子を搭載するための搭載部を有す
る絶縁基板と、前記絶縁基板の半導体素子搭載部周辺か
ら上面外周部にかけて導出し、半導体素子搭載部周辺に
位置する部位が半導体素子の各電極（接地電極、電源電
極、信号電極）に電気的に接続されるボンディングパッ
ド（接地用ボンディングパッド、電源用ボンディングパ
ッド、信号用ボンディングパッド）を形成する複数のメ
タライズ配線層と、前記メタライズ配線層の絶縁基板上
面外周部に導出された部位に銀ロウ等のロウ材を介して
取着される外部リードピンと、鉄−ニッケル−コバルト
合金等の金属や酸化アルミニウム質焼結体等のセラミッ
ク材料から成る蓋体とから構成されており、前記絶縁基
板の半導体素子搭載部に半導体素子をロウ材、樹脂、ガ
ラス等の接着剤を介して接着固定するとともに該半導体
素子の各電極（接地電極、電源電極、信号電極）をボン
ディングワイヤーを介してそれぞれに対応するボンディ
ングパッド（接地用ボンディングパッド、電源用ボンデ
ィングパッド、信号用ボンディングパッド）に電気的に
接続し、しかる後、前記絶縁基板の上面に蓋体を半田、
樹脂、ガラス等の封止材を介して接合させ、絶縁基板と
蓋体とから成る容器内部に半導体素子を気密に封止する
ことによって製品としての半導体装置となる。
【０００３】また前記半導体素子収納用パッケージは、
前記ボンディングパッドのうち半導体素子の接地電極に
電気的に接続される接地用ボンディングパッド及び電源
電極に接続される電源用ボンディングパッドからそれぞ
れ絶縁基板下面にかけて導出し、該絶縁基板下面に導出
した部位がチップコンデンサーの電極が接続されるコン
デンサー接続用パッドを形成する接続導体が被着形成さ
れており、前記コンデンサー接続用パッドにはチップコ
ンデンサーが該チップコンデンサーの各電極を該接続導
体に電気的に接続させるようにして半田等の接合部材を
介して取着されている。前記コンデンサー接続用パッド
に取着されるチップコンデンサーは、半導体素子に供給
される接地電圧と電源電圧との間の電位変動に起因して
発生する電源ノ イズを軽減すめためのデカップ
リングコンデンサーとして作用し、該チップコン
デンサーから接地電圧及び電源電圧の電位変動に応じ
た電荷を半導体素子の接地 電極、電源電極に接
続される接地用ボンディングパッド及び電源用ボンディ
ング パッドに供給することにより接地電圧と電
源電圧の間の電位変動に起因する電源 ノイズの
発生を軽減し、これにより半導体素子が正常に作動する
ようになしてい る。
前記ボンディングパッドのうち半導体素子の接地電極に
電気的に接続される接地用ボンディングパッド及び電源
電極に接続される電源用ボンディングパッドからそれぞ
れ絶縁基板下面にかけて導出し、該絶縁基板下面に導出
した部位がチップコンデンサーの電極が接続されるコン
デンサー接続用パッドを形成する接続導体が被着形成さ
れており、前記コンデンサー接続用パッドにはチップコ
ンデンサーが該チップコンデンサーの各電極を該接続導
体に電気的に接続させるようにして半田等の接合部材を
介して取着されている。前記コンデンサー接続用パッド
に取着されるチップコンデンサーは、半導体素子に供給
される接地電圧と電源電圧との間の電位変動に起因して
発生する電源ノ イズを軽減すめためのデカップ
リングコンデンサーとして作用し、該チップコン
デンサーから接地電圧及び電源電圧の電位変動に応じ
た電荷を半導体素子の接地 電極、電源電極に接
続される接地用ボンディングパッド及び電源用ボンディ
ング パッドに供給することにより接地電圧と電
源電圧の間の電位変動に起因する電源 ノイズの
発生を軽減し、これにより半導体素子が正常に作動する
ようになしてい る。
【０００４】
【発明が解決しようとする課題】しかしながら、前記チ
ップコンデンサーを絶縁基板の下面に取着した場合、前
記接地用ボンディングパッド、電源用ボンディングパッ
ドとコンデンサー接続用パッドとを電気的に接続するた
めの接続導体が水平方向に長く、且つインダクタンスの
大きなものとなり、該接続導体のインダクタンスが大き
なことに起因してチップコンデンサーのデカップリング
コンデンサーとしての機能が大きく阻害され、チップコ
ンデンサーに十分な電源ノイズ軽減効果を発揮させるこ
とができないという欠点を有していた。
ップコンデンサーを絶縁基板の下面に取着した場合、前
記接地用ボンディングパッド、電源用ボンディングパッ
ドとコンデンサー接続用パッドとを電気的に接続するた
めの接続導体が水平方向に長く、且つインダクタンスの
大きなものとなり、該接続導体のインダクタンスが大き
なことに起因してチップコンデンサーのデカップリング
コンデンサーとしての機能が大きく阻害され、チップコ
ンデンサーに十分な電源ノイズ軽減効果を発揮させるこ
とができないという欠点を有していた。
【０００５】そこで、上記欠点を解消するために絶縁基
板内部に、接地プレーンと電源プレーンとを間に絶縁基
板を構成する絶縁層の一部を挟んで複数層対向させ、前
記接地プレーンと電源プレーンとの間に静電容量を持た
せるとともに半導体素子の接地電極に電気的に接続され
る接地用ボンディングパッドと接地プレーンとを、また
半導体素子の電源電極に電気的に接続される電源用ボン
ディングパッドと電源プレーンとをそれぞれ半導体素子
搭載部周辺で電気的に接続することにより前記静電容量
をデカップリングコンデンサーとして機能させることが
考えられる。
板内部に、接地プレーンと電源プレーンとを間に絶縁基
板を構成する絶縁層の一部を挟んで複数層対向させ、前
記接地プレーンと電源プレーンとの間に静電容量を持た
せるとともに半導体素子の接地電極に電気的に接続され
る接地用ボンディングパッドと接地プレーンとを、また
半導体素子の電源電極に電気的に接続される電源用ボン
ディングパッドと電源プレーンとをそれぞれ半導体素子
搭載部周辺で電気的に接続することにより前記静電容量
をデカップリングコンデンサーとして機能させることが
考えられる。
【０００６】この場合、半導体素子の接地電極に電気的
に接続される接地用ボンディングパッド及び半導体素子
の電源電極に電気的に接続される電源用ボンディングパ
ッドに接地プレーン及び電源プレーンを電気的に接続す
るための配線を短く、且つインダクタンスの小さいもの
とすることができ、その結果、接続導体のインダクタン
スによるデカップリングコンデンサーのノイズ軽減効果
への影響を小さいものとすることができる。
に接続される接地用ボンディングパッド及び半導体素子
の電源電極に電気的に接続される電源用ボンディングパ
ッドに接地プレーン及び電源プレーンを電気的に接続す
るための配線を短く、且つインダクタンスの小さいもの
とすることができ、その結果、接続導体のインダクタン
スによるデカップリングコンデンサーのノイズ軽減効果
への影響を小さいものとすることができる。
【０００７】しかしながら、半導体素子収納用パッケー
ジはその絶縁基板を構成する酸化アルミニウム質焼結体
の比誘電率が約７程度と小さく、そのため接地プレーン
と電源プレーンとの間にデカップリングコンデンサーと
して十分に大きな静電容量を持たすには該絶縁基板を構
成する絶縁層の一部を間に挟んで対向する接地プレーン
と電源プレーンとを間に絶縁層を挟んで極めて多数層対
向させ、接地プレーンと電源プレーンとの対向面積を極
めて広面積とする必要があり、その結果、半導体素子収
納用パッケージが極めて厚く大型で重いものとなってし
まうという欠点を誘発する。
ジはその絶縁基板を構成する酸化アルミニウム質焼結体
の比誘電率が約７程度と小さく、そのため接地プレーン
と電源プレーンとの間にデカップリングコンデンサーと
して十分に大きな静電容量を持たすには該絶縁基板を構
成する絶縁層の一部を間に挟んで対向する接地プレーン
と電源プレーンとを間に絶縁層を挟んで極めて多数層対
向させ、接地プレーンと電源プレーンとの対向面積を極
めて広面積とする必要があり、その結果、半導体素子収
納用パッケージが極めて厚く大型で重いものとなってし
まうという欠点を誘発する。
【０００８】
【目的】本発明は、かかる従来の欠点を鑑み案出された
ものであり、その目的は、パッケージの大型化、重量化
を伴わず、十分なノイズ軽減効果をもつ半導体素子収納
用パッケージを提供することにある。
ものであり、その目的は、パッケージの大型化、重量化
を伴わず、十分なノイズ軽減効果をもつ半導体素子収納
用パッケージを提供することにある。
【０００９】
【課題を解決するための手段】本発明は、複数の絶縁層
を多層に積層して成り、主面中央部に半導体素子が搭載
される搭載部を有する絶縁基板と、前記絶縁基板の表面
で、前記半導体素子搭載部周辺に形成された半導体素子
の接地電極及び電源電極が接続される接地用ボンディン
グパッド及び電源用ボンディングパッドと、前記絶縁基
板の表面に形成され、一方が前記接地用ボンディングパ
ッドに、他方が前記電源用ボンディングに接続されると
ともに両方にチップコンデンサーの電極が接続される一
対のコンデンサー接続用パッドとを有する半導体素子収
納用パッケージであって、前記絶縁基板の内部に接地プ
レーンと電源プレーンを間に前記絶縁層の少なくとも一
つを挟んで互いに対向するよう埋設させるとともに前記
接地プレーン及び電源プレーンの各々を前記接地用ボン
ディングパッド及び電源用ボンディングパッドに前記絶
縁基板の半導体素子搭載部周辺で電気的に接続させたこ
とを特徴とするものである。
を多層に積層して成り、主面中央部に半導体素子が搭載
される搭載部を有する絶縁基板と、前記絶縁基板の表面
で、前記半導体素子搭載部周辺に形成された半導体素子
の接地電極及び電源電極が接続される接地用ボンディン
グパッド及び電源用ボンディングパッドと、前記絶縁基
板の表面に形成され、一方が前記接地用ボンディングパ
ッドに、他方が前記電源用ボンディングに接続されると
ともに両方にチップコンデンサーの電極が接続される一
対のコンデンサー接続用パッドとを有する半導体素子収
納用パッケージであって、前記絶縁基板の内部に接地プ
レーンと電源プレーンを間に前記絶縁層の少なくとも一
つを挟んで互いに対向するよう埋設させるとともに前記
接地プレーン及び電源プレーンの各々を前記接地用ボン
ディングパッド及び電源用ボンディングパッドに前記絶
縁基板の半導体素子搭載部周辺で電気的に接続させたこ
とを特徴とするものである。
【００１０】また本発明は前記一対のコンデンサー接続
用パッドが絶縁基板の主面外周部に形成されていること
を特徴とするものである。
用パッドが絶縁基板の主面外周部に形成されていること
を特徴とするものである。
【００１１】更に本発明は前記絶縁基板が酸化アルミニ
ウム質焼結体から成り、且つ前記接地プレーンと電源プ
レーンとの間隔が０．１ｍｍ以下であることを特徴とす
るものである。
ウム質焼結体から成り、且つ前記接地プレーンと電源プ
レーンとの間隔が０．１ｍｍ以下であることを特徴とす
るものである。
【００１２】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁層を挟んで近接対向した接地プレーンおよび電
源プレーンは、両者間に発生する大きな相互インダクタ
ンスの作用で接地プレーンと電源プレーンとのインダク
タンスが小さいものとなり、その結果、接地プレーンお
よび電源プレーンを介して接続される接地用ボンディン
グパッド及び電源用ボンディングパッドとコンデンサー
用接続パッドとの間の水平方向の距離が長いものであっ
ても、両ボンディングパッドとコンデンサー接続用パッ
ドとの間のインダクタンスが大きなものとなることはな
い。
ば、絶縁層を挟んで近接対向した接地プレーンおよび電
源プレーンは、両者間に発生する大きな相互インダクタ
ンスの作用で接地プレーンと電源プレーンとのインダク
タンスが小さいものとなり、その結果、接地プレーンお
よび電源プレーンを介して接続される接地用ボンディン
グパッド及び電源用ボンディングパッドとコンデンサー
用接続パッドとの間の水平方向の距離が長いものであっ
ても、両ボンディングパッドとコンデンサー接続用パッ
ドとの間のインダクタンスが大きなものとなることはな
い。
【００１３】またデカップリングコンデンサーとして作
用するチップコンデンサーは、一般に小型で、且つ大き
な静電容量を有するので該チップコンデンサーを絶縁基
板に 取着しても半導体素子収納用パッケージが
大型化したり、重量化したりすること はない。
用するチップコンデンサーは、一般に小型で、且つ大き
な静電容量を有するので該チップコンデンサーを絶縁基
板に 取着しても半導体素子収納用パッケージが
大型化したり、重量化したりすること はない。
【００１４】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は、本発明の半導体素子収納用パッケージの一
実施例を示し、１は絶縁基板、２は蓋体である。この絶
縁基板１と蓋体２とで半導体素子３を収容する絶縁容器
４が構成される。
る。図１は、本発明の半導体素子収納用パッケージの一
実施例を示し、１は絶縁基板、２は蓋体である。この絶
縁基板１と蓋体２とで半導体素子３を収容する絶縁容器
４が構成される。
【００１５】前記絶縁基板１は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス等の電気絶縁材
料から成る絶縁層を複数層積層するとともに一体化して
形成されており、その上面中央部には半導体素子を搭載
するための凹状の搭載部１ａが形成されており、該搭載
部１ａ底面には半導体素子３がロウ材、ガラス、樹脂、
等の接着剤を介して接着固定される。
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミックス等の電気絶縁材
料から成る絶縁層を複数層積層するとともに一体化して
形成されており、その上面中央部には半導体素子を搭載
するための凹状の搭載部１ａが形成されており、該搭載
部１ａ底面には半導体素子３がロウ材、ガラス、樹脂、
等の接着剤を介して接着固定される。
【００１６】前記絶縁基板１は、例えば酸化アルミニウ
ム質焼結体から成る場合、酸化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム等の原料粉末に
適当な有機バインダー、溶剤、可塑剤、分散剤等を添加
混合して泥漿状となすとともにこれを従来周知のドクタ
ーブレード法を採用してシート状となすことによって複
数枚のセラミックグリーンシートを得、しかる後、前記
セラミックグリーンシートに適当な打ち抜き加工を施す
とともにこれらを上下に積層してセラミックグリーンシ
ート積層体を得、最後に前記セラミックグリーンシート
積層体を還元雰囲気中約１６００℃の温度で焼成するこ
とによって製作される。
ム質焼結体から成る場合、酸化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム等の原料粉末に
適当な有機バインダー、溶剤、可塑剤、分散剤等を添加
混合して泥漿状となすとともにこれを従来周知のドクタ
ーブレード法を採用してシート状となすことによって複
数枚のセラミックグリーンシートを得、しかる後、前記
セラミックグリーンシートに適当な打ち抜き加工を施す
とともにこれらを上下に積層してセラミックグリーンシ
ート積層体を得、最後に前記セラミックグリーンシート
積層体を還元雰囲気中約１６００℃の温度で焼成するこ
とによって製作される。
【００１７】また前記絶縁基板１は、半導体素子が搭載
される搭載部１ａ周辺から上面外周部にかけて複数のメ
タライズ配線層５が被着形成されており、該メタライズ
配線層５のうち半導体素子搭載部１ａ周辺部位は半導体
素子３の各電極（接地電極、電源電極、信号電極）が電
気的に接続される接地用ボンディングパッド５ａ、電源
用ボンディングパッド５ｂ、信号用ボンディングパッド
（不図示）を形成しており、該接地用ボンディングパッ
ド５ａ、電源用ボンディングパッド５ｂ、信号用ボンデ
ィングパッド（不図示）には半導体素子３の各電極（接
地電極、電源電極、信号電極）がボンディングワイヤー
６を介してそれぞれ電気的に接続される。
される搭載部１ａ周辺から上面外周部にかけて複数のメ
タライズ配線層５が被着形成されており、該メタライズ
配線層５のうち半導体素子搭載部１ａ周辺部位は半導体
素子３の各電極（接地電極、電源電極、信号電極）が電
気的に接続される接地用ボンディングパッド５ａ、電源
用ボンディングパッド５ｂ、信号用ボンディングパッド
（不図示）を形成しており、該接地用ボンディングパッ
ド５ａ、電源用ボンディングパッド５ｂ、信号用ボンデ
ィングパッド（不図示）には半導体素子３の各電極（接
地電極、電源電極、信号電極）がボンディングワイヤー
６を介してそれぞれ電気的に接続される。
【００１８】前記メタライズ配線層５は、半導体素子３
の各電極（接地電極、電源電極、信号電極）を後述する
外部リードピン７に接続する導電路として作用し、該メ
タライズ配線層５で絶縁基体１の上面に導出した部位に
は外部リードピン７が銀ロウ等のロウ材を介して取着さ
れている。
の各電極（接地電極、電源電極、信号電極）を後述する
外部リードピン７に接続する導電路として作用し、該メ
タライズ配線層５で絶縁基体１の上面に導出した部位に
は外部リードピン７が銀ロウ等のロウ材を介して取着さ
れている。
【００１９】前記メタライズ配線層５は、絶縁基板１が
酸化アルミニウム質焼結体、窒化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体から成る場合
にはタングステン、モリブデン、マンガン等の高融点金
属粉末から、絶縁基板１がガラスセラミックスから成る
場合には銅、銀、金等の比較的融点の低い金属粉末から
成り、例えばタングステンから成る場合、タングステン
粉末に適当な有機バインダー、溶剤を添加混合して得た
タングステンペーストを絶縁基板１となるセラミックグ
リーンシートに予め従来周知のスクリーン印刷法を採用
して所定パターンに印刷塗布しておき、これを絶縁基板
１となるセラミックグリーンシート積層体を焼成するの
と同時に焼成することによって絶縁基板１の半導体素子
搭載部１ａ周辺から上面外周部にかけて導出するように
被着形成される。
酸化アルミニウム質焼結体、窒化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体から成る場合
にはタングステン、モリブデン、マンガン等の高融点金
属粉末から、絶縁基板１がガラスセラミックスから成る
場合には銅、銀、金等の比較的融点の低い金属粉末から
成り、例えばタングステンから成る場合、タングステン
粉末に適当な有機バインダー、溶剤を添加混合して得た
タングステンペーストを絶縁基板１となるセラミックグ
リーンシートに予め従来周知のスクリーン印刷法を採用
して所定パターンに印刷塗布しておき、これを絶縁基板
１となるセラミックグリーンシート積層体を焼成するの
と同時に焼成することによって絶縁基板１の半導体素子
搭載部１ａ周辺から上面外周部にかけて導出するように
被着形成される。
【００２０】また、前記メタライズ配線層５で絶縁基板
１上面外周部に導出した部位には鉄−ニッケル−コバル
ト合金や鉄−ニッケル合金等の金属材料から成る外部リ
ードピン７が銀ロウ等のロウ材を介して取着されてい
る。
１上面外周部に導出した部位には鉄−ニッケル−コバル
ト合金や鉄−ニッケル合金等の金属材料から成る外部リ
ードピン７が銀ロウ等のロウ材を介して取着されてい
る。
【００２１】前記外部リードピン７は、容器４内部に収
容する半導体素子３を外部電気回路に接続する作用をな
し、該外部リードピン７を外部電気回路の配線導体に半
田等の接合部材を介して接続することにより内部に収容
する半導体素子３がボンディングワイヤー６、メタライ
ズ配線層５及び外部リードピン７を介して外部電気回路
に電気的に接続されることとなる。
容する半導体素子３を外部電気回路に接続する作用をな
し、該外部リードピン７を外部電気回路の配線導体に半
田等の接合部材を介して接続することにより内部に収容
する半導体素子３がボンディングワイヤー６、メタライ
ズ配線層５及び外部リードピン７を介して外部電気回路
に電気的に接続されることとなる。
【００２２】また、前記絶縁基板１は、その下面に後述
する接続導体１２ａ〜１２ｄ及び接地プレーン１０又は
電源プレーン１１を介してボンディングパッドのうち、
半導体素子３の接地電極に電気的に接続される接地用ボ
ンディングパッド５ａ、半導体素子の電源電極に電気的
に接続される電源用ボンディングパッド５ｂにそれぞれ
電気的に接続されたコンデンサー接続用パッド８ａ、８
ｂが被着形成されており、該コンデンサー接続用パッド
８ａ、８ｂにはチップコンデンサー９が該チップコンデ
ンサーの各電極をコンデンサー接続用パッド８ａ、８ｂ
に電気的に接続させるようにして半田等の接合部材を介
して取着される。
する接続導体１２ａ〜１２ｄ及び接地プレーン１０又は
電源プレーン１１を介してボンディングパッドのうち、
半導体素子３の接地電極に電気的に接続される接地用ボ
ンディングパッド５ａ、半導体素子の電源電極に電気的
に接続される電源用ボンディングパッド５ｂにそれぞれ
電気的に接続されたコンデンサー接続用パッド８ａ、８
ｂが被着形成されており、該コンデンサー接続用パッド
８ａ、８ｂにはチップコンデンサー９が該チップコンデ
ンサーの各電極をコンデンサー接続用パッド８ａ、８ｂ
に電気的に接続させるようにして半田等の接合部材を介
して取着される。
【００２３】前記コンデンサー接続用パッド８ａ、８ｂ
に半田等の接合部材を介して取着されるチップコンデン
サー９は、半導体素子３に供給される接地電圧と電源電
圧との間に発生する電源ノイズを軽減するためのデカッ
プリングコンデンサーとして作用し、一般に極めて小型
で、且つ大きな静電容量を有するため、該チップコンデ
ンサー１０を絶縁基板１の下面に接合させても半導体素
子収納用パッケージが極めて大きなものとなったり、重
いものとなったりすることはなく、デカップリングコン
デンサーとして十分な静電容量を提供できる。
に半田等の接合部材を介して取着されるチップコンデン
サー９は、半導体素子３に供給される接地電圧と電源電
圧との間に発生する電源ノイズを軽減するためのデカッ
プリングコンデンサーとして作用し、一般に極めて小型
で、且つ大きな静電容量を有するため、該チップコンデ
ンサー１０を絶縁基板１の下面に接合させても半導体素
子収納用パッケージが極めて大きなものとなったり、重
いものとなったりすることはなく、デカップリングコン
デンサーとして十分な静電容量を提供できる。
【００２４】また前記コンデンサー接続用パッド８ａ、
８ｂは、それを絶縁基板１の下面外周部に被着形成させ
ておくと、該絶縁基板１の下面中央部に半導体素子３が
作動時に発生する熱を良好に吸収し、大気中に放散する
ためのヒートシンクＨや放熱フィンＦを取着することが
でき、これによって半導体素子３を常に適温として長期
間にわたり正常、且つ安定に作動させることができる。
従って、前記コンデンサー接続用パッド８ａ、８ｂは絶
縁基板１の下面にヒートシンクＨや放熱フィンＦが取着
し得るよう下面外周部に被着形成しておくことが好まし
い。
８ｂは、それを絶縁基板１の下面外周部に被着形成させ
ておくと、該絶縁基板１の下面中央部に半導体素子３が
作動時に発生する熱を良好に吸収し、大気中に放散する
ためのヒートシンクＨや放熱フィンＦを取着することが
でき、これによって半導体素子３を常に適温として長期
間にわたり正常、且つ安定に作動させることができる。
従って、前記コンデンサー接続用パッド８ａ、８ｂは絶
縁基板１の下面にヒートシンクＨや放熱フィンＦが取着
し得るよう下面外周部に被着形成しておくことが好まし
い。
【００２５】前記コンデンサー接続用パッド８ａ、８ｂ
は、絶縁基板１が酸化アルミニウム質焼結体、窒化アル
ミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結
体から成る場合にはタングステン、モリブデン、マンガ
ン等の高融点金属粉末から、絶縁基板１がガラスセラミ
ックスから成る場合には銅、銀、金等の比較的融点の低
い金属粉末から成り、例えばタングステンから成る場
合、タングステン粉末に適当な有機バインダー、溶剤を
添加混合して得たタングステンペーストを絶縁基板１と
なるセラミックグリーンシートに予め従来周知のスクリ
ーン印刷法を採用して所定パターンに印刷塗布してお
き、これを絶縁基板１となるセラミックグリーンシート
積層体を焼成するのと同時に焼成することによって絶縁
基板１の下面外周部に被着形成される。
は、絶縁基板１が酸化アルミニウム質焼結体、窒化アル
ミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結
体から成る場合にはタングステン、モリブデン、マンガ
ン等の高融点金属粉末から、絶縁基板１がガラスセラミ
ックスから成る場合には銅、銀、金等の比較的融点の低
い金属粉末から成り、例えばタングステンから成る場
合、タングステン粉末に適当な有機バインダー、溶剤を
添加混合して得たタングステンペーストを絶縁基板１と
なるセラミックグリーンシートに予め従来周知のスクリ
ーン印刷法を採用して所定パターンに印刷塗布してお
き、これを絶縁基板１となるセラミックグリーンシート
積層体を焼成するのと同時に焼成することによって絶縁
基板１の下面外周部に被着形成される。
【００２６】前記絶縁基板１は、またその内部に一対の
接地プレーン１０と電源プレーン１１とが間に絶縁基板
１の一部を構成する絶縁層を挟んで近接対向するように
して埋設されており、該接地プレーン１０と接地用ボン
ディングパッド５ａとが接続導体１２ａを介して、電源
プレーン１１と電源用ボンディングパッド５ｂとが接続
導体１２ｂを介してそれぞれ絶縁基体１の搭載部１ａ周
辺で互いに電気的に接続され、また接地プレーン１０と
コンデンサー接続用パッド８ａとが接続導体１２ｃを介
して、電源プレーン１１とコンデンサー接続用パッド８
ｂとが接続導体１２ｄを介してそれぞれ絶縁基板１の外
周部で互いに電気的に接続されている。
接地プレーン１０と電源プレーン１１とが間に絶縁基板
１の一部を構成する絶縁層を挟んで近接対向するように
して埋設されており、該接地プレーン１０と接地用ボン
ディングパッド５ａとが接続導体１２ａを介して、電源
プレーン１１と電源用ボンディングパッド５ｂとが接続
導体１２ｂを介してそれぞれ絶縁基体１の搭載部１ａ周
辺で互いに電気的に接続され、また接地プレーン１０と
コンデンサー接続用パッド８ａとが接続導体１２ｃを介
して、電源プレーン１１とコンデンサー接続用パッド８
ｂとが接続導体１２ｄを介してそれぞれ絶縁基板１の外
周部で互いに電気的に接続されている。
【００２７】前記接地プレーン１０及び電源プレーン１
１は、チップコンデンサー９の各電極を接地用ボンディ
ングパッド５ａ、電源用ボンディングパッド５ｂに電気
的に接続する導電路として作用し、間に絶縁基板１を構
成する絶縁層を挟んで近接対向することによりその相互
インダクタンスが大きなものとなり、その結果、接地プ
レーン１０及び電源プレーン１１のインダクタンスが小
さいものとなり（接地プレーン１０及び電源プレーン１
１のインダクタンスは、接地プレーン１０及び電源プレ
ーン１１のインダクタンスをＬ、接地プレーン１０の自
己インダクタンスをＬ１、電源プレーン１１の自己イン
ダクタンスをＬ２、接地プレーン１０と電源プレーン１
１との相互インダクタンスをＭとしたとき、関係式Ｌ＝
Ｌ１＋Ｌ２−２Ｍで与えられる）、コンデンサー接続用
パッド８ａ、８ｂと接地用ボンディングパッド５ａ、電
源用ボンディングパッド５ｂとの間の水平方向の距離が
長いものであっても該コンデンサー接続用パッド８ａ、
８ｂと接地用ボンディングパッド５ａ、電源用ボンディ
ングパッド５ｂとの間を小さなインダクタンスで接続す
ることができ、チップコンデンサー９による電源ノイズ
の低減を阻害することはなく、半導体素子３を正常に作
動させることができる。
１は、チップコンデンサー９の各電極を接地用ボンディ
ングパッド５ａ、電源用ボンディングパッド５ｂに電気
的に接続する導電路として作用し、間に絶縁基板１を構
成する絶縁層を挟んで近接対向することによりその相互
インダクタンスが大きなものとなり、その結果、接地プ
レーン１０及び電源プレーン１１のインダクタンスが小
さいものとなり（接地プレーン１０及び電源プレーン１
１のインダクタンスは、接地プレーン１０及び電源プレ
ーン１１のインダクタンスをＬ、接地プレーン１０の自
己インダクタンスをＬ１、電源プレーン１１の自己イン
ダクタンスをＬ２、接地プレーン１０と電源プレーン１
１との相互インダクタンスをＭとしたとき、関係式Ｌ＝
Ｌ１＋Ｌ２−２Ｍで与えられる）、コンデンサー接続用
パッド８ａ、８ｂと接地用ボンディングパッド５ａ、電
源用ボンディングパッド５ｂとの間の水平方向の距離が
長いものであっても該コンデンサー接続用パッド８ａ、
８ｂと接地用ボンディングパッド５ａ、電源用ボンディ
ングパッド５ｂとの間を小さなインダクタンスで接続す
ることができ、チップコンデンサー９による電源ノイズ
の低減を阻害することはなく、半導体素子３を正常に作
動させることができる。
【００２８】尚、前記絶縁基板１が酸化アルミニウム質
焼結体から成る場合、前記接地プレーン１０と電源プレ
ーン１１との間隔が０．１ｍｍを越えると、接地プレー
ン１０及び電源プレーン１１のインダクタンスを極めて
小さいものとなすことが困難である。従って、前記絶縁
基板１が酸化アルミニウム質焼結体から成る場合、前記
接地プレーン１０と電源プレーン１１との間隔は０．１
ｍｍ以下であることが好ましい。
焼結体から成る場合、前記接地プレーン１０と電源プレ
ーン１１との間隔が０．１ｍｍを越えると、接地プレー
ン１０及び電源プレーン１１のインダクタンスを極めて
小さいものとなすことが困難である。従って、前記絶縁
基板１が酸化アルミニウム質焼結体から成る場合、前記
接地プレーン１０と電源プレーン１１との間隔は０．１
ｍｍ以下であることが好ましい。
【００２９】前記接地プレーン１０及び電源プレーン１
１は、絶縁基板１が酸化アルミニウム質焼結体、窒化ア
ルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼
結体から成る場合にはタングステン、モリブデン、マン
ガン等の高融点金属粉末から、絶縁基板１がガラスセラ
ミックスから成る場合には銅、銀、金等の比較的融点の
低い金属粉末から成り、例えばタングステンから成る場
合、タングステン粉末に適当な有機バインダー、溶剤を
添加混合して得たタングステンペーストを絶縁基板１と
なるセラミックグリーンシートに予め従来周知のスクリ
ーン印刷法を採用して所定パターンに印刷塗布してお
き、これを絶縁基板１となるセラミックグリーンシート
積層体を焼成するのと同時に焼成することによって絶縁
基板１の内部に間に絶縁基板１を構成する絶縁層を挟ん
で近接対向するようにして埋設される。
１は、絶縁基板１が酸化アルミニウム質焼結体、窒化ア
ルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼
結体から成る場合にはタングステン、モリブデン、マン
ガン等の高融点金属粉末から、絶縁基板１がガラスセラ
ミックスから成る場合には銅、銀、金等の比較的融点の
低い金属粉末から成り、例えばタングステンから成る場
合、タングステン粉末に適当な有機バインダー、溶剤を
添加混合して得たタングステンペーストを絶縁基板１と
なるセラミックグリーンシートに予め従来周知のスクリ
ーン印刷法を採用して所定パターンに印刷塗布してお
き、これを絶縁基板１となるセラミックグリーンシート
積層体を焼成するのと同時に焼成することによって絶縁
基板１の内部に間に絶縁基板１を構成する絶縁層を挟ん
で近接対向するようにして埋設される。
【００３０】また、前記絶縁基板１は、その半導体素子
搭載部１ａ周辺に前記接地用ボンディングパッド５ａ、
電源用ボンディングパッド５ｂと接地プレーン１０、電
源プレーン１１とを電気的に接続する接続導体１２ａ、
１２ｂが、その外周部に接地プレーン１０、電源プレー
ン１１とコンデンサー接続用パッド８ａ、８ｂとを電気
的に接続する接続導体１２ｃ、１２ｄが絶縁基板１を構
成する絶縁層を上下に貫通して設けられており、該接続
導体１２ａ〜１２ｄにより前記接地用ボンディングパッ
ド５ａ、電源用ボンディングパッド５ｂと接地プレーン
１０、電源プレーン１１とが、接地プレーン１０、電源
プレーン１１とコンデンサー接続用パッド８ａ、８ｂと
がそれぞれ電気的に接続されている。
搭載部１ａ周辺に前記接地用ボンディングパッド５ａ、
電源用ボンディングパッド５ｂと接地プレーン１０、電
源プレーン１１とを電気的に接続する接続導体１２ａ、
１２ｂが、その外周部に接地プレーン１０、電源プレー
ン１１とコンデンサー接続用パッド８ａ、８ｂとを電気
的に接続する接続導体１２ｃ、１２ｄが絶縁基板１を構
成する絶縁層を上下に貫通して設けられており、該接続
導体１２ａ〜１２ｄにより前記接地用ボンディングパッ
ド５ａ、電源用ボンディングパッド５ｂと接地プレーン
１０、電源プレーン１１とが、接地プレーン１０、電源
プレーン１１とコンデンサー接続用パッド８ａ、８ｂと
がそれぞれ電気的に接続されている。
【００３１】前記接続導体１２ａ、１２ｂが接地用ボン
ディングパッド５ａ、電源用ボンディングパッド５ｂと
接地プレーン１０、電源プレーン１１とを絶縁基板１の
半導体素子搭載部１ａ周辺で、接続導体１２ｃ、１２ｄ
が接地プレーン１０、電源プレーン１１とコンデンサー
接続用パッド８ａ、８ｂとを絶縁基板１の外周部でそれ
ぞれ電気的に接続していることから接地用ボンディング
パッド５ａ、電源用ボンディングパッド５ｂから接続道
導体１２ａ、１２ｂ、接地プレーン１０、電源プレーン
１１、接続用導体１２ｃ、１２ｄを介してコンデンサー
接続用パッド８ａ、８ｂに至る電気的経路はその水平方
向の殆ど全てが前記インダクタンスの小さな接地プレー
ン１０及び電源プレーン１１を介しての経路となり、従
って、コンデンサー接続用パッド８ａ、８ｂと接地用ボ
ンディングパッド５ａ、電源用ボンディングパッド５ｂ
との水平方向の距離が長いものであっても該コンデンサ
ー接続用パッド８ａ、８ｂと接地用ボンディングパッド
５ａ、電源用ボンディングパッド５ｂとの間を小さなイ
ンダクタンスで接続することができる。
ディングパッド５ａ、電源用ボンディングパッド５ｂと
接地プレーン１０、電源プレーン１１とを絶縁基板１の
半導体素子搭載部１ａ周辺で、接続導体１２ｃ、１２ｄ
が接地プレーン１０、電源プレーン１１とコンデンサー
接続用パッド８ａ、８ｂとを絶縁基板１の外周部でそれ
ぞれ電気的に接続していることから接地用ボンディング
パッド５ａ、電源用ボンディングパッド５ｂから接続道
導体１２ａ、１２ｂ、接地プレーン１０、電源プレーン
１１、接続用導体１２ｃ、１２ｄを介してコンデンサー
接続用パッド８ａ、８ｂに至る電気的経路はその水平方
向の殆ど全てが前記インダクタンスの小さな接地プレー
ン１０及び電源プレーン１１を介しての経路となり、従
って、コンデンサー接続用パッド８ａ、８ｂと接地用ボ
ンディングパッド５ａ、電源用ボンディングパッド５ｂ
との水平方向の距離が長いものであっても該コンデンサ
ー接続用パッド８ａ、８ｂと接地用ボンディングパッド
５ａ、電源用ボンディングパッド５ｂとの間を小さなイ
ンダクタンスで接続することができる。
【００３２】前記接続導体１２ａ〜１２ｄは、絶縁基板
１が酸化アルミニウム質焼結体、窒化アルミニウム質焼
結体、ムライト質焼結体、炭化珪素質焼結体から成る場
合にはタングステン、モリブデン、マンガン等の高融点
金属粉末から、絶縁基板１がガラスセラミックスから成
る場合には銅、銀、金等の比較的融点の低い金属粉末か
ら成り、例えばタングステンから成る場合、タングステ
ン粉末に適当な有機バインダー、溶剤を添加混合して得
たタングステンペーストを絶縁基板１となるセラミック
グリーンシートに予め従来周知のスクリーン印刷法を採
用して所定パターンに印刷塗布しておき、これを絶縁基
板１となるセラミックグリーンシート積層体を焼成する
のと同時に焼成することによって絶縁基板１を構成する
絶縁層を上下に貫通するようにして設けられる。
１が酸化アルミニウム質焼結体、窒化アルミニウム質焼
結体、ムライト質焼結体、炭化珪素質焼結体から成る場
合にはタングステン、モリブデン、マンガン等の高融点
金属粉末から、絶縁基板１がガラスセラミックスから成
る場合には銅、銀、金等の比較的融点の低い金属粉末か
ら成り、例えばタングステンから成る場合、タングステ
ン粉末に適当な有機バインダー、溶剤を添加混合して得
たタングステンペーストを絶縁基板１となるセラミック
グリーンシートに予め従来周知のスクリーン印刷法を採
用して所定パターンに印刷塗布しておき、これを絶縁基
板１となるセラミックグリーンシート積層体を焼成する
のと同時に焼成することによって絶縁基板１を構成する
絶縁層を上下に貫通するようにして設けられる。
【００３３】かくして、本発明の半導体素子収納用パッ
ケージによれば、絶縁基板１のコンデンサー接続用パッ
ド８ａ、８ｂにチップコンデンサー９を、該チップコン
デンサー９の各電極とコンデンサー接続用パッド８ａ、
８ｂとがそれぞれ電気的に接続されるようにして半田等
の導電性接合部材を介して接合するとともに半導体素子
搭載部１ａに半導体素子３を接着剤を介して接着固定
し、しかる後、該半導体素子３の各電極（接地電極、電
源電極、信号電極）を対応する各ボンディングパッド
（接地用ボンディングパッド５ａ、電源用ボンディング
パッド５ｂ、信号用ボンディングパッド）にボンディン
グワイヤー６を介して電気的に接続するとともに前記絶
縁基板１の上面に蓋体２を封止材を介して接合すること
により、絶縁基板１と蓋体２とから成る容器内部に半導
体素子３が気密に収容されるとともに半導体素子３の接
地電極と電源電極との間にデカップリングコンデンサー
としてのチップコンデンサー９が接続されることとな
る。
ケージによれば、絶縁基板１のコンデンサー接続用パッ
ド８ａ、８ｂにチップコンデンサー９を、該チップコン
デンサー９の各電極とコンデンサー接続用パッド８ａ、
８ｂとがそれぞれ電気的に接続されるようにして半田等
の導電性接合部材を介して接合するとともに半導体素子
搭載部１ａに半導体素子３を接着剤を介して接着固定
し、しかる後、該半導体素子３の各電極（接地電極、電
源電極、信号電極）を対応する各ボンディングパッド
（接地用ボンディングパッド５ａ、電源用ボンディング
パッド５ｂ、信号用ボンディングパッド）にボンディン
グワイヤー６を介して電気的に接続するとともに前記絶
縁基板１の上面に蓋体２を封止材を介して接合すること
により、絶縁基板１と蓋体２とから成る容器内部に半導
体素子３が気密に収容されるとともに半導体素子３の接
地電極と電源電極との間にデカップリングコンデンサー
としてのチップコンデンサー９が接続されることとな
る。
【００３４】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００３５】
【効果】本発明の半導体素子収納用パッケージによれ
ば、絶縁基板内部に接地プレーンと電源プレーンとが間
に前記絶縁層の一つを挟んで近接対向するように埋設さ
れ ていることから、該絶縁層を挟んで近接対向
した接地プレーン及び電源プレーン は、両者間
に発生する大きな相互インダクタンスの作用でそのイン
ダクタンスが 小さいものとなり、且つ接地用ボ
ンディングパッド、電源用ボンディングパッド
と接地プレーン、電源プレーンとが絶縁基板の半導体素
子搭載部周辺で、接続導体が接地プレーン、電源プレー
ンとコンデンサー接続用とが絶縁基板の外周部でそれぞ
れ電気的に接続されているので、コンデンサー接続用パ
ッドから接地用ボンディングパッド、電源用ボンディン
グパッドまでの電気的経路はその水平方向の殆ど全てが
前記インダクタンスの小さな接地プレーンおよび電源プ
レーンを介して接続されることとなり、その結果、接地
用ボンディングパット及び電源用ボンディングパッドと
コンデンサー用接続パッドとの間の水平方向の距離が長
いものであっても、接地用ボンディングパッド及び電源
用ボンディングパッドとコンデンサー接続用パッドとの
間のインダクタンスが大きなものとなることはなく、従
って、チップコンデンサーのデカップリングコンデンサ
ーとしての電源ノイズ軽減効果を損なうことは殆どな
い。
ば、絶縁基板内部に接地プレーンと電源プレーンとが間
に前記絶縁層の一つを挟んで近接対向するように埋設さ
れ ていることから、該絶縁層を挟んで近接対向
した接地プレーン及び電源プレーン は、両者間
に発生する大きな相互インダクタンスの作用でそのイン
ダクタンスが 小さいものとなり、且つ接地用ボ
ンディングパッド、電源用ボンディングパッド
と接地プレーン、電源プレーンとが絶縁基板の半導体素
子搭載部周辺で、接続導体が接地プレーン、電源プレー
ンとコンデンサー接続用とが絶縁基板の外周部でそれぞ
れ電気的に接続されているので、コンデンサー接続用パ
ッドから接地用ボンディングパッド、電源用ボンディン
グパッドまでの電気的経路はその水平方向の殆ど全てが
前記インダクタンスの小さな接地プレーンおよび電源プ
レーンを介して接続されることとなり、その結果、接地
用ボンディングパット及び電源用ボンディングパッドと
コンデンサー用接続パッドとの間の水平方向の距離が長
いものであっても、接地用ボンディングパッド及び電源
用ボンディングパッドとコンデンサー接続用パッドとの
間のインダクタンスが大きなものとなることはなく、従
って、チップコンデンサーのデカップリングコンデンサ
ーとしての電源ノイズ軽減効果を損なうことは殆どな
い。
【００３６】またデカップリングコンデンサーとして作
用するチップコンデンサーは、一般に小型で、且つ大き
な静電容量を有するので該チップコンデンサーを絶縁基
板に取着しても半導体素子収納用パッケージが大型化し
たり、重量化したりすることは殆どない。
用するチップコンデンサーは、一般に小型で、且つ大き
な静電容量を有するので該チップコンデンサーを絶縁基
板に取着しても半導体素子収納用パッケージが大型化し
たり、重量化したりすることは殆どない。
【００３７】更に、チップコンデンサーを接続するコン
デンサー用パッドを絶縁基板の下面外周部に被着形成し
ておくと絶縁基板の半導体素子搭載部に対応する中央部
に半導体素子が作動時に発生する熱を吸収除去し得るヒ
ートシンクや放熱フィンを取着することが可能となり、
前記ヒートシンクや放熱フィンによって半導体素子を常
に適温とし、半導体素子を長期間にわたり正常、かつ安
定に作動させることができる。
デンサー用パッドを絶縁基板の下面外周部に被着形成し
ておくと絶縁基板の半導体素子搭載部に対応する中央部
に半導体素子が作動時に発生する熱を吸収除去し得るヒ
ートシンクや放熱フィンを取着することが可能となり、
前記ヒートシンクや放熱フィンによって半導体素子を常
に適温とし、半導体素子を長期間にわたり正常、かつ安
定に作動させることができる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・・・・絶縁基板 ２・・・・・・蓋体 ３・・・・・・半導体素子 ５・・・・・・メタライズ配線層 ５ａ・・・・・接地用ボンディングパッド ５ｂ・・・・・電源用ボンディングパッド ８ａ、８ｂ・・コンデンサー用接続パッド ９・・・・・・チップコンデンサー １０・・・・・・接地プレーン １１・・・・・・電源プレーン
Claims (3)
- 【請求項１】複数の絶縁層を多層に積層して成り、主面
中央部に半導体素子が搭載される搭載部を有する絶縁基
板と、前記絶縁基板の表面で、前記半導体素子搭載部周
辺に形成された半導体素子の接地電極及び電源電極が接
続される接地用ボンディングパッド及び電源用ボンディ
ングパッドと、前記絶縁基板の表面に形成され、一方が
前記接地用ボンディングパッドに、他方が前記電源用ボ
ンディングに接続されるとともに両方にチップコンデン
サーの電極が接続される一対のコンデンサー接続用パッ
ドとを有する半導体素子収納用パッケージであって、前
記絶縁基板の内部に接地プレーンと電源プレーンを間に
前記絶縁層の少なくとも一つを挟んで互いに対向するよ
う埋設させるとともに前記接地プレーン及び電源プレー
ンの各々を前記接地用ボンディングパッド及び電源用ボ
ンディングパッドに前記絶縁基板の半導体素子搭載部周
辺で電気的に接続させたことを特徴とする半導体素子収
納用パッケージ。 - 【請求項２】前記一対のコンデンサー接続用パッドが絶
縁基板の主面外周部に形成されていることを特徴とする
請求項１に記載の半導体素子収納用パッケージ。 - 【請求項３】前記絶縁基板が酸化アルミニウム質焼結体
から成り、且つ前記接地プレーンと電源プレーンとの間
隔が０．１ｍｍ以下であることを特徴とする請求項１に
記載の半導体素子収納用パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15183495A JP3245329B2 (ja) | 1995-06-19 | 1995-06-19 | 半導体素子収納用パッケージ |
| US08/893,138 US5883428A (en) | 1995-06-19 | 1997-07-15 | Package for housing a semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15183495A JP3245329B2 (ja) | 1995-06-19 | 1995-06-19 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098217A true JPH098217A (ja) | 1997-01-10 |
| JP3245329B2 JP3245329B2 (ja) | 2002-01-15 |
Family
ID=15527325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15183495A Expired - Lifetime JP3245329B2 (ja) | 1995-06-19 | 1995-06-19 | 半導体素子収納用パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5883428A (ja) |
| JP (1) | JP3245329B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6175161B1 (en) * | 1998-05-22 | 2001-01-16 | Alpine Microsystems, Inc. | System and method for packaging integrated circuits |
| US7064412B2 (en) * | 2000-01-25 | 2006-06-20 | 3M Innovative Properties Company | Electronic package with integrated capacitor |
| US6525405B1 (en) * | 2000-03-30 | 2003-02-25 | Alphatec Holding Company Limited | Leadless semiconductor product packaging apparatus having a window lid and method for packaging |
| US6320757B1 (en) | 2000-07-12 | 2001-11-20 | Advanced Semiconductor Engineering, Inc. | Electronic package |
| US6833611B2 (en) * | 2000-07-12 | 2004-12-21 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
| US6429536B1 (en) | 2000-07-12 | 2002-08-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
| JP3531733B2 (ja) * | 2000-08-08 | 2004-05-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体集積回路装置、電気回路装置、電子機器及び制御機器 |
| EP1376696B1 (en) * | 2001-03-30 | 2012-01-25 | Hitachi, Ltd. | Semiconductor device |
| US6636416B2 (en) | 2001-06-14 | 2003-10-21 | Intel Corporation | Electronic assembly with laterally connected capacitors and manufacturing method |
| TW586205B (en) * | 2001-06-26 | 2004-05-01 | Intel Corp | Electronic assembly with vertically connected capacitors and manufacturing method |
| US6713860B2 (en) * | 2002-02-01 | 2004-03-30 | Intel Corporation | Electronic assembly and system with vertically connected capacitors |
| JP3967108B2 (ja) * | 2001-10-26 | 2007-08-29 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP4206915B2 (ja) * | 2002-12-27 | 2009-01-14 | 三菱マテリアル株式会社 | パワーモジュール用基板 |
| JP4552524B2 (ja) * | 2004-06-10 | 2010-09-29 | パナソニック株式会社 | 複合型電子部品 |
| JP2006054260A (ja) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法 |
| JP2006100633A (ja) * | 2004-09-30 | 2006-04-13 | Toyoda Gosei Co Ltd | Ｌｅｄ照明装置 |
| JP2006108284A (ja) * | 2004-10-04 | 2006-04-20 | Sharp Corp | 半導体パッケージ |
| JP2007036060A (ja) * | 2005-07-28 | 2007-02-08 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5107539B2 (ja) * | 2006-08-03 | 2012-12-26 | 新光電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| US7911059B2 (en) * | 2007-06-08 | 2011-03-22 | SeniLEDS Optoelectronics Co., Ltd | High thermal conductivity substrate for a semiconductor device |
| US8018052B2 (en) * | 2007-06-29 | 2011-09-13 | Stats Chippac Ltd. | Integrated circuit package system with side substrate having a top layer |
| US20110011634A1 (en) * | 2009-07-14 | 2011-01-20 | Avago Technologies Enterprise IP (Singapore )Pte. Ltd. | Circuit package with integrated direct-current (dc) blocking capacitor |
| WO2013018783A1 (ja) * | 2011-08-01 | 2013-02-07 | 株式会社Ｓｔｅｑ | 半導体装置及びその製造方法 |
| JP2015026820A (ja) * | 2013-06-18 | 2015-02-05 | 株式会社デンソー | 電子装置 |
| US10502987B2 (en) * | 2015-04-07 | 2019-12-10 | Lumentum Operations Llc | High bandwidth RF or microwave interconnects for optical modulators |
| US11515242B2 (en) * | 2017-12-28 | 2022-11-29 | Kyocera Corporation | Wiring substrate, electronic device, and electronic module each having plate-shaped conductive portion in frame portion of insulation substrate |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2573225B2 (ja) * | 1987-02-10 | 1997-01-22 | 株式会社東芝 | 電子部品の製造方法 |
| US5370907A (en) * | 1990-06-15 | 1994-12-06 | Sumitomo Electric Industries, Ltd. | Forming a metallized layer on an AlN substrate by applying and heating a paste of a metal composed of W and Mo |
| JP3137749B2 (ja) * | 1992-06-30 | 2001-02-26 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH0685154A (ja) * | 1992-09-07 | 1994-03-25 | Hitachi Ltd | 半導体集積回路装置 |
| US5468694A (en) * | 1992-11-21 | 1995-11-21 | Yamamura Glass Co. Ltd. | Composition for producing low temperature co-fired substrate |
| US5399902A (en) * | 1993-03-04 | 1995-03-21 | International Business Machines Corporation | Semiconductor chip packaging structure including a ground plane |
| US5371403A (en) * | 1993-09-24 | 1994-12-06 | Vlsi Technology, Inc. | High performance package using high dielectric constant materials for power/ground and low dielectric constant materials for signal lines |
-
1995
- 1995-06-19 JP JP15183495A patent/JP3245329B2/ja not_active Expired - Lifetime
-
1997
- 1997-07-15 US US08/893,138 patent/US5883428A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5883428A (en) | 1999-03-16 |
| JP3245329B2 (ja) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3245329B2 (ja) | 半導体素子収納用パッケージ | |
| JP3873145B2 (ja) | 半導体素子収納用パッケージ | |
| JP4012652B2 (ja) | 半導体装置 | |
| JP4012655B2 (ja) | 半導体装置 | |
| JP2002299775A (ja) | 電子部品装置 | |
| JP4164089B2 (ja) | 電子部品収納用パッケージ及びそれを用いた半導体装置 | |
| JP3025379B2 (ja) | 積層コンデンサの製造方法 | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP2763417B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3766556B2 (ja) | 電子部品収納用パッケージ及びそれを用いた半導体装置 | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP4392422B2 (ja) | 半導体装置 | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP3287965B2 (ja) | 半導体素子収納用パッケージ | |
| JPH02177350A (ja) | 半導体装置用パッケージ | |
| JP2001185675A (ja) | 半導体装置 | |
| JP2007027788A (ja) | 半導体装置 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JPH06236938A (ja) | 半導体素子収納用パッケージ | |
| JPH09162324A (ja) | 半導体素子収納用パッケージ | |
| JPH0946036A (ja) | 半導体素子収納用パッケージ | |
| JPH08316366A (ja) | 半導体素子収納用パッケージ | |
| JPH0831974A (ja) | 半導体素子収納用パッケージ | |
| JPH10163362A (ja) | 表面実装型半導体装置 | |
| JPH06244301A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071026 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |