JPH02177350A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH02177350A JPH02177350A JP33089888A JP33089888A JPH02177350A JP H02177350 A JPH02177350 A JP H02177350A JP 33089888 A JP33089888 A JP 33089888A JP 33089888 A JP33089888 A JP 33089888A JP H02177350 A JPH02177350 A JP H02177350A
- Authority
- JP
- Japan
- Prior art keywords
- package
- ceramic container
- semiconductor device
- conductor layers
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000919 ceramic Substances 0.000 claims abstract description 24
- 239000004020 conductor Substances 0.000 abstract description 16
- 239000003990 capacitor Substances 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 6
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 29
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 241001648319 Toronia toru Species 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用パッケージに関し、特に積層型セ
ラミック容器を有する半導体装置用パッケージに関する
。
ラミック容器を有する半導体装置用パッケージに関する
。
従来の躊宴キセラミック容器を有する半導体装置用パッ
ケージはアルミナを主成分とするアルミナセラミックス
が多く用いられており、特に積層型セラミックパッケー
ジは、アルミナ粉末をべ一ヌトとまぜ合せ、シート状に
したグリーンシートと呼ばれるものに、主にタングステ
ンを主成分とするメタライズ層を印刷して配線パターン
を形成し、層間接続のためにグリーンシートに開孔部を
設け、それに配線用のメタライズ層を充填し、次に所要
の枚数の印刷済みグリーンシートを重ねて焼成し、メツ
キを施こし、外部リードシールリング部材等をろう付け
してパッケージを形成していた。
ケージはアルミナを主成分とするアルミナセラミックス
が多く用いられており、特に積層型セラミックパッケー
ジは、アルミナ粉末をべ一ヌトとまぜ合せ、シート状に
したグリーンシートと呼ばれるものに、主にタングステ
ンを主成分とするメタライズ層を印刷して配線パターン
を形成し、層間接続のためにグリーンシートに開孔部を
設け、それに配線用のメタライズ層を充填し、次に所要
の枚数の印刷済みグリーンシートを重ねて焼成し、メツ
キを施こし、外部リードシールリング部材等をろう付け
してパッケージを形成していた。
このような半導体装置用セラミックパッケージに、半導
体素子を搭載して半導体装置を摘成し、プリント基板等
に実装して動作させる際に配物バターン自体のインダク
タンスにより、電源のオン−オフ時に逆起電力が生じ、
ノイズになる。このノイズを除くため、電源接続用の外
部リードと接地用の外部リードの間にプリント基板上で
コンデンサーを接続して前記ノイズを押えていた。しか
し最近では、半導体装置用セラミックパッケージの大型
化、さらに半導体装置の動作速度の向上により、外部リ
ードと半導体素子までの配線パターンのインダクタンス
によるノイズが無視できなくなってきた。そのため、第
３図に示すように、セラミック容器２の内側に設けた素
子載置部ｌの周囲に設けた電極パッド５の内の電源端子
及び接地端子と外部リード７ａ、７ｂとの間を接続する
配線６ａ、６ｂをパッケージの表面に導出し、セラミッ
クパッケージの表面にチップコンデンサエ１を搭載して
ノイズを抑えていた。
体素子を搭載して半導体装置を摘成し、プリント基板等
に実装して動作させる際に配物バターン自体のインダク
タンスにより、電源のオン−オフ時に逆起電力が生じ、
ノイズになる。このノイズを除くため、電源接続用の外
部リードと接地用の外部リードの間にプリント基板上で
コンデンサーを接続して前記ノイズを押えていた。しか
し最近では、半導体装置用セラミックパッケージの大型
化、さらに半導体装置の動作速度の向上により、外部リ
ードと半導体素子までの配線パターンのインダクタンス
によるノイズが無視できなくなってきた。そのため、第
３図に示すように、セラミック容器２の内側に設けた素
子載置部ｌの周囲に設けた電極パッド５の内の電源端子
及び接地端子と外部リード７ａ、７ｂとの間を接続する
配線６ａ、６ｂをパッケージの表面に導出し、セラミッ
クパッケージの表面にチップコンデンサエ１を搭載して
ノイズを抑えていた。
上述した従来の半導体装置用パッケージは、パッケージ
の表面にチップコンデンサーを取り付けてノイズの低減
をはかつていたが一般にチップコンデンサーは、耐熱性
が２００〜２３０℃程度しかなく、パッケージ表面に取
シ付けるのに低融点の半田（例えば融点が２４０〜２６
０℃の５ｎ−Ｐｂ共晶半田）を使用しておシそのため、
チップコンデンサー付きのパッケージはその後の工程及
び配線基板への実装工程においてチップコンデンサーに
２００℃以上の熱を加えないよう忙しなければならずそ
の実装方法が制約されていた。
の表面にチップコンデンサーを取り付けてノイズの低減
をはかつていたが一般にチップコンデンサーは、耐熱性
が２００〜２３０℃程度しかなく、パッケージ表面に取
シ付けるのに低融点の半田（例えば融点が２４０〜２６
０℃の５ｎ−Ｐｂ共晶半田）を使用しておシそのため、
チップコンデンサー付きのパッケージはその後の工程及
び配線基板への実装工程においてチップコンデンサーに
２００℃以上の熱を加えないよう忙しなければならずそ
の実装方法が制約されていた。
本発明の半導体装置用パッケージは、セラミック容器の
内側底面に設けた素子載置部と、前記素子載置部の周囲
に配列して設けた電極パッドと、前記電極パッドと接続
し前記セラミック容器を貫通して前記セラミック容器の
底面に設けた外部リードと接続する配線層を有する半導
体装置用パッケージにおいて、前記セラミック容器が、
誘電体層を挾んで設けた少くとも２層の導体層からなる
静電容量部を内蔵し且つ前記導体層のそれぞれが前記電
極パッドの所定の端子と電気的に接続されて構成される
。
内側底面に設けた素子載置部と、前記素子載置部の周囲
に配列して設けた電極パッドと、前記電極パッドと接続
し前記セラミック容器を貫通して前記セラミック容器の
底面に設けた外部リードと接続する配線層を有する半導
体装置用パッケージにおいて、前記セラミック容器が、
誘電体層を挾んで設けた少くとも２層の導体層からなる
静電容量部を内蔵し且つ前記導体層のそれぞれが前記電
極パッドの所定の端子と電気的に接続されて構成される
。
次に、本発明について図面を参照して説明する。
第１図（ａ） 、 （ｂ）は本発明の一実施例を説明す
るためのパッケージの断面図及びＡ部拡大図である。
るためのパッケージの断面図及びＡ部拡大図である。
第１図（ａ） 、 （ｂ） Ｋ示すように、素子載置部
１を有するセラミック容器２の底部近傍に誘電体層を挾
んで２層の導体層３，４が設けられ、素子載置部１の周
囲に配列して設けた電極パッド５の内の電源端子及び接
地端子がセラミック容器を貫通する配線６ａ、６ｂを介
して導体層３，４にそれぞれ接続され、且つ、外部リー
ド７ａ、７ｂに接続される。
１を有するセラミック容器２の底部近傍に誘電体層を挾
んで２層の導体層３，４が設けられ、素子載置部１の周
囲に配列して設けた電極パッド５の内の電源端子及び接
地端子がセラミック容器を貫通する配線６ａ、６ｂを介
して導体層３，４にそれぞれ接続され、且つ、外部リー
ド７ａ、７ｂに接続される。
第２図は本発明のセラミック容器の構造を説明するため
の分解図である。
の分解図である。
第２図に示すように、グリーンシート８の上にメタライ
ズ層をスクリーン印刷することにより、導体層３を形成
する。この場合、パッケージ側面でのメタライズ層の流
れ出しくよる短絡を防ぐため、導体層３はパッケージ外
側よシ約１■小さくした。この上に、アルミナ粉末を低
粘度のペーストとまぜ、インク状圧したアルミナペース
トを印刷し、誘電体層９を形成する。これはパッケージ
外形と同じ大きさである。アルミナペーストが乾燥した
ら、この上にメタライズ層を印刷し、導体層４を形成す
る。導体層３，４は同じ大きさである。次に、その上に
１中央部に素子載置部１を有するグリーンシー）８ｂを
重ねその上に、中央部に開口部を設はメタライズ層を印
刷で形成した電極パッドと配線パターンを有するグリー
ンシート８ｃを重ね、その上に１シールリング１０をろ
う付けするためのパターンをメタライズ印刷によプ形成
したグリーンシー）８ｄを重ねて約１５００℃の温度で
焼成し、セラミック容器を形成する。
ズ層をスクリーン印刷することにより、導体層３を形成
する。この場合、パッケージ側面でのメタライズ層の流
れ出しくよる短絡を防ぐため、導体層３はパッケージ外
側よシ約１■小さくした。この上に、アルミナ粉末を低
粘度のペーストとまぜ、インク状圧したアルミナペース
トを印刷し、誘電体層９を形成する。これはパッケージ
外形と同じ大きさである。アルミナペーストが乾燥した
ら、この上にメタライズ層を印刷し、導体層４を形成す
る。導体層３，４は同じ大きさである。次に、その上に
１中央部に素子載置部１を有するグリーンシー）８ｂを
重ねその上に、中央部に開口部を設はメタライズ層を印
刷で形成した電極パッドと配線パターンを有するグリー
ンシート８ｃを重ね、その上に１シールリング１０をろ
う付けするためのパターンをメタライズ印刷によプ形成
したグリーンシー）８ｄを重ねて約１５００℃の温度で
焼成し、セラミック容器を形成する。
なお、各グリーンシートには、それぞれ所要のスルーホ
ールが形成されておシ導体層２，３においても絶縁を必
要とするスルーホール周辺は、円形に導体層パターンを
抜いて絶縁しである。
ールが形成されておシ導体層２，３においても絶縁を必
要とするスルーホール周辺は、円形に導体層パターンを
抜いて絶縁しである。
本実施例では、外部端子数２０８本、底面寸法４３■Ｘ
４３ｍｍのビン・グリッド◆アレイ（Ｐ ＧＡ ）型パ
ッケージを形成した場合、導体層２，３の寸法は４（１
ｗＸ４０■で厚みは、両方とも１０〜１５μｍで、材質
はＷメタライズ層、誘電体層の厚みは、１５〜２５μｍ
（平均２Ｑ＃ｍ）である。
４３ｍｍのビン・グリッド◆アレイ（Ｐ ＧＡ ）型パ
ッケージを形成した場合、導体層２，３の寸法は４（１
ｗＸ４０■で厚みは、両方とも１０〜１５μｍで、材質
はＷメタライズ層、誘電体層の厚みは、１５〜２５μｍ
（平均２Ｑ＃ｍ）である。
本実施例で形成したコンデンサーの静電容量の計算値を
示す。
示す。
Ｃ＝ｇ、す〒
を設けても良い。
以上説明したように本発明は、パッケージを構成するセ
ラミック容器の底面近傍にコンデンサーを内蔵させて形
成することにより、チップコンデンサーの使用を排除し
、低融点半田による加熱温度の制約を排して実装方法の
選択範囲を広くできる効果がある。
ラミック容器の底面近傍にコンデンサーを内蔵させて形
成することにより、チップコンデンサーの使用を排除し
、低融点半田による加熱温度の制約を排して実装方法の
選択範囲を広くできる効果がある。
但し、 Ｃ：静電容量
Ｓ：電極面積
ｔ：電極間距離
分
試作したバクケージをＩＭＩ（ｚ で測定したところ
約５９００ｐＦコンデンサーが形成できた。
約５９００ｐＦコンデンサーが形成できた。
なお、実施例では静電容量部が誘電体層を挾んで設けた
１対の導体層からなる場合について説明したが複数の誘
電体層とそれに対応する導体層と
１対の導体層からなる場合について説明したが複数の誘
電体層とそれに対応する導体層と
第１図（ａ） 、 （ｂ）は、本発明の一実施例を読切
するためのパッケージの断面図−及びＡ部拡大図、第２
図は９本発明のセラミック容器の構造を説明するための
分解図、第３図は一従来の半導体装置用パッケージを説
明するためのパッケージの断面図である。 １・・・・・・素子載置部、２・・・・・・セラミック
容器、３゜４・・・・・・導体層、５・・・・・・電極
パッド、６ａ、６ｂ・・・・−・配線、７ａ 、 ７ｂ
−−外部リード、８ａ 、 ８ｂ 、 ８ｅ 。 ８ｄ・・・・・・グリーンシート、９・・・・・・誘電
体層、１０・・・・・・シール１，１；／グ、１１・・
・・・・チップコンデンサ。 代鯉人 弁理士 内反 晋 ニ；ｔタト云））−Ｈ’ 【 亨 図 亮 ？ 図 月＋７ブコンデシーワータ 図
するためのパッケージの断面図−及びＡ部拡大図、第２
図は９本発明のセラミック容器の構造を説明するための
分解図、第３図は一従来の半導体装置用パッケージを説
明するためのパッケージの断面図である。 １・・・・・・素子載置部、２・・・・・・セラミック
容器、３゜４・・・・・・導体層、５・・・・・・電極
パッド、６ａ、６ｂ・・・・−・配線、７ａ 、 ７ｂ
−−外部リード、８ａ 、 ８ｂ 、 ８ｅ 。 ８ｄ・・・・・・グリーンシート、９・・・・・・誘電
体層、１０・・・・・・シール１，１；／グ、１１・・
・・・・チップコンデンサ。 代鯉人 弁理士 内反 晋 ニ；ｔタト云））−Ｈ’ 【 亨 図 亮 ？ 図 月＋７ブコンデシーワータ 図
Claims (1)
- セラミック容器の内側底面に設けた素子載置部と、前記
素子載置部の周囲に配列して設けた電極パッドと、前記
電極パッドと接続し前記セラミック容器を貫通して前記
セラミック容器の底面に設けた外部リードと接続する配
線層を有する半導体装置用パッケージにおいて、前記セ
ラミック容器が誘電体層を挾んで設けた少くとも２層の
導体層からなる静電容量部を内蔵し且つ前記導体層のそ
れぞれが前記電極パッドの所定の端子と電気的に接続さ
れていることを特徴とする半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33089888A JPH02177350A (ja) | 1988-12-27 | 1988-12-27 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33089888A JPH02177350A (ja) | 1988-12-27 | 1988-12-27 | 半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02177350A true JPH02177350A (ja) | 1990-07-10 |
Family
ID=18237731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33089888A Pending JPH02177350A (ja) | 1988-12-27 | 1988-12-27 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02177350A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123552U (ja) * | 1992-02-27 | 1992-11-09 | アンリツ株式会社 | 超高周波用ハイブリツドｉｃ |
| US5177670A (en) * | 1991-02-08 | 1993-01-05 | Hitachi, Ltd. | Capacitor-carrying semiconductor module |
| WO2006001505A1 (ja) * | 2004-06-25 | 2006-01-05 | Ibiden Co., Ltd. | プリント配線板及びその製造方法 |
-
1988
- 1988-12-27 JP JP33089888A patent/JPH02177350A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5177670A (en) * | 1991-02-08 | 1993-01-05 | Hitachi, Ltd. | Capacitor-carrying semiconductor module |
| JPH04123552U (ja) * | 1992-02-27 | 1992-11-09 | アンリツ株式会社 | 超高周波用ハイブリツドｉｃ |
| WO2006001505A1 (ja) * | 2004-06-25 | 2006-01-05 | Ibiden Co., Ltd. | プリント配線板及びその製造方法 |
| JPWO2006001505A1 (ja) * | 2004-06-25 | 2008-04-17 | イビデン株式会社 | プリント配線板及びその製造方法 |
| US7480150B2 (en) | 2004-06-25 | 2009-01-20 | Ibiden Co., Ltd. | Printed wiring board and method of manufacturing the same |
| US7856710B2 (en) | 2004-06-25 | 2010-12-28 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| US8093508B2 (en) | 2004-06-25 | 2012-01-10 | Ibiden Co., Ltd. | Printed wiring board and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU581545B2 (en) | Faraday well and microchip | |
| JP3283007B2 (ja) | 多層セラミック・キャパシタおよびこの多層セラミック・キャパシタの金属バイアを製造する方法 | |
| JP2867313B2 (ja) | セラミック基板 | |
| JP3245329B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0697362A (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| US5543661A (en) | Semiconductor ceramic package with terminal vias | |
| JPH07263625A (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| JPS6348172B2 (ja) | ||
| US11145587B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP3084209B2 (ja) | 電子コンポーネントおよびその製造方法 | |
| JP2001148448A (ja) | 集積回路素子搭載用基板および集積回路装置 | |
| JP2000022071A (ja) | バンプを有する電子部品 | |
| JPH02177350A (ja) | 半導体装置用パッケージ | |
| JP4012652B2 (ja) | 半導体装置 | |
| JP3520540B2 (ja) | 多層基板 | |
| EP0359513A2 (en) | Semiconductor chip carrier and method of making it | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JP2001068583A (ja) | 半導体装置 | |
| EP0098114B1 (en) | Leadless chip carrier semiconductor integrated circuit device | |
| JP6959785B2 (ja) | 回路基板、電子部品および電子モジュール | |
| JPH05347227A (ja) | 積層薄膜コンデンサ | |
| JP3314609B2 (ja) | 半導体装置 | |
| JPH0851171A (ja) | 半導体セラミックパッケージ | |
| JP4036932B2 (ja) | 複合回路素子 | |
| JP2667486B2 (ja) | セラミックス回路基板 |