JP3084209B2 - 電子コンポーネントおよびその製造方法 - Google Patents
電子コンポーネントおよびその製造方法Info
- Publication number
- JP3084209B2 JP3084209B2 JP07128594A JP12859495A JP3084209B2 JP 3084209 B2 JP3084209 B2 JP 3084209B2 JP 07128594 A JP07128594 A JP 07128594A JP 12859495 A JP12859495 A JP 12859495A JP 3084209 B2 JP3084209 B2 JP 3084209B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- chip
- input
- electronic component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 36
- 239000000919 ceramic Substances 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000012216 screening Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000010304 firing Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体電子コンポーネ
ントに関し、特にコンポーネント基板として多層セラミ
ック（ＭＬＣ）を用いることによってコンポーネント上
の入力／出力コネクタの数を増加することに関する。
ントに関し、特にコンポーネント基板として多層セラミ
ック（ＭＬＣ）を用いることによってコンポーネント上
の入力／出力コネクタの数を増加することに関する。
【０００２】
【従来の技術】電子コンポーネントは、広く産業におい
て用いられており、多くの異なる種類のものが利用され
ている。ある重要な種類は、フラットパックと呼ばれる
ものであり、以下の説明は、便宜上この種類の製品に関
している。産業標準のフラットパックコンポーネント
は、通常４０ｍｍ角または２８ｍｍ角であり、一般にセ
ラミックまたは同等の基材および薄膜構造で構成されて
いる。フラットパックコンポーネントにチップが固定さ
れ、ファンアウト・パタンを用いて入力／出力（Ｉ／
Ｏ）パッドに電気的に接続される。この製品は、通常モ
ノリシック・パッケージと呼ばれている。Ｉ／Ｏパッド
の中央線間の距離によって定められる代表的なＩ／Ｏパ
ッド間隔は、０．５ｍｍである。０．５ｍｍ間隔は、一
般に４０ｍｍ角パック上に約３０４個の利用可能なＩ／
Ｏポイントまたはパッドを生じる。外部からフラットパ
ックへのコネクタ・リードは、通常、ビームリード、Ｃ
−クリップなどであり、パッドにのみ固定され、ハンダ
・リフロー処理の際の機械的取り付けのために下面にス
プリング・クリップが用いられ、または用いられない。
構造がモノリシックなので、下面へのいかなる電気的接
続も可能ではない。
て用いられており、多くの異なる種類のものが利用され
ている。ある重要な種類は、フラットパックと呼ばれる
ものであり、以下の説明は、便宜上この種類の製品に関
している。産業標準のフラットパックコンポーネント
は、通常４０ｍｍ角または２８ｍｍ角であり、一般にセ
ラミックまたは同等の基材および薄膜構造で構成されて
いる。フラットパックコンポーネントにチップが固定さ
れ、ファンアウト・パタンを用いて入力／出力（Ｉ／
Ｏ）パッドに電気的に接続される。この製品は、通常モ
ノリシック・パッケージと呼ばれている。Ｉ／Ｏパッド
の中央線間の距離によって定められる代表的なＩ／Ｏパ
ッド間隔は、０．５ｍｍである。０．５ｍｍ間隔は、一
般に４０ｍｍ角パック上に約３０４個の利用可能なＩ／
Ｏポイントまたはパッドを生じる。外部からフラットパ
ックへのコネクタ・リードは、通常、ビームリード、Ｃ
−クリップなどであり、パッドにのみ固定され、ハンダ
・リフロー処理の際の機械的取り付けのために下面にス
プリング・クリップが用いられ、または用いられない。
構造がモノリシックなので、下面へのいかなる電気的接
続も可能ではない。
【０００３】技術の進歩に伴い、非常に多くのＩ／Ｏポ
イントを必要とするデバイスを用いることができるよう
に、フラットパック上のパッドの数を増やすことが強く
望まれている。Ｉ／Ｏパッドの数を増やす１つの技術
は、約３７６個のパッドを与えるために、リード間の幅
を例えば０．４ｍｍに減らすことである。しかしなが
ら、モノリシックパック内に増大したＩ／Ｏパッドを収
容するために要求される機械的寸法および物理的制限
が、価格を高くすることが分かった。パッドの寸法、パ
ッド間およびパッド・エッジ間の累積許容誤差、基板の
直角度は厳しくなり、低価格の製造につながらない。し
たがって、フラットパックまたは他のファンアウト・パ
タン構造電子コンポーネントの電気的性能は、モノリシ
ック・ファンアウト・パタン技術の能力によって確定さ
れ、制限される。高性能デバイスを収容する必要性を鑑
みると、グランドまたは基準面を用いているが依然とし
てモノリシック・ファンアウト・パタン技術を用いてお
り、限られたＩ／Ｏ能力の問題を解決することも製造コ
ストの問題を扱うこともないＭＬＣフラットパックが有
用である。
イントを必要とするデバイスを用いることができるよう
に、フラットパック上のパッドの数を増やすことが強く
望まれている。Ｉ／Ｏパッドの数を増やす１つの技術
は、約３７６個のパッドを与えるために、リード間の幅
を例えば０．４ｍｍに減らすことである。しかしなが
ら、モノリシックパック内に増大したＩ／Ｏパッドを収
容するために要求される機械的寸法および物理的制限
が、価格を高くすることが分かった。パッドの寸法、パ
ッド間およびパッド・エッジ間の累積許容誤差、基板の
直角度は厳しくなり、低価格の製造につながらない。し
たがって、フラットパックまたは他のファンアウト・パ
タン構造電子コンポーネントの電気的性能は、モノリシ
ック・ファンアウト・パタン技術の能力によって確定さ
れ、制限される。高性能デバイスを収容する必要性を鑑
みると、グランドまたは基準面を用いているが依然とし
てモノリシック・ファンアウト・パタン技術を用いてお
り、限られたＩ／Ｏ能力の問題を解決することも製造コ
ストの問題を扱うこともないＭＬＣフラットパックが有
用である。
【０００４】
【発明が解決しようとする課題】本発明の目的は、Ｉ／
Ｏ能力が増大した電子コンポーネントを提供することに
ある。
Ｏ能力が増大した電子コンポーネントを提供することに
ある。
【０００５】本発明の他の目的は、Ｉ／Ｏ能力が増大し
たフラットパック電子コンポーネントを提供することに
ある。
たフラットパック電子コンポーネントを提供することに
ある。
【０００６】本発明のさらに他の目的は、Ｉ／Ｏ能力が
増大した電子コンポーネントを製造する方法を提供する
ことにある。
増大した電子コンポーネントを製造する方法を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明は、一方の外表面
上にチップを搭載した多層セラミック（ＭＬＣ）基板
と、該基板の両外表面上の周辺に沿って少なくとも１列
に、または前記基板の少なくも一方の外表面上の周辺に
沿って千鳥状の複数列に、配置された入力／出力パッド
と、前記チップの各電気的接続端子を対応する前記パッ
ドへ電気的に相互接続するための前記基板の各内部面上
に配置された相互接続内部配線と、から成るフラットパ
ック形式の電子コンポーネント（すなわちモジュール）
を提供する。
上にチップを搭載した多層セラミック（ＭＬＣ）基板
と、該基板の両外表面上の周辺に沿って少なくとも１列
に、または前記基板の少なくも一方の外表面上の周辺に
沿って千鳥状の複数列に、配置された入力／出力パッド
と、前記チップの各電気的接続端子を対応する前記パッ
ドへ電気的に相互接続するための前記基板の各内部面上
に配置された相互接続内部配線と、から成るフラットパ
ック形式の電子コンポーネント（すなわちモジュール）
を提供する。
【０００８】本発明の一態様においては、電子コンポー
ネントは、ＭＬＣ基板の上面および下面の両方にＩ／Ｏ
パッドを有しており、それによって、与えられたＩ／Ｏ
構造のパッド密度を著しく減少させる。パッド密度がそ
れほど関係しない本発明の他の態様においては、Ｉ／Ｏ
パッドの数は、ＭＬＣ基板の上面および下面の両方にパ
ッドを用いることによってかなり増やすことができる。
さらに、上面および下面上の複数列のＩ／Ｏパッド構造
および少なくとも片面上のＩ／Ｏパッドの複数列を用い
ることができる。複数列構造は、好ましくは、千鳥状に
隣接して配置されたパッドを有している。
ネントは、ＭＬＣ基板の上面および下面の両方にＩ／Ｏ
パッドを有しており、それによって、与えられたＩ／Ｏ
構造のパッド密度を著しく減少させる。パッド密度がそ
れほど関係しない本発明の他の態様においては、Ｉ／Ｏ
パッドの数は、ＭＬＣ基板の上面および下面の両方にパ
ッドを用いることによってかなり増やすことができる。
さらに、上面および下面上の複数列のＩ／Ｏパッド構造
および少なくとも片面上のＩ／Ｏパッドの複数列を用い
ることができる。複数列構造は、好ましくは、千鳥状に
隣接して配置されたパッドを有している。
【０００９】
【実施例】キャパシタのような多層セラミック（ＭＬ
Ｃ）電子コンポーネントは、技術的によく知られてい
る。一般に、セラミック層および金属層を積み重ねて、
セラミック層および金属層が交互している積層（互いに
組み合った）ブロックを形成する。
Ｃ）電子コンポーネントは、技術的によく知られてい
る。一般に、セラミック層および金属層を積み重ねて、
セラミック層および金属層が交互している積層（互いに
組み合った）ブロックを形成する。
【００１０】ＭＬＣは、ＭＬＣ基板に設けられたチップ
のようなコンポーネントから、ＭＬＣ基板の周囲に設け
られたパッドのようなＩ／Ｏコネクタへの電気的接続を
必要とする電子コンポーネントを形成するために利用で
きることが分かった。ＭＬＣは、通常ワイヤ、リード、
トレース、ライン、バイア等と呼ばれている、銅、モリ
ブデン、タングステンのような導体を、積層（ＭＬＣ）
ブロック内に与えるために作製される。チップ上の各電
気的接続端子からブロック周辺の対応するＩ／Ｏパッド
への電気的相互接続は、導体によって行われる。導体の
厚さは、約０．０１ｍｍから約０．０５ｍｍ以上に、広
く変えることができる。ＭＬＣ基板は、いかなる数の層
を有してもよいが、本発明の説明のために４層構造を例
とする。
のようなコンポーネントから、ＭＬＣ基板の周囲に設け
られたパッドのようなＩ／Ｏコネクタへの電気的接続を
必要とする電子コンポーネントを形成するために利用で
きることが分かった。ＭＬＣは、通常ワイヤ、リード、
トレース、ライン、バイア等と呼ばれている、銅、モリ
ブデン、タングステンのような導体を、積層（ＭＬＣ）
ブロック内に与えるために作製される。チップ上の各電
気的接続端子からブロック周辺の対応するＩ／Ｏパッド
への電気的相互接続は、導体によって行われる。導体の
厚さは、約０．０１ｍｍから約０．０５ｍｍ以上に、広
く変えることができる。ＭＬＣ基板は、いかなる数の層
を有してもよいが、本発明の説明のために４層構造を例
とする。
【００１１】本発明によれば、相互接続導電路は、フラ
ットパック基板、すなわち電子モジュール基板、の表面
上の周辺部の入力／出力パッドから積層基板内部を通っ
て、チップの対応する電気的接続端子に至る内部導体構
造の形態である。この入力／出力パッドから外部デバイ
スへの電気的接続は、通常のように、導体リード線によ
り行なわれる。
ットパック基板、すなわち電子モジュール基板、の表面
上の周辺部の入力／出力パッドから積層基板内部を通っ
て、チップの対応する電気的接続端子に至る内部導体構
造の形態である。この入力／出力パッドから外部デバイ
スへの電気的接続は、通常のように、導体リード線によ
り行なわれる。
【００１２】図１（Ａ）は、代表的なフラットパック電
子コンポーネント１０を示している。このコンポーネン
トは、チップ１２をマウントした基板１１を有してい
る。導体１３は、技術的によく知られているように、チ
ップを、コンポーネント１０の周辺部に設けられた対応
するＩ／Ｏパッド１４に電気的に接続する。図１（Ｂ）
は、コンポーネント１０の側面図である。基板１１は、
通常、約１．５ｍｍの厚さを有するセラミックである。
チップ１２は、一般にシリコン集積回路からなる半導体
チップである。導体１３は、チップ１２をＩ／Ｏパッド
１４に電気的に接続し、Ｃ−クリップ１５は、コンポー
ネント１０を周辺ユニットに電気的に接続する。
子コンポーネント１０を示している。このコンポーネン
トは、チップ１２をマウントした基板１１を有してい
る。導体１３は、技術的によく知られているように、チ
ップを、コンポーネント１０の周辺部に設けられた対応
するＩ／Ｏパッド１４に電気的に接続する。図１（Ｂ）
は、コンポーネント１０の側面図である。基板１１は、
通常、約１．５ｍｍの厚さを有するセラミックである。
チップ１２は、一般にシリコン集積回路からなる半導体
チップである。導体１３は、チップ１２をＩ／Ｏパッド
１４に電気的に接続し、Ｃ−クリップ１５は、コンポー
ネント１０を周辺ユニットに電気的に接続する。
【００１３】基板１１の周辺に示されるコンタクトパッ
ド１４は、約０．２５ｍｍ〜０．３０ｍｍ×０．９ｍｍ
〜１．１ｍｍの寸法で、約２μｍの厚さがあり、一般
に、クロム−銅の多層からなる。
ド１４は、約０．２５ｍｍ〜０．３０ｍｍ×０．９ｍｍ
〜１．１ｍｍの寸法で、約２μｍの厚さがあり、一般
に、クロム−銅の多層からなる。
【００１４】図２（Ａ）は、図２（Ｂ）の側面図に示さ
れているＭＬＣ基板である基板１７を備える本発明の電
子コンポーネント１６を示している。基板１７は、セラ
ミック層１７ａ，１７ｂ，１７ｃ，１７ｄを有し、４層
セラミック構造である。内部バイア１８およびライン１
９は、チップ１２をパッド１４に電気的に接続する。バ
イア１８およびライン１９の数およびそれらのコンポー
ネント１６内の可能な経路は非常に多く、ファンアウト
技術と異なり、電子コンポーネントに設けることのでき
るＩ／Ｏパッドの数にいかなる実際的な機械的制限の影
響を及ぼさないことは、当業者に理解されるであろう。
パッド間隔を、コンポーネントのＩ／Ｏ密度が付随して
増加するにつれて、０．２５ｍｍ以下に減少できること
が予想される。一般に間隔は、０．３ｍｍ〜０．５ｍｍ
であり、例えば０．４ｍｍが適切である。
れているＭＬＣ基板である基板１７を備える本発明の電
子コンポーネント１６を示している。基板１７は、セラ
ミック層１７ａ，１７ｂ，１７ｃ，１７ｄを有し、４層
セラミック構造である。内部バイア１８およびライン１
９は、チップ１２をパッド１４に電気的に接続する。バ
イア１８およびライン１９の数およびそれらのコンポー
ネント１６内の可能な経路は非常に多く、ファンアウト
技術と異なり、電子コンポーネントに設けることのでき
るＩ／Ｏパッドの数にいかなる実際的な機械的制限の影
響を及ぼさないことは、当業者に理解されるであろう。
パッド間隔を、コンポーネントのＩ／Ｏ密度が付随して
増加するにつれて、０．２５ｍｍ以下に減少できること
が予想される。一般に間隔は、０．３ｍｍ〜０．５ｍｍ
であり、例えば０．４ｍｍが適切である。
【００１５】図３（Ａ）は、一方の面に千鳥状に配置さ
れたパッド構造を有する本発明の他の電子コンポーネン
ト２０を示している。コンポーネント２０は、図３
（Ｂ）の側面図に示されるように、４つの層２１ａ，２
１ｂ，２１ｃ，２１ｄを有するＭＬＣである基板２１を
備えている。バイア１８とライン１９は、チップ１２を
パッド１４に電気的に接続する。
れたパッド構造を有する本発明の他の電子コンポーネン
ト２０を示している。コンポーネント２０は、図３
（Ｂ）の側面図に示されるように、４つの層２１ａ，２
１ｂ，２１ｃ，２１ｄを有するＭＬＣである基板２１を
備えている。バイア１８とライン１９は、チップ１２を
パッド１４に電気的に接続する。
【００１６】図２（Ａ），（Ｂ）に示したコンポーネン
ト１６および図３（Ａ），（Ｂ）に示したコンポーネン
ト２０は、多層セラミック技術を用いて作ることができ
る。例えば、図２（Ａ），（Ｂ）の焼成されていないグ
リーンセラミック１７ａ，１７ｂ，１７ｃ，１７ｄの個
々の層（一般に０．２５ｍｍの厚さを有する）が用いら
れている。各層は孔を開けられて、上部から下部への電
気的相互接続通路（バイア）１８が形成され、続いて、
導電性ペーストでバイアホールを充填するマスクを介す
るスクリーニング技術の使用によってメタライズされ
る。高温共焼成セラミック技術の場合には、ペースト
は、一般にタングステンまたはモリブデンの高融点金属
に制限される。各層上の相互接続プレーナ・サーキット
・ライン１９は、同様な方法でスクリーニングされ、メ
タライズされる。
ト１６および図３（Ａ），（Ｂ）に示したコンポーネン
ト２０は、多層セラミック技術を用いて作ることができ
る。例えば、図２（Ａ），（Ｂ）の焼成されていないグ
リーンセラミック１７ａ，１７ｂ，１７ｃ，１７ｄの個
々の層（一般に０．２５ｍｍの厚さを有する）が用いら
れている。各層は孔を開けられて、上部から下部への電
気的相互接続通路（バイア）１８が形成され、続いて、
導電性ペーストでバイアホールを充填するマスクを介す
るスクリーニング技術の使用によってメタライズされ
る。高温共焼成セラミック技術の場合には、ペースト
は、一般にタングステンまたはモリブデンの高融点金属
に制限される。各層上の相互接続プレーナ・サーキット
・ライン１９は、同様な方法でスクリーニングされ、メ
タライズされる。
【００１７】層の数は、所望するパッケージング密度
と、約０．１０１６ｍｍ（４ミル）の公称ライン幅およ
び約０．１５２４ｍｍ（６ミル）のバイア直径によって
与えられる、必要な電気相互接続を作る能力との関数で
ある。一般に、３０４個のＩ／Ｏポイントを必要とする
パッケージは、４層からなる。
と、約０．１０１６ｍｍ（４ミル）の公称ライン幅およ
び約０．１５２４ｍｍ（６ミル）のバイア直径によって
与えられる、必要な電気相互接続を作る能力との関数で
ある。一般に、３０４個のＩ／Ｏポイントを必要とする
パッケージは、４層からなる。
【００１８】個々の層は、適度な加熱および加圧の下で
積層されて、グリーンコンポーネントが形成される。次
に、パッケージは、高温共焼成セラミック技術により、
１６００℃の温度で焼結処理により焼成される。ペース
トとセラミックの組成は、同じ温度で焼結し、それゆえ
焼成されたコンポーネントの機械的特性の制御を確保す
るように整合されている。
積層されて、グリーンコンポーネントが形成される。次
に、パッケージは、高温共焼成セラミック技術により、
１６００℃の温度で焼結処理により焼成される。ペース
トとセラミックの組成は、同じ温度で焼結し、それゆえ
焼成されたコンポーネントの機械的特性の制御を確保す
るように整合されている。
【００１９】次に、焼成されたコンポーネント上のパッ
ドは、例えばニッケルおよび金で被覆され、耐食性、低
接触抵抗を確保し、技術的によく知られているように、
図４（Ａ），（Ｂ）の２２，２３，２４，２５のような
Ｉ／Ｏコネクタの次の組み立ておよびろう付けに容易に
使用できる金属を与える。
ドは、例えばニッケルおよび金で被覆され、耐食性、低
接触抵抗を確保し、技術的によく知られているように、
図４（Ａ），（Ｂ）の２２，２３，２４，２５のような
Ｉ／Ｏコネクタの次の組み立ておよびろう付けに容易に
使用できる金属を与える。
【００２０】外部デバイスを本発明の電子コンポーネン
トに電気的に接続するコネクタは、図１（Ａ），（Ｂ）
に示すように、ＭＬＣの対向している面の１つにのみパ
ッドがあるときは、従来技術のスプリングＣ−クリップ
を用いて作ることができる。図２（Ａ），（Ｂ）に示す
ように、両面にパッドのあるコンポーネントに対して
は、図４（Ａ）に示すようなクリップ２２，２３および
リードフレーム２６を用いることができる。同様に、図
４（Ｂ）は、図３（Ａ），（Ｂ）に示す千鳥状パッド配
列に有用なクリップ２４，２５およびリードフレーム２
７を示している。クリップの長さは、増大したスプリン
グ動作を与えるためには、できるけ短くすべきである。
パッド密度が増大したので、固定作業の際、一時的なコ
ームまたはブレード位置決め装置を、支持のために用い
て、コネクタを正しく整列させておくことができる。
トに電気的に接続するコネクタは、図１（Ａ），（Ｂ）
に示すように、ＭＬＣの対向している面の１つにのみパ
ッドがあるときは、従来技術のスプリングＣ−クリップ
を用いて作ることができる。図２（Ａ），（Ｂ）に示す
ように、両面にパッドのあるコンポーネントに対して
は、図４（Ａ）に示すようなクリップ２２，２３および
リードフレーム２６を用いることができる。同様に、図
４（Ｂ）は、図３（Ａ），（Ｂ）に示す千鳥状パッド配
列に有用なクリップ２４，２５およびリードフレーム２
７を示している。クリップの長さは、増大したスプリン
グ動作を与えるためには、できるけ短くすべきである。
パッド密度が増大したので、固定作業の際、一時的なコ
ームまたはブレード位置決め装置を、支持のために用い
て、コネクタを正しく整列させておくことができる。
【００２１】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）基板内に導体を有する多層セラミック基板と、前
記基板に固定されたチップと、前記基板の周辺における
前記基板の少なくとも一面上の複数の入力／出力パッド
とを備え、前記チップと前記入力／出力パッドとが前記
導体によって電気的に接続されていることを特徴とする
電子コンポーネント。 （２）前記基板の両面に前記入力／出力パッドを有する
ことを特徴とする上記（１）に記載の電子コンポーネン
ト。 （３）前記入力／出力パッドが千鳥状に配置されている
ことを特徴とする上記（１）に記載の電子コンポーネン
ト。 （４）前記基板の一面または両面上の前記導体が、前記
チップと幾つかの前記入力／出力パッドとを電気的に接
続するために用いられていることを特徴とする上記
（１）に記載の電子コンポーネント。 （５）フラットパックであることを特徴とする上記
（１）〜（４）のいずれか１つに記載の電子コンポーネ
ント。 （６）焼成されていないセラミックの層を複数形成し、
セラミック層内の上部から下部へのバイアをメタライズ
し、セラミックの表面に導体ラインを形成し、前記ライ
ンと前記バイアを、チップから入力／出力パッドへ電気
的接続を形成するために相互接続し、前記層を積層して
多層セラミック基板を形成することを特徴とする電子コ
ンポーネントを製造する方法。 （７）前記バイアおよびラインは導電性ペーストを用い
たスクリーニングによって形成されることを特徴とする
上記（６）に記載の方法。
の事項を開示する。 （１）基板内に導体を有する多層セラミック基板と、前
記基板に固定されたチップと、前記基板の周辺における
前記基板の少なくとも一面上の複数の入力／出力パッド
とを備え、前記チップと前記入力／出力パッドとが前記
導体によって電気的に接続されていることを特徴とする
電子コンポーネント。 （２）前記基板の両面に前記入力／出力パッドを有する
ことを特徴とする上記（１）に記載の電子コンポーネン
ト。 （３）前記入力／出力パッドが千鳥状に配置されている
ことを特徴とする上記（１）に記載の電子コンポーネン
ト。 （４）前記基板の一面または両面上の前記導体が、前記
チップと幾つかの前記入力／出力パッドとを電気的に接
続するために用いられていることを特徴とする上記
（１）に記載の電子コンポーネント。 （５）フラットパックであることを特徴とする上記
（１）〜（４）のいずれか１つに記載の電子コンポーネ
ント。 （６）焼成されていないセラミックの層を複数形成し、
セラミック層内の上部から下部へのバイアをメタライズ
し、セラミックの表面に導体ラインを形成し、前記ライ
ンと前記バイアを、チップから入力／出力パッドへ電気
的接続を形成するために相互接続し、前記層を積層して
多層セラミック基板を形成することを特徴とする電子コ
ンポーネントを製造する方法。 （７）前記バイアおよびラインは導電性ペーストを用い
たスクリーニングによって形成されることを特徴とする
上記（６）に記載の方法。
【００２２】
【発明の効果】本発明によって、電子コンポーネントの
Ｉ／Ｏ能力を容易に増大させることができた。
Ｉ／Ｏ能力を容易に増大させることができた。
【図１】（Ａ）は、ファンアウト・パタン構造を有する
従来のフラットパック電子コンポーネントの分解模式図
であり、（Ｂ）は、（Ａ）の１Ｂ−１Ｂ線断面図であ
る。
従来のフラットパック電子コンポーネントの分解模式図
であり、（Ｂ）は、（Ａ）の１Ｂ−１Ｂ線断面図であ
る。
【図２】本発明のＭＬＣフラットパックの模式図であ
る。
る。
【図３】千鳥状Ｉ／Ｏパッドを有する本発明のＭＬＣフ
ラットパックの模式図である。
ラットパックの模式図である。
【図４】本発明の電子コンポーネントに用いることがで
きるコネクタの模式図である。
きるコネクタの模式図である。
１０，１６，２０ 電子コンポーネント １１ 基板 １２ チップ １３ 導体 １４ パッド １５ Ｃ−クリップ １７，２１ 基板 １８ バイア １９ ライン ２２，２３，２４，２５ クリップ ２６，２７ リードフレーム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−206367（ＪＰ，Ａ) 特開 昭58−39037（ＪＰ，Ａ) 欧州特許出願公開261013（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50
Claims (7)
- 【請求項１】セラミック基板の中央部付近に配置したチ
ップの全ての電気接点端子を該基板の周辺部に沿って配
列した複数個の入出力パッドの対応するものに複数本の
選択した相互接続導電路を介して電気的に接続して成
り、入出力パッドが外部装置の弾性導体リードに圧接さ
れて外部装置へ電気的に接続されるべきフラットパック
形式の電子コンポーネントにおいて、 中央から周辺に向かって延びている複数本の独立した導
電線路で少なくとも２つの各内部面のみに配置された複
数層の内部導電路および該導電路層の中央端または周辺
端にそれぞれ一端が接続され他端が選択的に２つの外表
面の何れかに臨んでいる導電性の複数個の中央端バイア
および周辺端バイアより成る複数層の内部相互接続導電
路を含み、２つの外表面を有する多層セラミック基板
と、 前記外表面の一方の中央付近に配置され、前記各中央端
バイアの前記他端上に接続した複数個の電気接点端子を
有するチップと、 少なくとも前記外表面の一方の上面上の周辺に沿って少
なくとも１列に配置され前記周辺端バイアの前記他端に
接続した複数個の入出力パッドと、 から成り、チップの全ての電気接点端子が内部相互接続
導電路層を介して入出力パッドへ接続されている電子コ
ンポーネント。 - 【請求項２】前記入出力パッドは、千鳥状の複数列に配
置されている請求項１に記載の電子コンポーネント。 - 【請求項３】前記複数個の中央端バイアの少なくとも一
部は、複数枚のセラミック層を貫通して前記基板の前記
一方の外表面に臨んでいる請求項１または２に記載の電
子コンポーネント。 - 【請求項４】前記複数個の周辺端バイアの少なくとも一
部は、外側列の前記入力／出力パッド位置において複数
枚のセラミック層を貫通して前記基板の前記一方の外表
面に臨んでいる請求項２に記載の電子コンポーネント。 - 【請求項５】少なくとも２層の内部導電層を含む多層セ
ラミック基板の両外表面の少なくとも一方の周辺に沿っ
て配列された少なくとも１列の入出力パッドと、前記基
板の一方の外表面上の中央部に配置したチップの全ての
電気接点端子とを前記内部導電層およびそれに関連して
選択的に前記両外表面の何れかに臨んでいる導電性バイ
アのみを介して相互接続して成り、入出力パッドが外部
装置の弾性導体リードに圧接されて外部装置へ電気的に
接続されるべきフラットパック形式の電子コンポーネン
トを製造する方法であって、 表面から裏面へ貫通する複数個の導電性の中央端または
周辺端バイア、および表面上に配線した複数本の導電路
を含む所定サイズの複数枚の未焼成セラミック層を用意
するステップと、 少なくとも２枚以上の前記各未焼成セラミック層上の前
記各導電路が選択的に前記両外表面の何れかに臨んでい
る対応する前記バイアと内部で電気的に相互接続するよ
うに前記未焼成セラミック層を積層し焼成することによ
り、各導電路およびその対応する前記バイアより成る複
数層の内部相互接続導電路を含む多層セラミック基板を
形成するステップと、 電気接点端子が前記中央端バイア上で接続されるように
チップを前記基板の一方の外表面上の中央付近に配置す
るステップと、 前記各内部相互接続導電路の前記中央端バイアおよび前
記周辺端バイアをそれぞれ対応する前記チップ接点端子
および前記周辺に沿った入出力パッドに電気的に相互接
続することにより、チップの全ての電気接点端子を内部
相互接続導電路層を介して入出力パッドへ接続するステ
ップと、 より成る方法。 - 【請求項６】前記入出力パッドが千鳥状の複数列に配列
されることを特徴とする請求項５に記載の方法。 - 【請求項７】前記未焼成セラミック層における前記導電
性バイアおよび導電路は導電性ペーストを用いたスクリ
ーニングによって形成されることを特徴とする請求項６
に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US26529994A | 1994-06-24 | 1994-06-24 | |
| US265299 | 1994-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0817965A JPH0817965A (ja) | 1996-01-19 |
| JP3084209B2 true JP3084209B2 (ja) | 2000-09-04 |
Family
ID=23009891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07128594A Expired - Fee Related JP3084209B2 (ja) | 1994-06-24 | 1995-05-26 | 電子コンポーネントおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5669136A (ja) |
| EP (1) | EP0689247A1 (ja) |
| JP (1) | JP3084209B2 (ja) |
| TW (1) | TW276356B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323549B1 (en) | 1996-08-29 | 2001-11-27 | L. Pierre deRochemont | Ceramic composite wiring structures for semiconductor devices and method of manufacture |
| US5870823A (en) * | 1996-11-27 | 1999-02-16 | International Business Machines Corporation | Method of forming a multilayer electronic packaging substrate with integral cooling channels |
| US6054653A (en) * | 1998-01-28 | 2000-04-25 | Hansen; Gregory Robert | Apparatus for attaching a surface mount component |
| US6285080B1 (en) * | 1998-11-23 | 2001-09-04 | International Business Machines Corporation | Planar metallized substrate with embedded camber control material and method thereof |
| CA2462252C (en) * | 2001-10-01 | 2011-11-29 | Nagraid S.A. | Electronic circuit comprising conductive bridges and method for making such bridges |
| US20070176295A1 (en) * | 2006-02-01 | 2007-08-02 | International Business Machines Corporation | Contact via scheme with staggered vias |
| JP4465343B2 (ja) | 2006-12-05 | 2010-05-19 | Ｏｋｉセミコンダクタ株式会社 | 半導体記憶装置 |
| SG155096A1 (en) | 2008-03-03 | 2009-09-30 | Micron Technology Inc | Board-on-chip type substrates with conductive traces in multiple planes, semiconductor device packages including such substrates, and associated methods |
| TWI483361B (zh) * | 2012-03-23 | 2015-05-01 | Chipmos Technologies Inc | 半導體封裝基板以及半導體封裝結構 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3852877A (en) * | 1969-08-06 | 1974-12-10 | Ibm | Multilayer circuits |
| US3726002A (en) * | 1971-08-27 | 1973-04-10 | Ibm | Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate |
| FR2332545A1 (fr) * | 1975-11-21 | 1977-06-17 | Cit Alcatel | Support de connexions pour fibres optiques et procede pour sa mise en oeuvre |
| JPS5328266A (en) * | 1976-08-13 | 1978-03-16 | Fujitsu Ltd | Method of producing multilayer ceramic substrate |
| US4221047A (en) * | 1979-03-23 | 1980-09-09 | International Business Machines Corporation | Multilayered glass-ceramic substrate for mounting of semiconductor device |
| JPS5615059U (ja) * | 1979-07-11 | 1981-02-09 | ||
| JPS56126948A (en) * | 1980-03-12 | 1981-10-05 | Hitachi Ltd | Highly integrated semiconductor |
| US4417392A (en) * | 1980-05-15 | 1983-11-29 | Cts Corporation | Process of making multi-layer ceramic package |
| US4443278A (en) * | 1981-05-26 | 1984-04-17 | International Business Machines Corporation | Inspection of multilayer ceramic circuit modules by electrical inspection of green specimens |
| US4437141A (en) * | 1981-09-14 | 1984-03-13 | Texas Instruments Incorporated | High terminal count integrated circuit device package |
| JPS58137884A (ja) * | 1982-02-10 | 1983-08-16 | 富士通株式会社 | Ｃｒｔ表示装置 |
| JPS6035524A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPS6035545A (ja) * | 1983-09-12 | 1985-02-23 | Hitachi Ltd | リードレス型セラミツク・チツプ・キヤリア |
| FR2556503B1 (fr) * | 1983-12-08 | 1986-12-12 | Eurofarad | Substrat d'interconnexion en alumine pour composant electronique |
| JPS60137884A (ja) * | 1983-12-26 | 1985-07-22 | 株式会社日立製作所 | セラミツク多層配線回路基板の製造法 |
| USH498H (en) * | 1984-08-31 | 1988-07-05 | Electronic component including soldered electrical leads | |
| JPS61253839A (ja) * | 1985-05-07 | 1986-11-11 | Hitachi Ltd | 半導体パツケ−ジ |
| US4677254A (en) * | 1985-08-07 | 1987-06-30 | International Business Machines Corporation | Process for minimizing distortion in multilayer ceramic substrates and the intermediate unsintered green ceramic substrate produced thereby |
| JPS6243160A (ja) * | 1985-08-20 | 1987-02-25 | Murata Mfg Co Ltd | 電極構造 |
| FR2603739B1 (fr) * | 1986-09-05 | 1988-12-09 | Cimsa Sintra | Boitier de composant electronique muni de broches de connexion comportant un micro-boitier amovible |
| US4736275A (en) * | 1987-02-09 | 1988-04-05 | Augat Inc. | Circuit board contact guide pattern |
| US4821945A (en) * | 1987-07-01 | 1989-04-18 | International Business Machines | Single lead automatic clamping and bonding system |
| JPH01207955A (ja) * | 1988-02-15 | 1989-08-21 | Nec Corp | 半導体装置 |
| US4852788A (en) * | 1988-06-16 | 1989-08-01 | American Technology, Inc. | Method and apparatus of ultrasonic gang welding |
| JP2521518B2 (ja) * | 1988-06-30 | 1996-08-07 | 松下電子工業株式会社 | 半導体集積回路パッケ―ジ |
| JPH0265265A (ja) * | 1988-08-31 | 1990-03-05 | Nec Corp | 半導体ケース |
| JPH02251146A (ja) * | 1989-03-24 | 1990-10-08 | Nec Corp | Ｉｃチップ |
| JPH038366A (ja) * | 1989-06-06 | 1991-01-16 | Toshiba Corp | 半導体装置用パッケージ |
| JPH03145186A (ja) * | 1989-10-30 | 1991-06-20 | Mitsubishi Electric Corp | 半導体モジュール |
| US5191404A (en) * | 1989-12-20 | 1993-03-02 | Digital Equipment Corporation | High density memory array packaging |
| JP2799472B2 (ja) * | 1990-05-31 | 1998-09-17 | イビデン株式会社 | 電子部品搭載用基板 |
| JPH0456358A (ja) * | 1990-06-26 | 1992-02-24 | Mitsubishi Electric Corp | 半導体装置 |
| US5048178A (en) * | 1990-10-23 | 1991-09-17 | International Business Machines Corp. | Alignment--registration tool for fabricating multi-layer electronic packages |
| JPH05160292A (ja) * | 1991-06-06 | 1993-06-25 | Toshiba Corp | 多層パッケージ |
| JPH05109977A (ja) * | 1991-10-18 | 1993-04-30 | Mitsubishi Electric Corp | 半導体装置 |
| US5454161A (en) * | 1993-04-29 | 1995-10-03 | Fujitsu Limited | Through hole interconnect substrate fabrication process |
-
1995
- 1995-01-28 TW TW084100826A patent/TW276356B/zh active
- 1995-05-19 EP EP95480064A patent/EP0689247A1/en not_active Withdrawn
- 1995-05-26 JP JP07128594A patent/JP3084209B2/ja not_active Expired - Fee Related
- 1995-10-10 US US08/541,397 patent/US5669136A/en not_active Expired - Fee Related
-
1996
- 1996-04-04 US US08/628,148 patent/US5790386A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW276356B (ja) | 1996-05-21 |
| US5790386A (en) | 1998-08-04 |
| JPH0817965A (ja) | 1996-01-19 |
| US5669136A (en) | 1997-09-23 |
| EP0689247A1 (en) | 1995-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763188A (en) | Packaging system for multiple semiconductor devices | |
| US4700276A (en) | Ultra high density pad array chip carrier | |
| US5448511A (en) | Memory stack with an integrated interconnect and mounting structure | |
| US5006673A (en) | Fabrication of pad array carriers from a universal interconnect structure | |
| US5375042A (en) | Semiconductor package employing substrate assembly having a pair of thin film circuits disposed one on each of oppositely facing surfaces of a thick film circuit | |
| US5798564A (en) | Multiple chip module apparatus having dual sided substrate | |
| JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
| US4739125A (en) | Electric component part having lead terminals | |
| EP0045877A1 (en) | Laminated ceramic sheet printed circuit components including capacitance means | |
| JPH07263625A (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| JPH05502337A (ja) | 半導体チップ用のくぼんだ空洞を持った多層パッケージ | |
| US6492620B1 (en) | Equipotential fault tolerant integrated circuit heater | |
| EP0149923A2 (en) | Microcircuit substrate and method of making same | |
| WO2003005445A1 (fr) | Dispositif a semiconducteur et module a semiconducteur | |
| JP3084209B2 (ja) | 電子コンポーネントおよびその製造方法 | |
| US6676784B2 (en) | Process for the manufacture of multilayer ceramic substrates | |
| JP4521984B2 (ja) | 積層型半導体装置および実装基板 | |
| JP3508905B2 (ja) | 配線基板とその製造方法 | |
| US6384477B2 (en) | Multiple line grid array package | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP2564297B2 (ja) | 回路基板 | |
| JPH0834350B2 (ja) | セラミック多層配線基板 | |
| JPH02177350A (ja) | 半導体装置用パッケージ | |
| JP2005510877A (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |