JP4521984B2 - 積層型半導体装置および実装基板 - Google Patents
積層型半導体装置および実装基板 Download PDFInfo
- Publication number
- JP4521984B2 JP4521984B2 JP2000363705A JP2000363705A JP4521984B2 JP 4521984 B2 JP4521984 B2 JP 4521984B2 JP 2000363705 A JP2000363705 A JP 2000363705A JP 2000363705 A JP2000363705 A JP 2000363705A JP 4521984 B2 JP4521984 B2 JP 4521984B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- thermal expansion
- connection terminal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を搭載した半導体装置に関し、特に、積層型半導体装置および実装基板に関するものである。
【０００２】
【従来技術】
近年、半導体素子の高速化および高集積化、ならびに携帯機器の急速な普及に伴い、電子機器の小型、軽量化の要求が高まっている。これに伴い半導体素子や電子部品の高密度実装技術の開発が進められているが、電子機器の内部では、実装面積が限られており、伝送速度に関する考慮から半導体素子を近接して設置することが要求され、よりコンパクトな実装技術が必要となっている。
【０００３】
一般に、半導体素子は、トランジスタの集積度の増加とともに、半導体素子に形成される電極数が増加するため、これを収納する配線基板の端子数を増やす必要がある。ところが、電極数が増大すると、配線基板自体の寸法が大きくなり、実装面積の増大につながっている。
【０００４】
このため、近年では、高密度実装に対応した配線基板はその下面にハンダを含有する接続端子を格子状に配置して形成し、表面実装を可能としたボールグリッドアレイ（ＢＧＡ）型の配線基板が主流となっている。このようなＢＧＡ型配線基板の中でも、さらに実装面積を低減するため、配線基板のサイズを、より半導体素子のサイズに近づけたチップスケールパッケージ（ＣＳＰ）と言われる小型の配線基板への移行が進んでいる。
【０００５】
これらの取り組みは配線基板を平面的（二次元的）に外部回路基板に実装することを前提としており、半導体素子の合計面積よりも実装面積を削減することは原理的に不可能である。すなわち、二次元的な実装方式には高密度化に限界がある。
【０００６】
このため、半導体素子を配線基板に搭載した半導体装置自体を３次元的に積層する積層型半導体装置が提案されている。このような積層型半導体装置としては、例えば、特開平６−１３５４１号公報に開示されたものが知られている。
【０００７】
この公報に開示された積層型半導体装置では、上方および下方の半導体装置の配線基板に、窒化アルミニウム質セラミックスのような高熱伝導性材料を用い、それらの半導体装置が隣合う上下層の界面側にハンダバンプを形成して接合されている。
【０００８】
このように、半導体装置を３次元的に積み重ねて構成した実装方式は、従来の２次元的に配置した半導体装置の実装よりも、さらに半導体素子および電子部品の高密度化を図ることができ、半導体素子ならびにそれを搭載した半導体装置間の配線長を短縮できることから、半導体素子の駆動回路から発信される信号伝送の高速化につながるものである。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記特開平６−１３５４１号公報では、積層型半導体装置を構成する上方および下方の配線基板の材料として、窒化アルミニウム質セラミックスのような高熱伝導性材料を用い、それらの配線基板は、隣合う上下層の界面側に設けられた接続端子によって、物理的および電気的に接合されている。
【００１０】
このような積層型半導体装置をガラス−エポキシ樹脂複合材料やガラス−ポリイミド樹脂複合材料などの有機樹脂を含むプリント基板などの外部回路基板へ実装した場合、使用環境や半導体素子の駆動、停止に伴う発熱、冷却の繰返しによって、外部回路基板と積層型半導体装置との接続性が損なわれ、従来の単層型の半導体装置に比べて、長期にわたり安定な接続を維持できないという問題があった。
【００１１】
この信頼性の低下は、主として半導体装置を構成する配線基板と外部回路基板との熱膨張係数差に起因する熱応力が接続端子に繰り返し作用するにより、接続端子が疲労し、最終的にクラック等が発生するためと考えられる。
【００１２】
このような接続端子に発生するクラックに関して、外部回路基板に実装する半導体装置が単層であれば、剛性はさほど高くないため、配線基板の反りによって熱膨張差を緩和することができるが、複数の半導体装置を積層した積層型半導体装置では、剛性が高くなるため、反りによって熱膨張差を緩和することができず、熱応力による熱疲労破壊が接続端子に発生しやすくなる。
【００１３】
このように、熱疲労破壊は積層型半導体装置と外部回路基板とを接続している接続端子において最も発生しやすいものであるが、半導体装置同士を接続している接続端子においても同様に熱疲労破壊が発生するという問題があった。
【００１４】
従って、本発明は、半導体装置間および半導体装置と外部回路基板との電気的接続性に優れ、長期間安定した接続を維持できる積層型半導体装置および実装基板を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の積層型半導体装置では、絶縁基板の内部に導体層を有する配線基板と、該配線基板の主面に設けられた半導体素子とを具備する半導体装置が複数積み重ねられており、上下に隣り合う前記半導体装置の前記配線基板の間および最下層の前記半導体装置の前記配線基板の下側の主面に、前記配線基板の前記導体層と電気的に接続される複数の接続端子からなる接続端子群が設けられているとともに、該接続端子群の外周部に前記配線基板の前記導体層と電気的に接続されない補助接続端子が設けられており、前記最下層の半導体装置の前記配線基板の熱膨張係数が、その他の前記配線基板の熱膨張係数よりも大きいことを特徴とするものである。
【００１６】
このような構成によれば、半導体装置が外部回路基板に積み重ねられた構成においても、半導体装置の下面に形成された接続端子に発生する応力を補助接続端子が支えるとともに、補助接続端子自体の変形によって応力を吸収できるため、例え、積層された半導体装置であっても、接続端子群におけるハンダの疲労断線を防止し接続信頼性を飛躍的に向上できる。
【００１８】
また、例えば、半導体装置を外部回路基板に積層して接続した場合に、半導体装置と外部回路基板との熱膨張差により、特に、最下層の半導体装置に発生する応力を緩和でき、接続端子群の疲労断線を防止し接続信頼性を飛躍的に向上できる。
【００２１】
本発明の積層型半導体装置では、前記配線基板の主面が四角形状であり、該配線基板の主面に、該配線基板の外形に対応するように四角形状の前記接続端子群が設けられており、前記配線基板の主面の角部に前記補助接続端子が設けられていることが望ましい。
【００２２】
四角形状の配線基板では、その角部近傍に形成された接続端子に最も高い応力が発生し疲労断線が起こりやすくなることが知られているが、本発明では、配線基板の下面に形成された接続端子に発生する応力を、より効果的に補助接続端子が支え、接続端子群におけるハンダの疲労断線を防止し接続信頼性をさらに向上できる。
【００２３】
本発明の実装基板は、上記の積層型半導体装置が、前記最下層の半導体装置の前記配線基板の下側の主面に形成された前記接続端子および前記補助接続端子を介して外部回路基板に接続されたものである。
【００２４】
このような構成によれば、例えば、積層される各半導体装置に比較して大きな熱膨張差を有する外部回路基板に接続された場合であっても、例えば、半導体装置の角部に特に電気的に接続されていない補助接続端子を形成することにより、接続端子群に発生する応力を補助接続端子が支え、接続端子群におけるハンダの疲労断線を防止し接続信頼性を向上できる。
【００２５】
本発明の実装基板は、前記外部回路基板と接合された前記最下層の半導体装置の前記配線基板の熱膨張係数が、その他の前記配線基板の熱膨張係数よりも大きく、且つ前記外部回路基板の熱膨張係数よりも小さいことが望ましい。
【００２６】
このような構成によれば、例えば、外部回路基板の熱膨張係数が、その上に接合される半導体装置に比較して大きい場合に、外部回路基板とその直上に接合された半導体装置との熱膨張差により、実装基板が凹状に反り、発生する応力をより効果的に緩和でき、接続端子の疲労断線を防止し接続信頼性を向上できる。
【００２７】
【発明の実施の形態】
（構造）
本発明の積層型半導体装置および半導体装置が実装された実装基板の一形態について、図１の概略断面図をもとに詳細に説明する。
【００２８】
本発明の積層型半導体装置１は、配線基板３の上面に半導体素子５が設けられた半導体装置７を複数重ねて構成され、この積層型半導体装置１が、さらに外部回路基板９に接合され、実装基板１１が構成されている。
【００２９】
この半導体装置７を構成している配線基板３は絶縁基板１３の内部に導体層１５を形成して構成され、また、その上面および下面には複数の接続パッド１７が形成され、導体層１５と接続パッド１７とはビアホール導体１９を介して接続され、さらに、配線基板３の上面の半導体素子５と接続パッド１７とはワイヤ２１によって接続されている。
【００３０】
また、上から２層目以降の半導体装置７の配線基板３の上下面にも複数の接続パッド１７が形成され、内部の導体層１５とビアホール導体１９を介してそれぞれ接続されている。
【００３１】
そして、各配線基板３の接続パッド１７は接続端子２３によりそれぞれ相互に、機械的および電気的に接続されている。
【００３２】
また、複数の接続端子２３の集合体である接続端子群２５の外周部には、各配線基板３の接続パッド１７には接続されているが、導体層１５には接続されていない補助接続端子２７が設けられ、機械的に上下の半導体装置７が接続されている。
【００３３】
そして、最下層の半導体装置７を構成する配線基板３の下面の接続パッド１７は、積層型半導体装置１が実装される外部回路基板９の表面に形成された接続パッド１７に、各配線基板３同士が接続されたと同様に、接続端子２３と補助接続端子２７により接続されている。
【００３４】
これらの接続端子２３は、図２（ａ）に示すように、半導体素子５を搭載した部分を除いて、配線基板３の下面に格子状に形成され、その接続端子群２５は主面が四角形状の配線基板３の下面の外形に対応して四角形状とされ、その外周部に位置する配線基板３の主面の角部には、それぞれ補助接続端子２７が設けられている。
【００３５】
また、これらの接続端子２３や補助接続端子２７は配線基板３の上下の表面に形成される接続パッド１７の総数に応じて、その大きさ（面積）や間隔は任意に変えることができる。
【００３６】
そして、補助接続端子２７が形成される接続パッド１７の大きさは、接続端子２３を形成する接続パッド１７と同じ大きさ（面積）に形成されても良いが、図２（ｂ）に示すように、配線基板３の下面に形成された接続端子２３に発生する応力を充分に支えるために大きくすることもできる。
【００３７】
さらに、図２（ｃ）に示すように、接続端子２３を形成する接続パッド１７の大きさは接続端子２３と補助接続端子２７との短絡が発生しない程度の間隔が設けられ、さらには、この補助接続端子２７の応力を充分に支える効果を向上させる上で、配線基板３の角部４箇所か、もしくは、規則的に配列された接続端子群２５の格子の延長線上から離れた位置に形成されることも可能である。
【００３８】
また、この配線基板３上に設けられる半導体素子５は、図１に示したように、半導体素子５と配線基板３に形成された接続パッド１７とをＡｌ、Ａｕなどのワイヤ２１で接続するワイヤボンディング方式で接合され、封止樹脂によって気密封止されている。
【００３９】
また、この半導体素子５を実装する他の方法として、図示しないが、その一方主面に形成された端子部と配線基板３に形成された接続パッド１７との間にハンダバンプを形成して接続され、さらに、半導体素子５と配線基板３との間に有機樹脂を含有するアンダーフィル充填剤を流し込んで封止するフリップチップ方式の接合法を用いることもできる。
【００４０】
また、半導体装置７を構成する配線基板３の熱膨張係数は、半導体素子５の熱膨張係数よりも大きく、且つ、外部回路基板９のそれよりも小さいことが望ましく、６〜１３×１０-6（／℃）の範囲であることが好ましい。これは、半導体素子５の熱膨張係数が３〜４×１０-6（／℃）と小さく、また、外部回路基板９が、熱膨張係数が１３〜２５×１０-6（／℃）である有機樹脂を含むプリント基板が多くの場合用いられることから、配線基板３の熱膨張係数はそれらの中間の値を持つことが、応力を緩和する上で好ましいからである。
【００４１】
そして、積層型半導体装置１を構成する最下層の配線基板３の熱膨張係数は、上層の配線基板３の熱膨張係数よりも大きいことが望ましい。
【００４２】
例えば、積層型半導体装置１が外部回路基板９に接続された実装基板において、最下層の配線基板３がの熱膨張係数が、外部回路基板９の熱膨張係数により近い方が最下層の配線基板３の接続端子２３に発生する応力を弱めることができるためである。
【００４３】
即ち、外部回路基板９に接合される最下層の配線基板３の熱膨張係数は、上層の配線基板３の熱膨張係数よりも大きく、且つ前記外部回路基板９の熱膨張係数よりも小さいことが望ましい。
【００４４】
（材料および製法）
本発明の半導体装置７における絶縁基板１３の材質としては、アルミナ、ムライト等のセラミックス、あるいは低温焼成のガラスセラミックスなどの電気絶縁材料のいずれであっても良いが、積層型半導体装置１が実装された構造においては、部品相互の熱膨張差を緩和し、発生する応力を低減する上で絶縁基板１３がガラスセラミックス焼結体からなることが望ましい。
【００４５】
本発明の積層型半導体装置１および実装基板１１を形成する接続端子２３および補助接続端子２７はハンダを含有する金属材料が用いられ、配線基板３の表面に形成された接続パッド１７とは、金、錫、ニッケルのうち少なくとも１種を含有する金属層を介して接続されている。
【００４６】
また、本発明の積層型半導体装置１を実装する外部回路基板９は、いわゆるプリント基板からなり、ガラス−エポキシ樹脂、ガラス−ポリイミド樹脂複合材料などの有機樹脂を含む材料からなる絶縁体の表面および内部に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｓｎ−Ｐｂなどの金属からなる配線導体が被着形成されたものである。このような外部回路基板９を、以下、単にプリント基板と称する場合もある。
【００４７】
（作用）
本発明の積層型半導体装置１は、積層された上下の半導体装置７間および最下層の半導体装置７の下面に、配線基板３の接続パッド１７と電気的に接続する接続端子２３を複数設け、この接続端子群２５の外周部にこの配線基板３の導体層１５と電気的に接続しない補助接続端子２７を設けることが重要である。
【００４８】
例えば、主面が四角形状の配線基板３の角部に、特に電気的に接続されていない補助接続端子２７を形成することにより、配線基板３の下面に形成された接続端子２３に発生する応力を補助接続端子２７が支え、ハンダからなる接続端子２３におけるハンダの疲労断線を防止し接続信頼性を飛躍的に向上できる。
【００４９】
即ち、単層の半導体装置７の場合には、半導体装置７と外部回路基板９との熱膨張差を、反り変形によって緩和することができるが、半導体装置７が積層された場合には、外部回路基板９の直上の半導体装置７に比較して、下から２段目以上の半導体装置７では反り変形が小さくなり、外部回路基板９との熱膨張差によって引き起こる応力を緩和し難くなる。
【００５０】
これに対して、例えば、四角形状に形成された配線基板３の主面の角部に補助接続端子２７を設けた場合には、配線基板３の代わりに、補助接続端子２７自体が変形し、応力を伝達する役割を担うため、半導体装置７を積層した場合であっても、各半導体装置７に発生する応力を大きく緩和することができる。
【００５１】
また、補助接続端子２７を設けることによって、半導体装置７にハンダペーストを印刷して積層し、リフローを通して接合する際に、溶融したハンダが、表面張力によって上下のパッドの位置を補正するセルフアライメント効果を高めることができる。
【００５２】
また、積層型半導体装置を能動装置として駆動させる場合、即ち、半導体素子５の駆動によって温度が上昇した場合、各配線基板３には、半導体素子５との熱膨張差に起因して、半導体素子５の搭載側が凹となるような反り変形が生じる。ただし、その反り（撓み）量は下層の配線基板３ほど小さくなる。
【００５３】
これは、下層の配線基板３では、上層の配線基板３の存在により、反り（撓み）変形が抑制されるためである。その結果、補助接続端子２７が無い場合には、最下層の配線基板３は外部回路基板９との熱膨張差を反り（撓み）変形によって緩和できないために、熱疲労破壊が顕著に現れる。
【００５４】
これに対して、本発明のように、例えば、四角形状の配線基板３の角部に補助接続端子２７を設けた場合には、上下間に配置した半導体装置７の反り（撓み）変形が互いに伝えられるため、最下層の配線基板３であっても十分な反り（撓み）変形が可能であり、外部回路基板９との熱膨張差を十分緩和することができる。
【００５５】
これは、積層型半導体装置１が外部回路基板９に実装され、温度変化等により応力や歪が発生した際に、積層された半導体装置７の間、若しくは半導体装置７と外部回路基板８との間で配線基板３の角部に形成された補助接続端子２７が、スペーサの役割を担い、接続端子２３に加えて接続部の面積を大きくでき、そして、ハンダボール自身が半導体装置７や外部回路基板９の変形による圧縮応力を緩和するためである。
【００５６】
さらに、この補助接続端子２７は電気的な導通を有していないため、たとえ熱疲労によって破壊しても半導体装置７の信頼性には影響しない。
【００５７】
なお、補助接続端子２７の効果は、少なくとも最下層の配線基板３の熱膨張係数が、他の配線基板３の熱膨張係数よりも大きい場合に特に顕著に現れる。これは、最下層の配線基板３の反り（撓み）量が、外部回路基板９だけでなく、上層の配線基板３との熱膨張差によって倍加され、その結果として外部回路基板９との熱膨張差を一層緩和できるためである。
【００５８】
【実施例】
表１に示す２種類のセラミック材料について配線基板を作製し、これを切断して、５×４×４０ｍｍの形状の試料基板を作製した。そして、各試料基板について室温〜４００℃の平均熱膨張係数を測定し、その結果を表１に示した。
【００５９】
また、これらの配線基板３を用いて表２の組み合わせからなる４層タイプの積層型半導体装置１を試作した。このとき、半導体素子はワイヤボンディング方式を用いて実装した。表２において層の順番は下層からつけており、１層目が最下層で外部回路基板９と接続される配線基板３である。
【００６０】
この配線基板３は、ドクターブレード法で成形した絶縁シートに導体加工を行い、これらを複数枚積層した後、焼成して作製した。
【００６１】
また、作製した配線基板３の寸法は縦１２ｍｍ×横１２ｍｍ×厚さ０．３ｍｍ、とし、中央には半導体素子５を収納するために縦５．５ｍｍ×横５．５ｍｍ×深さ０．２ｍｍのキャビティを設けた。この内部に縦４ｍｍ×横４ｍｍ×厚さ０．１ｍｍの半導体素子５を載置し、ワイヤボンディング後にエポキシ樹脂により封止した。また、配線基板３の表裏面には、半導体素子５を搭載する部分を除いて、０．５ｍｍ径の接続端子２３用の接続パッド１７を０．８ｍｍピッチで設け、また、補助接続端子２７用の接続パッド１７は配線基板３の角部に１．０ｍｍ径のものを配置した。
【００６２】
そして、半導体装置７の接続パッド１７にハンダペーストを塗布した後、一旦リフローを行って接続端子２３および補助接続端子２７を形成し、その後、外部回路基板９の接続パッド１７上に、各半導体装置７を外部回路基板９の上に順に載置し、再度、一括リフロー処理して実装基板１１を作製した。尚、外部回路基板９の熱膨張係数は１７×１０-6（／℃）、サイズは縦６７ｍｍ×横６７ｍｍ×厚み１．２５ｍｍのサイズのものを用いた。
【００６３】
このように作製した実装基板１１に対して−４０℃〜１２５℃の温度サイクル試験を最高１５００サイクルまで行った。実施例に使用した外部回路基板９には電気的導通の有無を確認することができるように外部接続パッドが設けられており、テスターを用いて接続端子２３による実装部の抵抗変化を検出することができるようにした。
【００６４】
そして、１００サイクル毎にそれぞれの積層型半導体装置１の各接続端子２３による実装部の電気抵抗を測定し、初期抵抗に対し、１箇所でも、１０％以上抵抗変化する接続端子２３が現れるまでの回数を表２に示した。
【００６５】
【表１】
【００６６】
【表２】
【００６７】
表２から明らかなように、配線基板の接続端子群２５の外周部に補助接続端子２７を設けて作製した本発明の試料Ｎｏ．１、３、５、６、７、８、９、１０、の実装基板１１では、温度サイクル試験回数が１０００回以上と熱疲労寿命を長くできた。また、最下層の配線基板３の熱膨張係数が他の上層の配線基板３よりも大きい試料Ｎｏ．３、５、６において、寿命サイクル数を１３００サイクルまで延ばすことができた。これは積層型半導体装置１の最下層により大きな熱膨張係数を有する半導体装置７を配置していることで、外部回路基板９とともに積層型半導体装置１が凹状に且つ曲率中心が同じになるように変形するため、接続端子２３の上下層の熱膨張差による歪を小さくすることができ、外部回路基板９と半導体装置７、および半導体装置７同士を接続している接続端子２３の断線を防止しできたためである。
【００６８】
一方、補助接続端子２７を形成しなかった試料Ｎｏ．２、４、１１では、温度サイクル数は１０００サイクルに満たなかった。
【００６９】
【発明の効果】
本発明によれば、配線基板の表面に半導体素子を設けた半導体装置を複数積み重ねて構成された積層型半導体装置において、上下に積み重ねられた半導体装置間および最下層の半導体装置の下面に、配線基板の導体層と電気的に接続する接続端子を複数設けるとともに、この接続端子群の外周部に配線基板の導体層と電気的に接続しない補助接続端子を設けることにより、半導体装置の下面に形成された接続端子に発生する応力を補助接続端子が支え、接続端子群におけるハンダの疲労断線を防止し接続信頼性を飛躍的に向上できる。
【図面の簡単な説明】
【図１】本発明の積層型半導体装置および実装基板を示す概略断面図である。
【図２】（ａ）は配線基板の下面に格子状に配列された接続端子群および接続端子と同列の角部に設けられた補助接続端子の配置を示す平面図、（ｂ）は配線基板の下面に格子状に配列された接続端子群の角部に設けられた大きさの異なる補助接続端子を示す平面図、（ｃ）は配線基板の下面に格子状に配列された接続端子群の最外列の外側に設けられた補助接続端子を示す平面図である。
【符号の説明】
１ 積層型半導体装置
３ 配線基板
５ 半導体素子
７ 半導体装置
９ 外部回路基板
１１ 実装基板
１３ 絶縁基板
１５ 導体層
２３ 接続端子
２５ 接続端子群
２７ 補助接続端子
【発明の属する技術分野】
本発明は、半導体素子を搭載した半導体装置に関し、特に、積層型半導体装置および実装基板に関するものである。
【０００２】
【従来技術】
近年、半導体素子の高速化および高集積化、ならびに携帯機器の急速な普及に伴い、電子機器の小型、軽量化の要求が高まっている。これに伴い半導体素子や電子部品の高密度実装技術の開発が進められているが、電子機器の内部では、実装面積が限られており、伝送速度に関する考慮から半導体素子を近接して設置することが要求され、よりコンパクトな実装技術が必要となっている。
【０００３】
一般に、半導体素子は、トランジスタの集積度の増加とともに、半導体素子に形成される電極数が増加するため、これを収納する配線基板の端子数を増やす必要がある。ところが、電極数が増大すると、配線基板自体の寸法が大きくなり、実装面積の増大につながっている。
【０００４】
このため、近年では、高密度実装に対応した配線基板はその下面にハンダを含有する接続端子を格子状に配置して形成し、表面実装を可能としたボールグリッドアレイ（ＢＧＡ）型の配線基板が主流となっている。このようなＢＧＡ型配線基板の中でも、さらに実装面積を低減するため、配線基板のサイズを、より半導体素子のサイズに近づけたチップスケールパッケージ（ＣＳＰ）と言われる小型の配線基板への移行が進んでいる。
【０００５】
これらの取り組みは配線基板を平面的（二次元的）に外部回路基板に実装することを前提としており、半導体素子の合計面積よりも実装面積を削減することは原理的に不可能である。すなわち、二次元的な実装方式には高密度化に限界がある。
【０００６】
このため、半導体素子を配線基板に搭載した半導体装置自体を３次元的に積層する積層型半導体装置が提案されている。このような積層型半導体装置としては、例えば、特開平６−１３５４１号公報に開示されたものが知られている。
【０００７】
この公報に開示された積層型半導体装置では、上方および下方の半導体装置の配線基板に、窒化アルミニウム質セラミックスのような高熱伝導性材料を用い、それらの半導体装置が隣合う上下層の界面側にハンダバンプを形成して接合されている。
【０００８】
このように、半導体装置を３次元的に積み重ねて構成した実装方式は、従来の２次元的に配置した半導体装置の実装よりも、さらに半導体素子および電子部品の高密度化を図ることができ、半導体素子ならびにそれを搭載した半導体装置間の配線長を短縮できることから、半導体素子の駆動回路から発信される信号伝送の高速化につながるものである。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記特開平６−１３５４１号公報では、積層型半導体装置を構成する上方および下方の配線基板の材料として、窒化アルミニウム質セラミックスのような高熱伝導性材料を用い、それらの配線基板は、隣合う上下層の界面側に設けられた接続端子によって、物理的および電気的に接合されている。
【００１０】
このような積層型半導体装置をガラス−エポキシ樹脂複合材料やガラス−ポリイミド樹脂複合材料などの有機樹脂を含むプリント基板などの外部回路基板へ実装した場合、使用環境や半導体素子の駆動、停止に伴う発熱、冷却の繰返しによって、外部回路基板と積層型半導体装置との接続性が損なわれ、従来の単層型の半導体装置に比べて、長期にわたり安定な接続を維持できないという問題があった。
【００１１】
この信頼性の低下は、主として半導体装置を構成する配線基板と外部回路基板との熱膨張係数差に起因する熱応力が接続端子に繰り返し作用するにより、接続端子が疲労し、最終的にクラック等が発生するためと考えられる。
【００１２】
このような接続端子に発生するクラックに関して、外部回路基板に実装する半導体装置が単層であれば、剛性はさほど高くないため、配線基板の反りによって熱膨張差を緩和することができるが、複数の半導体装置を積層した積層型半導体装置では、剛性が高くなるため、反りによって熱膨張差を緩和することができず、熱応力による熱疲労破壊が接続端子に発生しやすくなる。
【００１３】
このように、熱疲労破壊は積層型半導体装置と外部回路基板とを接続している接続端子において最も発生しやすいものであるが、半導体装置同士を接続している接続端子においても同様に熱疲労破壊が発生するという問題があった。
【００１４】
従って、本発明は、半導体装置間および半導体装置と外部回路基板との電気的接続性に優れ、長期間安定した接続を維持できる積層型半導体装置および実装基板を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の積層型半導体装置では、絶縁基板の内部に導体層を有する配線基板と、該配線基板の主面に設けられた半導体素子とを具備する半導体装置が複数積み重ねられており、上下に隣り合う前記半導体装置の前記配線基板の間および最下層の前記半導体装置の前記配線基板の下側の主面に、前記配線基板の前記導体層と電気的に接続される複数の接続端子からなる接続端子群が設けられているとともに、該接続端子群の外周部に前記配線基板の前記導体層と電気的に接続されない補助接続端子が設けられており、前記最下層の半導体装置の前記配線基板の熱膨張係数が、その他の前記配線基板の熱膨張係数よりも大きいことを特徴とするものである。
【００１６】
このような構成によれば、半導体装置が外部回路基板に積み重ねられた構成においても、半導体装置の下面に形成された接続端子に発生する応力を補助接続端子が支えるとともに、補助接続端子自体の変形によって応力を吸収できるため、例え、積層された半導体装置であっても、接続端子群におけるハンダの疲労断線を防止し接続信頼性を飛躍的に向上できる。
【００１８】
また、例えば、半導体装置を外部回路基板に積層して接続した場合に、半導体装置と外部回路基板との熱膨張差により、特に、最下層の半導体装置に発生する応力を緩和でき、接続端子群の疲労断線を防止し接続信頼性を飛躍的に向上できる。
【００２１】
本発明の積層型半導体装置では、前記配線基板の主面が四角形状であり、該配線基板の主面に、該配線基板の外形に対応するように四角形状の前記接続端子群が設けられており、前記配線基板の主面の角部に前記補助接続端子が設けられていることが望ましい。
【００２２】
四角形状の配線基板では、その角部近傍に形成された接続端子に最も高い応力が発生し疲労断線が起こりやすくなることが知られているが、本発明では、配線基板の下面に形成された接続端子に発生する応力を、より効果的に補助接続端子が支え、接続端子群におけるハンダの疲労断線を防止し接続信頼性をさらに向上できる。
【００２３】
本発明の実装基板は、上記の積層型半導体装置が、前記最下層の半導体装置の前記配線基板の下側の主面に形成された前記接続端子および前記補助接続端子を介して外部回路基板に接続されたものである。
【００２４】
このような構成によれば、例えば、積層される各半導体装置に比較して大きな熱膨張差を有する外部回路基板に接続された場合であっても、例えば、半導体装置の角部に特に電気的に接続されていない補助接続端子を形成することにより、接続端子群に発生する応力を補助接続端子が支え、接続端子群におけるハンダの疲労断線を防止し接続信頼性を向上できる。
【００２５】
本発明の実装基板は、前記外部回路基板と接合された前記最下層の半導体装置の前記配線基板の熱膨張係数が、その他の前記配線基板の熱膨張係数よりも大きく、且つ前記外部回路基板の熱膨張係数よりも小さいことが望ましい。
【００２６】
このような構成によれば、例えば、外部回路基板の熱膨張係数が、その上に接合される半導体装置に比較して大きい場合に、外部回路基板とその直上に接合された半導体装置との熱膨張差により、実装基板が凹状に反り、発生する応力をより効果的に緩和でき、接続端子の疲労断線を防止し接続信頼性を向上できる。
【００２７】
【発明の実施の形態】
（構造）
本発明の積層型半導体装置および半導体装置が実装された実装基板の一形態について、図１の概略断面図をもとに詳細に説明する。
【００２８】
本発明の積層型半導体装置１は、配線基板３の上面に半導体素子５が設けられた半導体装置７を複数重ねて構成され、この積層型半導体装置１が、さらに外部回路基板９に接合され、実装基板１１が構成されている。
【００２９】
この半導体装置７を構成している配線基板３は絶縁基板１３の内部に導体層１５を形成して構成され、また、その上面および下面には複数の接続パッド１７が形成され、導体層１５と接続パッド１７とはビアホール導体１９を介して接続され、さらに、配線基板３の上面の半導体素子５と接続パッド１７とはワイヤ２１によって接続されている。
【００３０】
また、上から２層目以降の半導体装置７の配線基板３の上下面にも複数の接続パッド１７が形成され、内部の導体層１５とビアホール導体１９を介してそれぞれ接続されている。
【００３１】
そして、各配線基板３の接続パッド１７は接続端子２３によりそれぞれ相互に、機械的および電気的に接続されている。
【００３２】
また、複数の接続端子２３の集合体である接続端子群２５の外周部には、各配線基板３の接続パッド１７には接続されているが、導体層１５には接続されていない補助接続端子２７が設けられ、機械的に上下の半導体装置７が接続されている。
【００３３】
そして、最下層の半導体装置７を構成する配線基板３の下面の接続パッド１７は、積層型半導体装置１が実装される外部回路基板９の表面に形成された接続パッド１７に、各配線基板３同士が接続されたと同様に、接続端子２３と補助接続端子２７により接続されている。
【００３４】
これらの接続端子２３は、図２（ａ）に示すように、半導体素子５を搭載した部分を除いて、配線基板３の下面に格子状に形成され、その接続端子群２５は主面が四角形状の配線基板３の下面の外形に対応して四角形状とされ、その外周部に位置する配線基板３の主面の角部には、それぞれ補助接続端子２７が設けられている。
【００３５】
また、これらの接続端子２３や補助接続端子２７は配線基板３の上下の表面に形成される接続パッド１７の総数に応じて、その大きさ（面積）や間隔は任意に変えることができる。
【００３６】
そして、補助接続端子２７が形成される接続パッド１７の大きさは、接続端子２３を形成する接続パッド１７と同じ大きさ（面積）に形成されても良いが、図２（ｂ）に示すように、配線基板３の下面に形成された接続端子２３に発生する応力を充分に支えるために大きくすることもできる。
【００３７】
さらに、図２（ｃ）に示すように、接続端子２３を形成する接続パッド１７の大きさは接続端子２３と補助接続端子２７との短絡が発生しない程度の間隔が設けられ、さらには、この補助接続端子２７の応力を充分に支える効果を向上させる上で、配線基板３の角部４箇所か、もしくは、規則的に配列された接続端子群２５の格子の延長線上から離れた位置に形成されることも可能である。
【００３８】
また、この配線基板３上に設けられる半導体素子５は、図１に示したように、半導体素子５と配線基板３に形成された接続パッド１７とをＡｌ、Ａｕなどのワイヤ２１で接続するワイヤボンディング方式で接合され、封止樹脂によって気密封止されている。
【００３９】
また、この半導体素子５を実装する他の方法として、図示しないが、その一方主面に形成された端子部と配線基板３に形成された接続パッド１７との間にハンダバンプを形成して接続され、さらに、半導体素子５と配線基板３との間に有機樹脂を含有するアンダーフィル充填剤を流し込んで封止するフリップチップ方式の接合法を用いることもできる。
【００４０】
また、半導体装置７を構成する配線基板３の熱膨張係数は、半導体素子５の熱膨張係数よりも大きく、且つ、外部回路基板９のそれよりも小さいことが望ましく、６〜１３×１０-6（／℃）の範囲であることが好ましい。これは、半導体素子５の熱膨張係数が３〜４×１０-6（／℃）と小さく、また、外部回路基板９が、熱膨張係数が１３〜２５×１０-6（／℃）である有機樹脂を含むプリント基板が多くの場合用いられることから、配線基板３の熱膨張係数はそれらの中間の値を持つことが、応力を緩和する上で好ましいからである。
【００４１】
そして、積層型半導体装置１を構成する最下層の配線基板３の熱膨張係数は、上層の配線基板３の熱膨張係数よりも大きいことが望ましい。
【００４２】
例えば、積層型半導体装置１が外部回路基板９に接続された実装基板において、最下層の配線基板３がの熱膨張係数が、外部回路基板９の熱膨張係数により近い方が最下層の配線基板３の接続端子２３に発生する応力を弱めることができるためである。
【００４３】
即ち、外部回路基板９に接合される最下層の配線基板３の熱膨張係数は、上層の配線基板３の熱膨張係数よりも大きく、且つ前記外部回路基板９の熱膨張係数よりも小さいことが望ましい。
【００４４】
（材料および製法）
本発明の半導体装置７における絶縁基板１３の材質としては、アルミナ、ムライト等のセラミックス、あるいは低温焼成のガラスセラミックスなどの電気絶縁材料のいずれであっても良いが、積層型半導体装置１が実装された構造においては、部品相互の熱膨張差を緩和し、発生する応力を低減する上で絶縁基板１３がガラスセラミックス焼結体からなることが望ましい。
【００４５】
本発明の積層型半導体装置１および実装基板１１を形成する接続端子２３および補助接続端子２７はハンダを含有する金属材料が用いられ、配線基板３の表面に形成された接続パッド１７とは、金、錫、ニッケルのうち少なくとも１種を含有する金属層を介して接続されている。
【００４６】
また、本発明の積層型半導体装置１を実装する外部回路基板９は、いわゆるプリント基板からなり、ガラス−エポキシ樹脂、ガラス−ポリイミド樹脂複合材料などの有機樹脂を含む材料からなる絶縁体の表面および内部に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｓｎ−Ｐｂなどの金属からなる配線導体が被着形成されたものである。このような外部回路基板９を、以下、単にプリント基板と称する場合もある。
【００４７】
（作用）
本発明の積層型半導体装置１は、積層された上下の半導体装置７間および最下層の半導体装置７の下面に、配線基板３の接続パッド１７と電気的に接続する接続端子２３を複数設け、この接続端子群２５の外周部にこの配線基板３の導体層１５と電気的に接続しない補助接続端子２７を設けることが重要である。
【００４８】
例えば、主面が四角形状の配線基板３の角部に、特に電気的に接続されていない補助接続端子２７を形成することにより、配線基板３の下面に形成された接続端子２３に発生する応力を補助接続端子２７が支え、ハンダからなる接続端子２３におけるハンダの疲労断線を防止し接続信頼性を飛躍的に向上できる。
【００４９】
即ち、単層の半導体装置７の場合には、半導体装置７と外部回路基板９との熱膨張差を、反り変形によって緩和することができるが、半導体装置７が積層された場合には、外部回路基板９の直上の半導体装置７に比較して、下から２段目以上の半導体装置７では反り変形が小さくなり、外部回路基板９との熱膨張差によって引き起こる応力を緩和し難くなる。
【００５０】
これに対して、例えば、四角形状に形成された配線基板３の主面の角部に補助接続端子２７を設けた場合には、配線基板３の代わりに、補助接続端子２７自体が変形し、応力を伝達する役割を担うため、半導体装置７を積層した場合であっても、各半導体装置７に発生する応力を大きく緩和することができる。
【００５１】
また、補助接続端子２７を設けることによって、半導体装置７にハンダペーストを印刷して積層し、リフローを通して接合する際に、溶融したハンダが、表面張力によって上下のパッドの位置を補正するセルフアライメント効果を高めることができる。
【００５２】
また、積層型半導体装置を能動装置として駆動させる場合、即ち、半導体素子５の駆動によって温度が上昇した場合、各配線基板３には、半導体素子５との熱膨張差に起因して、半導体素子５の搭載側が凹となるような反り変形が生じる。ただし、その反り（撓み）量は下層の配線基板３ほど小さくなる。
【００５３】
これは、下層の配線基板３では、上層の配線基板３の存在により、反り（撓み）変形が抑制されるためである。その結果、補助接続端子２７が無い場合には、最下層の配線基板３は外部回路基板９との熱膨張差を反り（撓み）変形によって緩和できないために、熱疲労破壊が顕著に現れる。
【００５４】
これに対して、本発明のように、例えば、四角形状の配線基板３の角部に補助接続端子２７を設けた場合には、上下間に配置した半導体装置７の反り（撓み）変形が互いに伝えられるため、最下層の配線基板３であっても十分な反り（撓み）変形が可能であり、外部回路基板９との熱膨張差を十分緩和することができる。
【００５５】
これは、積層型半導体装置１が外部回路基板９に実装され、温度変化等により応力や歪が発生した際に、積層された半導体装置７の間、若しくは半導体装置７と外部回路基板８との間で配線基板３の角部に形成された補助接続端子２７が、スペーサの役割を担い、接続端子２３に加えて接続部の面積を大きくでき、そして、ハンダボール自身が半導体装置７や外部回路基板９の変形による圧縮応力を緩和するためである。
【００５６】
さらに、この補助接続端子２７は電気的な導通を有していないため、たとえ熱疲労によって破壊しても半導体装置７の信頼性には影響しない。
【００５７】
なお、補助接続端子２７の効果は、少なくとも最下層の配線基板３の熱膨張係数が、他の配線基板３の熱膨張係数よりも大きい場合に特に顕著に現れる。これは、最下層の配線基板３の反り（撓み）量が、外部回路基板９だけでなく、上層の配線基板３との熱膨張差によって倍加され、その結果として外部回路基板９との熱膨張差を一層緩和できるためである。
【００５８】
【実施例】
表１に示す２種類のセラミック材料について配線基板を作製し、これを切断して、５×４×４０ｍｍの形状の試料基板を作製した。そして、各試料基板について室温〜４００℃の平均熱膨張係数を測定し、その結果を表１に示した。
【００５９】
また、これらの配線基板３を用いて表２の組み合わせからなる４層タイプの積層型半導体装置１を試作した。このとき、半導体素子はワイヤボンディング方式を用いて実装した。表２において層の順番は下層からつけており、１層目が最下層で外部回路基板９と接続される配線基板３である。
【００６０】
この配線基板３は、ドクターブレード法で成形した絶縁シートに導体加工を行い、これらを複数枚積層した後、焼成して作製した。
【００６１】
また、作製した配線基板３の寸法は縦１２ｍｍ×横１２ｍｍ×厚さ０．３ｍｍ、とし、中央には半導体素子５を収納するために縦５．５ｍｍ×横５．５ｍｍ×深さ０．２ｍｍのキャビティを設けた。この内部に縦４ｍｍ×横４ｍｍ×厚さ０．１ｍｍの半導体素子５を載置し、ワイヤボンディング後にエポキシ樹脂により封止した。また、配線基板３の表裏面には、半導体素子５を搭載する部分を除いて、０．５ｍｍ径の接続端子２３用の接続パッド１７を０．８ｍｍピッチで設け、また、補助接続端子２７用の接続パッド１７は配線基板３の角部に１．０ｍｍ径のものを配置した。
【００６２】
そして、半導体装置７の接続パッド１７にハンダペーストを塗布した後、一旦リフローを行って接続端子２３および補助接続端子２７を形成し、その後、外部回路基板９の接続パッド１７上に、各半導体装置７を外部回路基板９の上に順に載置し、再度、一括リフロー処理して実装基板１１を作製した。尚、外部回路基板９の熱膨張係数は１７×１０-6（／℃）、サイズは縦６７ｍｍ×横６７ｍｍ×厚み１．２５ｍｍのサイズのものを用いた。
【００６３】
このように作製した実装基板１１に対して−４０℃〜１２５℃の温度サイクル試験を最高１５００サイクルまで行った。実施例に使用した外部回路基板９には電気的導通の有無を確認することができるように外部接続パッドが設けられており、テスターを用いて接続端子２３による実装部の抵抗変化を検出することができるようにした。
【００６４】
そして、１００サイクル毎にそれぞれの積層型半導体装置１の各接続端子２３による実装部の電気抵抗を測定し、初期抵抗に対し、１箇所でも、１０％以上抵抗変化する接続端子２３が現れるまでの回数を表２に示した。
【００６５】
【表１】
【表２】
表２から明らかなように、配線基板の接続端子群２５の外周部に補助接続端子２７を設けて作製した本発明の試料Ｎｏ．１、３、５、６、７、８、９、１０、の実装基板１１では、温度サイクル試験回数が１０００回以上と熱疲労寿命を長くできた。また、最下層の配線基板３の熱膨張係数が他の上層の配線基板３よりも大きい試料Ｎｏ．３、５、６において、寿命サイクル数を１３００サイクルまで延ばすことができた。これは積層型半導体装置１の最下層により大きな熱膨張係数を有する半導体装置７を配置していることで、外部回路基板９とともに積層型半導体装置１が凹状に且つ曲率中心が同じになるように変形するため、接続端子２３の上下層の熱膨張差による歪を小さくすることができ、外部回路基板９と半導体装置７、および半導体装置７同士を接続している接続端子２３の断線を防止しできたためである。
【００６８】
一方、補助接続端子２７を形成しなかった試料Ｎｏ．２、４、１１では、温度サイクル数は１０００サイクルに満たなかった。
【００６９】
【発明の効果】
本発明によれば、配線基板の表面に半導体素子を設けた半導体装置を複数積み重ねて構成された積層型半導体装置において、上下に積み重ねられた半導体装置間および最下層の半導体装置の下面に、配線基板の導体層と電気的に接続する接続端子を複数設けるとともに、この接続端子群の外周部に配線基板の導体層と電気的に接続しない補助接続端子を設けることにより、半導体装置の下面に形成された接続端子に発生する応力を補助接続端子が支え、接続端子群におけるハンダの疲労断線を防止し接続信頼性を飛躍的に向上できる。
【図面の簡単な説明】
【図１】本発明の積層型半導体装置および実装基板を示す概略断面図である。
【図２】（ａ）は配線基板の下面に格子状に配列された接続端子群および接続端子と同列の角部に設けられた補助接続端子の配置を示す平面図、（ｂ）は配線基板の下面に格子状に配列された接続端子群の角部に設けられた大きさの異なる補助接続端子を示す平面図、（ｃ）は配線基板の下面に格子状に配列された接続端子群の最外列の外側に設けられた補助接続端子を示す平面図である。
【符号の説明】
１ 積層型半導体装置
３ 配線基板
５ 半導体素子
７ 半導体装置
９ 外部回路基板
１１ 実装基板
１３ 絶縁基板
１５ 導体層
２３ 接続端子
２５ 接続端子群
２７ 補助接続端子
Claims (4)
- 絶縁基板の内部に導体層を有する配線基板と、該配線基板の主面に設けられた半導体素子とを具備する半導体装置が複数積み重ねられており、上下に隣り合う前記半導体装置の前記配線基板の間および最下層の前記半導体装置の前記配線基板の下側の主面に、前記配線基板の前記導体層と電気的に接続される複数の接続端子からなる接続端子群が設けられているとともに、該接続端子群の外周部に前記配線基板の前記導体層と電気的に接続されない補助接続端子が設けられており、前記最下層の半導体装置の前記配線基板の熱膨張係数が、その他の前記配線基板の熱膨張係数よりも大きいことを特徴とする積層型半導体装置。
- 前記配線基板の主面が四角形状であり、該配線基板の主面に、該配線基板の外形に対応するように四角形状の前記接続端子群が設けられており、前記配線基板の主面の角部に前記補助接続端子が設けられていることを特徴とする請求項１に記載の積層型半導体装置。
- 請求項１または２に記載の積層型半導体装置が、前記最下層の半導体装置の前記配線基板の下側の主面に設けられた前記接続端子および前記補助接続端子を介して外部回路基板に接合されていることを特徴とする実装基板。
- 前記外部回路基板に接合された前記最下層の半導体装置の前記配線基板の熱膨張係数が、その他の前記配線基板の熱膨張係数よりも大きく、且つ前記外部回路基板の熱膨張係数よりも小さいことを特徴とする請求項３記載の実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000363705A JP4521984B2 (ja) | 2000-11-29 | 2000-11-29 | 積層型半導体装置および実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000363705A JP4521984B2 (ja) | 2000-11-29 | 2000-11-29 | 積層型半導体装置および実装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002170924A JP2002170924A (ja) | 2002-06-14 |
| JP4521984B2 true JP4521984B2 (ja) | 2010-08-11 |
Family
ID=18834772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000363705A Expired - Fee Related JP4521984B2 (ja) | 2000-11-29 | 2000-11-29 | 積層型半導体装置および実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4521984B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574947B1 (ko) * | 2003-08-20 | 2006-05-02 | 삼성전자주식회사 | Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조 |
| US8389867B2 (en) | 2005-09-30 | 2013-03-05 | Ibiden Co., Ltd. | Multilayered circuit substrate with semiconductor device incorporated therein |
| JP4663471B2 (ja) * | 2005-09-30 | 2011-04-06 | イビデン株式会社 | 半導体素子内蔵型多層回路基板 |
| JP2007142124A (ja) * | 2005-11-18 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008199198A (ja) * | 2007-02-09 | 2008-08-28 | New Japan Radio Co Ltd | ガンダイオード発振器 |
| JP2007318183A (ja) * | 2007-09-03 | 2007-12-06 | Fujitsu Ltd | 積層型半導体装置 |
| JP5187735B2 (ja) * | 2008-01-29 | 2013-04-24 | 富士機械製造株式会社 | Ｂｇａ型半導体部品の実装方法及び部品実装機の吸着ノズル |
| JP2012138401A (ja) * | 2010-12-24 | 2012-07-19 | Elpida Memory Inc | 半導体装置の製造方法 |
| WO2018173764A1 (ja) | 2017-03-21 | 2018-09-27 | 富士フイルム株式会社 | 積層デバイス、積層体および積層デバイスの製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613541A (ja) * | 1992-03-02 | 1994-01-21 | Motorola Inc | 積層可能な三次元マルチチップ半導体デバイスとその製法 |
| JPH09321218A (ja) * | 1996-03-29 | 1997-12-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000022034A (ja) * | 1998-07-01 | 2000-01-21 | Hitachi Ltd | 電子回路装置の接続構造 |
| JP2000150699A (ja) * | 1998-11-10 | 2000-05-30 | Nec Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199526A (ja) * | 1996-01-18 | 1997-07-31 | Hitachi Ltd | 半導体装置 |
| JP3862120B2 (ja) * | 1998-03-20 | 2006-12-27 | ソニー株式会社 | 表面実装型電子部品及びその実装方法 |
| JP2001352035A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 多層半導体装置の組立治具及び多層半導体装置の製造方法 |
-
2000
- 2000-11-29 JP JP2000363705A patent/JP4521984B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613541A (ja) * | 1992-03-02 | 1994-01-21 | Motorola Inc | 積層可能な三次元マルチチップ半導体デバイスとその製法 |
| JPH09321218A (ja) * | 1996-03-29 | 1997-12-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000022034A (ja) * | 1998-07-01 | 2000-01-21 | Hitachi Ltd | 電子回路装置の接続構造 |
| JP2000150699A (ja) * | 1998-11-10 | 2000-05-30 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002170924A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834848A (en) | Electronic device and semiconductor package | |
| KR100602106B1 (ko) | 반도체장치 | |
| US6756685B2 (en) | Semiconductor device | |
| KR101496920B1 (ko) | 반도체 장치 | |
| US20050023033A1 (en) | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate | |
| JPH07263625A (ja) | 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体 | |
| JP4545917B2 (ja) | 電子回路モジュールの薄型相互接続構造及び接続方法 | |
| JPH07263587A (ja) | 半導体パッケージ | |
| JPS6273650A (ja) | 電気部品 | |
| JPH0945809A (ja) | 半導体装置及び半導体装置実装用基板 | |
| KR100606295B1 (ko) | 회로 모듈 | |
| JP2010130004A (ja) | 集積回路基板及びマルチチップ集積回路素子パッケージ | |
| JP4521984B2 (ja) | 積層型半導体装置および実装基板 | |
| JPH07115151A (ja) | 半導体装置及びその製造方法 | |
| JPH06291165A (ja) | フリップチップ接続構造 | |
| JP2001210749A (ja) | バンプ電極付き配線基板およびその製造方法 | |
| JP3084209B2 (ja) | 電子コンポーネントおよびその製造方法 | |
| JP4577980B2 (ja) | 実装基板 | |
| JP3729487B2 (ja) | Ｂｇａパッケージ実装基板 | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| JP5000621B2 (ja) | 半導体装置 | |
| JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JP3872236B2 (ja) | 配線基板およびその実装構造 | |
| KR102669257B1 (ko) | 패키지 기판 및 이를 포함하는 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100525 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4521984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |