JP2000022034A - 電子回路装置の接続構造 - Google Patents
電子回路装置の接続構造Info
- Publication number
- JP2000022034A JP2000022034A JP18592098A JP18592098A JP2000022034A JP 2000022034 A JP2000022034 A JP 2000022034A JP 18592098 A JP18592098 A JP 18592098A JP 18592098 A JP18592098 A JP 18592098A JP 2000022034 A JP2000022034 A JP 2000022034A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- terminal
- electronic circuit
- circuit device
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】LSIまたはLSIパッケージを配線基板に接続する
構造において、実稼働時におけるLSIパッケージのそり
変形やせん断変形を抑制する。 【解決手段】はんだが、電気的接続端子を主とする領域
3aと機械的接続補強端子を主とする領域3bとから成り、
前記機械的接続補強端子を主とする領域が、前記電気的
接続端子を主とする領域の周囲を取り囲むように配置さ
れる接続構造。
構造において、実稼働時におけるLSIパッケージのそり
変形やせん断変形を抑制する。 【解決手段】はんだが、電気的接続端子を主とする領域
3aと機械的接続補強端子を主とする領域3bとから成り、
前記機械的接続補強端子を主とする領域が、前記電気的
接続端子を主とする領域の周囲を取り囲むように配置さ
れる接続構造。
Description
【０００１】
【発明の属する技術分野】本発明は電子回路装置の構造
に関し、特に、LSIチップまたはLSIパッケージを配線基
板にはんだ接続する構造に関するものである。
に関し、特に、LSIチップまたはLSIパッケージを配線基
板にはんだ接続する構造に関するものである。
【０００２】
【従来の技術】電子回路装置では、LSI、および、LSI封
止パッケージを配線基板に実装する構造を用いており、
その構造の中でも、最近の高集積LSIにおいてはますま
す増大する入出力端子を省スペースで接続するためには
微細はんだボールを用いたエリアアレイタイプのフリッ
プチップ構造が有効である。
止パッケージを配線基板に実装する構造を用いており、
その構造の中でも、最近の高集積LSIにおいてはますま
す増大する入出力端子を省スペースで接続するためには
微細はんだボールを用いたエリアアレイタイプのフリッ
プチップ構造が有効である。
【０００３】しかし、装置の実稼動時にはLSIと配線基
板の熱膨張差によって接続部にせん断応力が加わるが、
フリップチップ接続構造は従来のリードを用いた接続構
造に比べて、応力を緩和しにくい構造であるため、接続
部の熱疲労信頼性を確保する事が特に重要である。
板の熱膨張差によって接続部にせん断応力が加わるが、
フリップチップ接続構造は従来のリードを用いた接続構
造に比べて、応力を緩和しにくい構造であるため、接続
部の熱疲労信頼性を確保する事が特に重要である。
【０００４】LSIパッケージと配線基板とをフリップチ
ップ接続した場合の接続部の信頼性を向上する技術とし
ては、LSIパッケージと配線基板の間に樹脂を充填して
変形を拘束する方法（特開平9-199541号公報など）が考
えられており、充填樹脂のヤング率や熱膨張係数を工夫
することによってはんだ接続部に発生する応力を低減し
ている。また、LSIパッケージの４隅にダミーのはんだ
バンプを追加する方法（日経MicroDevices（1998.2）P.
51）も考えられており、最も大きな応力を発生する４隅
にダミー端子を置くことで、このダミー端子が壊れても
装置としては不良にならないと説明している。
ップ接続した場合の接続部の信頼性を向上する技術とし
ては、LSIパッケージと配線基板の間に樹脂を充填して
変形を拘束する方法（特開平9-199541号公報など）が考
えられており、充填樹脂のヤング率や熱膨張係数を工夫
することによってはんだ接続部に発生する応力を低減し
ている。また、LSIパッケージの４隅にダミーのはんだ
バンプを追加する方法（日経MicroDevices（1998.2）P.
51）も考えられており、最も大きな応力を発生する４隅
にダミー端子を置くことで、このダミー端子が壊れても
装置としては不良にならないと説明している。
【０００５】
【発明が解決しようとする課題】しかし、最近のLSIの
高集積化に伴ってLSIの発熱量が増大し、実稼動時の変
形は従来の部材の熱膨張差によって生じるせん断変形に
加え、パッケージの中の温度分布によるそり変形も大き
な問題となっている。図２は、従来のLSIパッケージの
配線基板との接続構造の一例を示したものである。図に
示すように、LSI、またはLSIパッケージ１の入出力端子
が、配線基板２に接続はんだ３によってフリップチップ
接続されている。この時、発熱量が大きいLSIにおいて
は、LSI中心と端部とで温度差が生じることにより、垂
直方向の熱膨張差がLSIパッケージの反り変形を生じさ
せる。
高集積化に伴ってLSIの発熱量が増大し、実稼動時の変
形は従来の部材の熱膨張差によって生じるせん断変形に
加え、パッケージの中の温度分布によるそり変形も大き
な問題となっている。図２は、従来のLSIパッケージの
配線基板との接続構造の一例を示したものである。図に
示すように、LSI、またはLSIパッケージ１の入出力端子
が、配線基板２に接続はんだ３によってフリップチップ
接続されている。この時、発熱量が大きいLSIにおいて
は、LSI中心と端部とで温度差が生じることにより、垂
直方向の熱膨張差がLSIパッケージの反り変形を生じさ
せる。
【０００６】この変形は、従来の平面方向の熱膨張差に
よるせん断力に加えて、端部の接続はんだに垂直の引張
応力が加わることになる。このような大きな変形は、4
隅端部に接続はんだを追加するだけでは拘束効果が小さ
く、ダミー端子構造では信頼性確保は不十分である。ま
た、樹脂を充填する構造では、変形を拘束する効果は大
きいが、接続検査後の不良LSIの交換が難しく、工程も
増加する。
よるせん断力に加えて、端部の接続はんだに垂直の引張
応力が加わることになる。このような大きな変形は、4
隅端部に接続はんだを追加するだけでは拘束効果が小さ
く、ダミー端子構造では信頼性確保は不十分である。ま
た、樹脂を充填する構造では、変形を拘束する効果は大
きいが、接続検査後の不良LSIの交換が難しく、工程も
増加する。
【０００７】本発明の目的は、上述のような大きな変形
を拘束する構造を容易に提供することにある。
を拘束する構造を容易に提供することにある。
【０００８】
【課題を解決するための手段】この目的を達成するた
め、本発明では、LSIまたはLSIパッケージを配線基板に
フリップチップ接続する構造において、電気的接続端子
領域の周辺に、機械的接続補強端子領域を設ける。これ
により、LSIパッケージの反りが抑制されて発生ひずみ
が低減し、電気的接続端子の信頼性が向上する。実稼動
時においては補強端子領域の接続部の温度が低く、補強
端子のヤング率が大きい状態にあるため、補強効果が高
い。これらによって、電気的接続端子だけでなく、補強
端子についても接続信頼性を確保する事ができる。ま
た、補強端子領域は複数列である方が効果が大きい。
め、本発明では、LSIまたはLSIパッケージを配線基板に
フリップチップ接続する構造において、電気的接続端子
領域の周辺に、機械的接続補強端子領域を設ける。これ
により、LSIパッケージの反りが抑制されて発生ひずみ
が低減し、電気的接続端子の信頼性が向上する。実稼動
時においては補強端子領域の接続部の温度が低く、補強
端子のヤング率が大きい状態にあるため、補強効果が高
い。これらによって、電気的接続端子だけでなく、補強
端子についても接続信頼性を確保する事ができる。ま
た、補強端子領域は複数列である方が効果が大きい。
【０００９】
【発明の実施の形態】（実施の形態１）図３にLSIパッ
ケージのはんだ接続面における電気的接続端子領域と機
械的接続補強端子領域の配置の一例を示す。この例で
は、電気的接続端子領域の周辺に１列の機械的接続補強
端子領域を設けてある。この接続端子のすべてに97重量
パーセント錫と３重量パーセント銀の合金（以下Sn3Ag
と記す）はんだボールを用いて加熱、リフローする事に
よりバンプ形成をする。次に、これを配線基板に搭載
し、再び加熱、リフローする事により電子回路装置を作
成する。作成した電子回路装置の断面を図１に示す。
ケージのはんだ接続面における電気的接続端子領域と機
械的接続補強端子領域の配置の一例を示す。この例で
は、電気的接続端子領域の周辺に１列の機械的接続補強
端子領域を設けてある。この接続端子のすべてに97重量
パーセント錫と３重量パーセント銀の合金（以下Sn3Ag
と記す）はんだボールを用いて加熱、リフローする事に
よりバンプ形成をする。次に、これを配線基板に搭載
し、再び加熱、リフローする事により電子回路装置を作
成する。作成した電子回路装置の断面を図１に示す。
【００１０】次に、本発明による接続構造が電気的接続
端子の熱疲労信頼性向上を実現しているかを検証する実
験を行った。図３に示す端子配列を有するセラミック基
板に搭載されたLSIパッケージを有機プリント基板に対
して、前述と同様の方法ではんだ接続したサンプルを10
個作成した。比較のために、補強端子のないものも同様
に10個作成した。これらをー55℃／125℃、１サイクル／
１時間の温度サイクル試験を行い、電気的接続端子につ
いて断線をチェックした。100サイクル，500サイクル，
1000サイクル，2000サイクルでチェックし、一つでも断
線が発生したLSIの数を調べた結果を表１に示す。
端子の熱疲労信頼性向上を実現しているかを検証する実
験を行った。図３に示す端子配列を有するセラミック基
板に搭載されたLSIパッケージを有機プリント基板に対
して、前述と同様の方法ではんだ接続したサンプルを10
個作成した。比較のために、補強端子のないものも同様
に10個作成した。これらをー55℃／125℃、１サイクル／
１時間の温度サイクル試験を行い、電気的接続端子につ
いて断線をチェックした。100サイクル，500サイクル，
1000サイクル，2000サイクルでチェックし、一つでも断
線が発生したLSIの数を調べた結果を表１に示す。
【００１１】
【表１】
【００１２】この結果より、本発明による機械的接続補
強端子の設けたサンプルでは接続不良数が少なく、本発
明の効果が実証された。
強端子の設けたサンプルでは接続不良数が少なく、本発
明の効果が実証された。
【００１３】（実施の形態２）図５にLSIパッケージの
はんだ接続面における電気的接続端子領域と機械的接続
補強端子領域の配置の一例を示す。この例では、電気的
接続端子領域の周辺に４列の機械的接続補強端子領域を
設けてある。この接続端子のすべてにSn3Agはんだボー
ルを用いて加熱、リフローする事によりバンプ形成をす
る。次に、これを配線基板に搭載し、再び加熱、リフロ
ーする事により電子回路装置を作成する。作成した電子
回路装置の断面を図４に示す。
はんだ接続面における電気的接続端子領域と機械的接続
補強端子領域の配置の一例を示す。この例では、電気的
接続端子領域の周辺に４列の機械的接続補強端子領域を
設けてある。この接続端子のすべてにSn3Agはんだボー
ルを用いて加熱、リフローする事によりバンプ形成をす
る。次に、これを配線基板に搭載し、再び加熱、リフロ
ーする事により電子回路装置を作成する。作成した電子
回路装置の断面を図４に示す。
【００１４】次に、本発明による接続構造が電気的接続
端子の熱疲労信頼性向上を実現しているかを検証する実
験を行った。図５に示す端子配列を有するセラミック基
板に搭載されたLSIパッケージを有機プリント基板に対
して、前述と同様の方法ではんだ接続したサンプルを10
個作成した。比較のために、補強端子のないものも同様
に10個作成した。これらをー55℃／125℃、１サイクル／
１時間の温度サイクル試験を行い、電気的接続端子につ
いて断線をチェックした。100サイクル，500サイクル，
1000サイクル，2000サイクルでチェックし、一つでも断
線が発生したLSIの数を調べた結果を表２に示す。
端子の熱疲労信頼性向上を実現しているかを検証する実
験を行った。図５に示す端子配列を有するセラミック基
板に搭載されたLSIパッケージを有機プリント基板に対
して、前述と同様の方法ではんだ接続したサンプルを10
個作成した。比較のために、補強端子のないものも同様
に10個作成した。これらをー55℃／125℃、１サイクル／
１時間の温度サイクル試験を行い、電気的接続端子につ
いて断線をチェックした。100サイクル，500サイクル，
1000サイクル，2000サイクルでチェックし、一つでも断
線が発生したLSIの数を調べた結果を表２に示す。
【００１５】
【表２】
【００１６】この結果より、機械的接続補強端子は複数
列配置した方が効果がより高いことが示された。ここで
は、はんだバンプにSn3Agを用いたが、はんだ合金はこ
れに限らず、常用の63重量パーセント錫と37重量パーセ
ント鉛の合金などでも本構造により同様の効果が得られ
る。
列配置した方が効果がより高いことが示された。ここで
は、はんだバンプにSn3Agを用いたが、はんだ合金はこ
れに限らず、常用の63重量パーセント錫と37重量パーセ
ント鉛の合金などでも本構造により同様の効果が得られ
る。
【００１７】（実施の形態３）図６にLSIパッケージの
はんだ接続面における電気的接続端子領域と機械的接続
補強端子領域および接続不良モニタ端子の配置の一例を
示す。この例では、電気的接続端子領域の周辺に４列の
機械的接続補強端子領域を設けてある。また、微細はん
だボール接続構造における熱疲労破壊は、主として基板
の中心から最も離れた位置の端子から発生することか
ら、図に示すように基板の対角外側4端子合計16端子を
接続不良モニタ端子として設けている。この接続端子の
すべてにSn3Agはんだボールを用いて加熱、リフローす
る事によりバンプ形成をする。次に、これを配線基板に
搭載し、再び加熱、リフローする事により電子回路装置
を作成する。このように接続不良モニタ端子を設けてお
けば、製品稼働中にモニタし、例えば外から３番目の端
子が断線するまで使用可能、という判断ができ、断線事
故を未然に防ぐことができる。
はんだ接続面における電気的接続端子領域と機械的接続
補強端子領域および接続不良モニタ端子の配置の一例を
示す。この例では、電気的接続端子領域の周辺に４列の
機械的接続補強端子領域を設けてある。また、微細はん
だボール接続構造における熱疲労破壊は、主として基板
の中心から最も離れた位置の端子から発生することか
ら、図に示すように基板の対角外側4端子合計16端子を
接続不良モニタ端子として設けている。この接続端子の
すべてにSn3Agはんだボールを用いて加熱、リフローす
る事によりバンプ形成をする。次に、これを配線基板に
搭載し、再び加熱、リフローする事により電子回路装置
を作成する。このように接続不良モニタ端子を設けてお
けば、製品稼働中にモニタし、例えば外から３番目の端
子が断線するまで使用可能、という判断ができ、断線事
故を未然に防ぐことができる。
【００１８】図６は、接続不良モニタ端子の配置の一例
を示したものであり、接続不良モニタ端子の配置はこれ
に限らない。例えば、他の一例として、最外周端子のす
べてを接続不良モニタ端子としてもよい。
を示したものであり、接続不良モニタ端子の配置はこれ
に限らない。例えば、他の一例として、最外周端子のす
べてを接続不良モニタ端子としてもよい。
【００１９】
【発明の効果】以上説明したように、本発明に基づく構
造においては、実稼働時の温度分布や構成部材の熱膨張
率の相異によって生じるLSIまたはLSIパッケージのそり
変形や、せん断変形を抑制することができ、熱疲労信頼
性が高い。また、補強部が電気的接続端子同様のはんだ
類で構成されているため、不良LSIの交換が容易であ
る。さらに、機械的接続補強端子に接続不良モニタ機能
を持たせると、製品稼動時の熱疲労進行状況がわかり、
断線事故を未然に防止することができる。
造においては、実稼働時の温度分布や構成部材の熱膨張
率の相異によって生じるLSIまたはLSIパッケージのそり
変形や、せん断変形を抑制することができ、熱疲労信頼
性が高い。また、補強部が電気的接続端子同様のはんだ
類で構成されているため、不良LSIの交換が容易であ
る。さらに、機械的接続補強端子に接続不良モニタ機能
を持たせると、製品稼動時の熱疲労進行状況がわかり、
断線事故を未然に防止することができる。
【図１】LSIまたはLSIパッケージを配線基板に接続はん
だでフリップチップ接続する構造で、本発明の一実施例
を示す断面図である。
だでフリップチップ接続する構造で、本発明の一実施例
を示す断面図である。
【図２】LSIまたはLSIパッケージを配線基板に接続はん
だでフリップチップ接続する従来の構造の実稼働時の変
形を模式的に表した図である。
だでフリップチップ接続する従来の構造の実稼働時の変
形を模式的に表した図である。
【図３】図１に記載した接続構造を真上から見た図で、
機械的接続端子を１列配置した際の接続はんだの配列を
示す平面図である。
機械的接続端子を１列配置した際の接続はんだの配列を
示す平面図である。
【図４】LSIまたはLSIパッケージを配線基板に接続はん
だでフリップチップ接続する構造で、本発明の一実施例
を示す断面図である。
だでフリップチップ接続する構造で、本発明の一実施例
を示す断面図である。
【図５】図４に記載した接続構造を真上から見た平面図
で、機械的接続端子を４列配置した際の接続はんだの配
列を示す図である。
で、機械的接続端子を４列配置した際の接続はんだの配
列を示す図である。
【図６】LSIまたはLSIパッケージを配線基板に接続はん
だでフリップチップ接続する構造を真上から見た平面図
である。
だでフリップチップ接続する構造を真上から見た平面図
である。
１…LSI（またはLSIパッケージ）、 ２…絶縁配線基
板、３…接続はんだ、 ３a…電気
的接続端子、３b…機械的接続補強端子。
板、３…接続はんだ、 ３a…電気
的接続端子、３b…機械的接続補強端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 収 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 笠井 憲一 神奈川県秦野市堀山下１番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 大黒 崇弘 神奈川県秦野市堀山下１番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 根津 利忠 神奈川県秦野市堀山下１番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 宇田 隆之 神奈川県秦野市堀山下１番地株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 白井 貢 神奈川県秦野市堀山下１番地株式会社日立 製作所汎用コンピュータ事業部内 Ｆターム(参考） 4M105 AA02 AA16 AA17 AA18 BB01 FF02 FF03 GG18
Claims (6)
- 【請求項１】LSIまたはLSIパッケージの入出力端子を配
線基板にはんだによりフリップチップ接続する構造にお
いて、前記はんだが電気的接続端子を主とする領域と機
械的接続補強端子を主とする領域とから成る構造である
ことを特徴とする電子回路装置の接続構造。 - 【請求項２】前記機械的接続補強端子を主とする領域
が、前記電気的接続端子を主とする領域の周囲を取り囲
むように配置されることを特徴とする請求項１記載の電
子回路装置の接続構造。 - 【請求項３】請求項１又は２に記載の接続構造を有する
ことを特徴とする電子回路装置の接続構造。 - 【請求項４】前記機械的接続補強端子の一部または全部
に、接続不良モニタ機能をもたせたことを特徴とする請
求項１記載の電子回路装置の接続構造。 - 【請求項５】前記機械的接続補強端子の一部または全部
に、接続不良モニタ機能をもたせたことを特徴とする請
求項２記載の電子回路装置の接続構造。 - 【請求項６】請求項４又は５に記載の接続構造を有する
ことを特徴とする電子回路装置の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18592098A JP2000022034A (ja) | 1998-07-01 | 1998-07-01 | 電子回路装置の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18592098A JP2000022034A (ja) | 1998-07-01 | 1998-07-01 | 電子回路装置の接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000022034A true JP2000022034A (ja) | 2000-01-21 |
Family
ID=16179198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18592098A Pending JP2000022034A (ja) | 1998-07-01 | 1998-07-01 | 電子回路装置の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000022034A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170924A (ja) * | 2000-11-29 | 2002-06-14 | Kyocera Corp | 積層型半導体装置および実装基板 |
| JP2003017530A (ja) * | 2001-06-28 | 2003-01-17 | Hitachi Ltd | 半導体装置およびその実装方法 |
| JP2003100949A (ja) * | 2001-09-26 | 2003-04-04 | Hitachi Ltd | 半導体装置 |
| US7004760B2 (en) | 2002-12-24 | 2006-02-28 | Hitachi, Ltd. | Connector and an electronic apparatus having electronic parts connected to each other by the connector |
| WO2006109857A1 (ja) * | 2005-04-11 | 2006-10-19 | Elpida Memory, Inc. | 半導体装置 |
| JP2007318183A (ja) * | 2007-09-03 | 2007-12-06 | Fujitsu Ltd | 積層型半導体装置 |
| JP2009182172A (ja) * | 2008-01-31 | 2009-08-13 | Hitachi Ltd | 電子部品回路基板 |
| JP2009206429A (ja) * | 2008-02-29 | 2009-09-10 | Toshiba Corp | 記憶媒体 |
| JP2009212474A (ja) * | 2008-03-06 | 2009-09-17 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2013083619A (ja) * | 2011-09-27 | 2013-05-09 | Elpida Memory Inc | 半導体チップ、半導体装置、及びその測定方法 |
| JP2017026382A (ja) * | 2015-07-17 | 2017-02-02 | 株式会社東芝 | 電子デバイス |
| EP3261416A1 (en) | 2016-06-22 | 2017-12-27 | Jtekt Corporation | Semiconductor device |
-
1998
- 1998-07-01 JP JP18592098A patent/JP2000022034A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170924A (ja) * | 2000-11-29 | 2002-06-14 | Kyocera Corp | 積層型半導体装置および実装基板 |
| JP4521984B2 (ja) * | 2000-11-29 | 2010-08-11 | 京セラ株式会社 | 積層型半導体装置および実装基板 |
| JP2003017530A (ja) * | 2001-06-28 | 2003-01-17 | Hitachi Ltd | 半導体装置およびその実装方法 |
| JP4677152B2 (ja) * | 2001-09-26 | 2011-04-27 | エルピーダメモリ株式会社 | 半導体装置 |
| JP2003100949A (ja) * | 2001-09-26 | 2003-04-04 | Hitachi Ltd | 半導体装置 |
| US7004760B2 (en) | 2002-12-24 | 2006-02-28 | Hitachi, Ltd. | Connector and an electronic apparatus having electronic parts connected to each other by the connector |
| WO2006109857A1 (ja) * | 2005-04-11 | 2006-10-19 | Elpida Memory, Inc. | 半導体装置 |
| US7659623B2 (en) | 2005-04-11 | 2010-02-09 | Elpida Memory, Inc. | Semiconductor device having improved wiring |
| JP2007318183A (ja) * | 2007-09-03 | 2007-12-06 | Fujitsu Ltd | 積層型半導体装置 |
| JP2009182172A (ja) * | 2008-01-31 | 2009-08-13 | Hitachi Ltd | 電子部品回路基板 |
| JP2009206429A (ja) * | 2008-02-29 | 2009-09-10 | Toshiba Corp | 記憶媒体 |
| JP2009212474A (ja) * | 2008-03-06 | 2009-09-17 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2013083619A (ja) * | 2011-09-27 | 2013-05-09 | Elpida Memory Inc | 半導体チップ、半導体装置、及びその測定方法 |
| JP2017026382A (ja) * | 2015-07-17 | 2017-02-02 | 株式会社東芝 | 電子デバイス |
| EP3261416A1 (en) | 2016-06-22 | 2017-12-27 | Jtekt Corporation | Semiconductor device |
| US10211135B2 (en) | 2016-06-22 | 2019-02-19 | Jtekt Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687803B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US6221753B1 (en) | Flip chip technique for chip assembly | |
| KR100264638B1 (ko) | 스트레스 경감을 위한 히트 싱크가 부착된 칼럼그리드 어레이 | |
| US6762495B1 (en) | Area array package with non-electrically connected solder balls | |
| US6816385B1 (en) | Compliant laminate connector | |
| US20020011657A1 (en) | Semiconductor device, an interposer for the semiconductor device, and a method of manufacturing the same | |
| US20020011668A1 (en) | Electronic package with bonded structure and method of making | |
| JP4917874B2 (ja) | 積層型パッケージ及びその製造方法 | |
| JP2001339043A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
| US7821132B2 (en) | Contact pad and method of forming a contact pad for an integrated circuit | |
| US20030042618A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JP4562579B2 (ja) | 半導体装置 | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| JP2000022034A (ja) | 電子回路装置の接続構造 | |
| JP2000286380A (ja) | 半導体の実装構造および製造方法 | |
| US6498388B2 (en) | Semiconductor module with improved solder joint reliability | |
| JP4157715B2 (ja) | 半導体装置の製造方法 | |
| US20070085220A1 (en) | Re-enforced ball-grid array packages for semiconductor products | |
| JP2007250712A (ja) | 半導体装置及びその製造方法 | |
| JP2001007473A (ja) | 集積回路素子の実装構造および方法 | |
| JP2002231761A (ja) | 電子部品実装体および電子部品 | |
| JP4128722B2 (ja) | 回路基板および電子機器 | |
| JP2007317754A (ja) | 半導体装置 | |
| JP2004047758A (ja) | 半導体装置 | |
| JPH06268141A (ja) | 電子回路装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |