JP2000286380A - 半導体の実装構造および製造方法 - Google Patents
半導体の実装構造および製造方法Info
- Publication number
- JP2000286380A JP2000286380A JP11088957A JP8895799A JP2000286380A JP 2000286380 A JP2000286380 A JP 2000286380A JP 11088957 A JP11088957 A JP 11088957A JP 8895799 A JP8895799 A JP 8895799A JP 2000286380 A JP2000286380 A JP 2000286380A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- stack assembly
- motherboard
- solder
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 スタックモジュールの接続および強度の信頼
性を確保した半導体の実装構造および製造方法を提供す
る。 【解決手段】 半田接続したシングルキャリアの積層間
に樹脂を充填して、スタック組立品を構成すると共に、
該スタック組立品をマザーボードに半田接続し、それら
の間に樹脂を充填したことを特徴とする。
性を確保した半導体の実装構造および製造方法を提供す
る。 【解決手段】 半田接続したシングルキャリアの積層間
に樹脂を充填して、スタック組立品を構成すると共に、
該スタック組立品をマザーボードに半田接続し、それら
の間に樹脂を充填したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体の実装構造
および製造方法に関し、特に、スタックモジュールの接
続構造およびその接続方法に関するものである。
および製造方法に関し、特に、スタックモジュールの接
続構造およびその接続方法に関するものである。
【０００２】
【従来の技術】従来、スタックモジュールは、ベアチッ
プをキャリア基板にマウントしたシングルキャリアを、
半田バンプで接続した後、封止樹脂をシングルキャリア
の間に入れないで、そのまま、マザーボードに搭載して
いた。しかし、それには、下記のような問題点があっ
た。
プをキャリア基板にマウントしたシングルキャリアを、
半田バンプで接続した後、封止樹脂をシングルキャリア
の間に入れないで、そのまま、マザーボードに搭載して
いた。しかし、それには、下記のような問題点があっ
た。
【０００３】その第１の問題点は、温度サイクル試験に
よれば、製品としての信頼性が低いことである。即ち、
マザーボードとスタック組立品との接続に使用している
ボール半田にクラックが生じて、電気的接続の不備と機
械的強度の劣化とがもたらされることである。これは、
マザーボードとスタック組立品の熱膨張係数の違いと、
スタック組立品に柔軟性がないことにより、ボール半田
の部分へ応力集中が生じるためである。
よれば、製品としての信頼性が低いことである。即ち、
マザーボードとスタック組立品との接続に使用している
ボール半田にクラックが生じて、電気的接続の不備と機
械的強度の劣化とがもたらされることである。これは、
マザーボードとスタック組立品の熱膨張係数の違いと、
スタック組立品に柔軟性がないことにより、ボール半田
の部分へ応力集中が生じるためである。
【０００４】また、第２の問題点は、マザーボードの反
りや取り扱いの不備により、ボール半田へのストレスが
集中し、破壊することである。これは、スタックモジュ
ールの製品への着脱によるマザーボードの反りと、ハン
ドリングによるスタック品へのストレスから、電気的お
よび機械的な不具合が生じるためである。
りや取り扱いの不備により、ボール半田へのストレスが
集中し、破壊することである。これは、スタックモジュ
ールの製品への着脱によるマザーボードの反りと、ハン
ドリングによるスタック品へのストレスから、電気的お
よび機械的な不具合が生じるためである。
【０００５】更に、第３の問題点は、キャリアと封止樹
脂との、各熱膨張率およびヤング率の関係を誤ると、熱
衝撃試験を実施するに際して、キャリアを破壊する場合
があることである。
脂との、各熱膨張率およびヤング率の関係を誤ると、熱
衝撃試験を実施するに際して、キャリアを破壊する場合
があることである。
【０００６】
【発明が解決しようとする課題】本発明は、上記事情に
基づいてなされたもので、その目的とするところは、ス
タックモジュールの接続および強度の信頼性を確保した
半導体の実装構造および製造方法を提供することであ
る。
基づいてなされたもので、その目的とするところは、ス
タックモジュールの接続および強度の信頼性を確保した
半導体の実装構造および製造方法を提供することであ
る。
【０００７】
【課題を解決するための手段】このため、本発明の半導
体の実装構造では、ベアチップをキャリア基板にマウン
トしたシングルキャリアを、半田バンプで接続して、互
いに積層し、スタック組立品を構成すると共に、該スタ
ック組立品をマザーボードに半田バンプで接続し、前記
シングルキャリアの積層間および前記スタック組立品と
マザーボードとの間に樹脂を充填したことを特徴とす
る。
体の実装構造では、ベアチップをキャリア基板にマウン
トしたシングルキャリアを、半田バンプで接続して、互
いに積層し、スタック組立品を構成すると共に、該スタ
ック組立品をマザーボードに半田バンプで接続し、前記
シングルキャリアの積層間および前記スタック組立品と
マザーボードとの間に樹脂を充填したことを特徴とす
る。
【０００８】また、本発明の半導体の製造方法では、ベ
アチップをキャリア基板にマウントしたシングルキャリ
アを、半田バンプで接続して、スタック組立品を構成
し、前記シングルキャリアの積層間に樹脂を充填して、
硬化し、その後に、スタック組立品の最下位置のシング
ルキャリアを、そこに設けた半田バンプを介して、半田
ペーストを印刷したマザーボードに接続し、前記スタッ
ク組立品とマザーボードとの間に樹脂を充填して、硬化
したことを特徴とする。
アチップをキャリア基板にマウントしたシングルキャリ
アを、半田バンプで接続して、スタック組立品を構成
し、前記シングルキャリアの積層間に樹脂を充填して、
硬化し、その後に、スタック組立品の最下位置のシング
ルキャリアを、そこに設けた半田バンプを介して、半田
ペーストを印刷したマザーボードに接続し、前記スタッ
ク組立品とマザーボードとの間に樹脂を充填して、硬化
したことを特徴とする。
【０００９】また、同じく、本発明の半導体の製造方法
では、ベアチップをキャリア基板にマウントしたシング
ルキャリアを、半田バンプで接続して、スタック組立品
を構成し、その後に、スタック組立品の最下位置のシン
グルキャリアを、そこに設けた半田を介して、半田ペー
ストを印刷したマザーボードに接続し、前記シングルキ
ャリアの積層間および前記スタック組立品とマザーボー
ドとの間に樹脂を充填して、硬化したことを特徴とす
る。
では、ベアチップをキャリア基板にマウントしたシング
ルキャリアを、半田バンプで接続して、スタック組立品
を構成し、その後に、スタック組立品の最下位置のシン
グルキャリアを、そこに設けた半田を介して、半田ペー
ストを印刷したマザーボードに接続し、前記シングルキ
ャリアの積層間および前記スタック組立品とマザーボー
ドとの間に樹脂を充填して、硬化したことを特徴とす
る。
【００１０】従って、電気的あるいは機械的な負荷がか
かっても、スタック組立品自体、あるいは、スタック組
立品とマザーボードとの間の接続について、半田接続に
前記樹脂が関与し、その接続信頼性を向上できる。
かっても、スタック組立品自体、あるいは、スタック組
立品とマザーボードとの間の接続について、半田接続に
前記樹脂が関与し、その接続信頼性を向上できる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して、具体的に説明する。なお、図１は本発明
の第１の実施の形態を示す半導体の実装構造の縦断側面
図、図２は第２の実施の形態を示す半導体の実装構造の
縦断側面図である。
面を参照して、具体的に説明する。なお、図１は本発明
の第１の実施の形態を示す半導体の実装構造の縦断側面
図、図２は第２の実施の形態を示す半導体の実装構造の
縦断側面図である。
【００１２】（第１の実施の形態）ここでのスタックモ
ジュール１は、スタック組立品２をマザーボード８に、
所謂、ボール半田（半田バンプ）などの半田付けにより
搭載された状態で、構成したもので、スタック組立品２
とマザーボード８との間、および、スタック組立品２を
構成するシングルキャリアの各キャリア基板４の間に、
封止樹脂７が充填、介装されている。
ジュール１は、スタック組立品２をマザーボード８に、
所謂、ボール半田（半田バンプ）などの半田付けにより
搭載された状態で、構成したもので、スタック組立品２
とマザーボード８との間、および、スタック組立品２を
構成するシングルキャリアの各キャリア基板４の間に、
封止樹脂７が充填、介装されている。
【００１３】ここでのスタック組立品２は、シングルキ
ャリア３にボール半田６を挟んで、多段に積み重ねたも
のであり、その各シングルキャリア３では、フリップチ
ップ工法により、キャリア基板４にＬＳＩチップ（ベア
チップ）５が搭載されている。なお、これらキャリア基
板４には、ＬＳＩチップ５の線膨張率に近い材料のセラ
ミック系が用いられることが望ましい。
ャリア３にボール半田６を挟んで、多段に積み重ねたも
のであり、その各シングルキャリア３では、フリップチ
ップ工法により、キャリア基板４にＬＳＩチップ（ベア
チップ）５が搭載されている。なお、これらキャリア基
板４には、ＬＳＩチップ５の線膨張率に近い材料のセラ
ミック系が用いられることが望ましい。
【００１４】また、キャリア基板４は、熱ストレスに柔
軟に対応できる、ヤング率が小さく、伸びの大きな有機
系の材料で構成されても良い。更に、マザーボード８
は、キャリア基板４の線膨張率に近い材料が好ましい。
しかし、重量軽減や低コストや取り扱いの便宜などを考
慮すると、有機材料の基板でも良い。また、封止樹脂７
は、ボール半田の熱膨張率に近い材料（例えば、ヤング
率：５〜４０ＧＰａ、好ましくは、１０〜３０ＧＰａ、
熱膨張率：１〜４０ｐｐｍ／℃、好ましくは、５〜３０
ｐｐｍ／℃、）が用いられる。また、ガラス転移点の温
度は、実使用条件より高い方が良い（即ち、８０℃を下
限とし、好ましくは、９０〜２００℃の条件を満足する
のがよい）。
軟に対応できる、ヤング率が小さく、伸びの大きな有機
系の材料で構成されても良い。更に、マザーボード８
は、キャリア基板４の線膨張率に近い材料が好ましい。
しかし、重量軽減や低コストや取り扱いの便宜などを考
慮すると、有機材料の基板でも良い。また、封止樹脂７
は、ボール半田の熱膨張率に近い材料（例えば、ヤング
率：５〜４０ＧＰａ、好ましくは、１０〜３０ＧＰａ、
熱膨張率：１〜４０ｐｐｍ／℃、好ましくは、５〜３０
ｐｐｍ／℃、）が用いられる。また、ガラス転移点の温
度は、実使用条件より高い方が良い（即ち、８０℃を下
限とし、好ましくは、９０〜２００℃の条件を満足する
のがよい）。
【００１５】このように、ボール半田を使用して、マザ
ーボード８と、これに半田接続されたスタック組立品２
との間、および、スタック組立品のシングルキャリア間
に、樹脂を充填することにより、それらの相互接続にお
けるボール半田の、熱サイクルにおける接続信頼性が向
上する。これは、樹脂を充填することで、ボール半田部
分にかかる応力が分散するからである。
ーボード８と、これに半田接続されたスタック組立品２
との間、および、スタック組立品のシングルキャリア間
に、樹脂を充填することにより、それらの相互接続にお
けるボール半田の、熱サイクルにおける接続信頼性が向
上する。これは、樹脂を充填することで、ボール半田部
分にかかる応力が分散するからである。
【００１６】（第２の実施の形態）本発明の別の実施の
形態は、図２に示されている。ここでは、半田接続され
たスタック組立品の各シングルキャリアの間、および、
スタック組立品の最下位置のシングルキャリアとマザー
ボード８との間に、そのホール半田部分の付近だけに、
好ましくは、その周囲を囲むように、樹脂を充填してい
る。従って、少ない樹脂量で、キャリア基板の応力破壊
を防ぎ、しかも、スタックモジュール１における半田接
続を補強し、その接続信頼性を向上することができる。
形態は、図２に示されている。ここでは、半田接続され
たスタック組立品の各シングルキャリアの間、および、
スタック組立品の最下位置のシングルキャリアとマザー
ボード８との間に、そのホール半田部分の付近だけに、
好ましくは、その周囲を囲むように、樹脂を充填してい
る。従って、少ない樹脂量で、キャリア基板の応力破壊
を防ぎ、しかも、スタックモジュール１における半田接
続を補強し、その接続信頼性を向上することができる。
【００１７】（第３の実施の形態）次に、本発明による
半導体の製造方法について説明する。スタック組立品の
シングルキャリア間への樹脂の充填、介装方法として
は、次の二つの方法がある。
半導体の製造方法について説明する。スタック組立品の
シングルキャリア間への樹脂の充填、介装方法として
は、次の二つの方法がある。
【００１８】第１の方法として、図３に示すように、ス
タック組立品２にした時点で先ず樹脂充填をなし、次い
で、マザーボード８にスタック組立品２の最下位置のキ
ャリア基板４を半田接続し、その後で、部分的に封止樹
脂を充填する方法である。
タック組立品２にした時点で先ず樹脂充填をなし、次い
で、マザーボード８にスタック組立品２の最下位置のキ
ャリア基板４を半田接続し、その後で、部分的に封止樹
脂を充填する方法である。
【００１９】即ち、シングルキャリア３を半田接続し
て、スタック組立品２を構成し、シングルキャリア３の
積層間に、ディスペンサなどを使用して、樹脂７を充填
する。特に、ボール半田表面での表面張力を利用して、
更には、キャリア基板間での毛細管現象を利用して、ボ
ール半田の近傍、その周囲に対して、樹脂７の充填を行
う。そして、例えば、恒温槽内において樹脂の硬化を行
う。
て、スタック組立品２を構成し、シングルキャリア３の
積層間に、ディスペンサなどを使用して、樹脂７を充填
する。特に、ボール半田表面での表面張力を利用して、
更には、キャリア基板間での毛細管現象を利用して、ボ
ール半田の近傍、その周囲に対して、樹脂７の充填を行
う。そして、例えば、恒温槽内において樹脂の硬化を行
う。
【００２０】なお、スタック組立品２での樹脂７の充填
時には、それが他に流れないように、例えば、テフロン
系のモールド型を使用するとよい。その後に、スタック
組立品２の最下位置のシングルキャリア３を、そこに設
けたボール半田６を介して、リフローにより、半田ペー
ストを印刷したマザーボード８に接続し、スタック組立
品２とマザーボード８との間に樹脂７を充填して、上述
と同様に、硬化するのである。この方法は、予め、スタ
ック組立品単体で、封止樹脂７を充填することで、作業
性を向上できる利点がある。
時には、それが他に流れないように、例えば、テフロン
系のモールド型を使用するとよい。その後に、スタック
組立品２の最下位置のシングルキャリア３を、そこに設
けたボール半田６を介して、リフローにより、半田ペー
ストを印刷したマザーボード８に接続し、スタック組立
品２とマザーボード８との間に樹脂７を充填して、上述
と同様に、硬化するのである。この方法は、予め、スタ
ック組立品単体で、封止樹脂７を充填することで、作業
性を向上できる利点がある。
【００２１】また、第２の方法として、図４に示すよう
に、スタック組立品２をマザーボード８に半田接続した
後で、封止樹脂７を充填する方法がある。
に、スタック組立品２をマザーボード８に半田接続した
後で、封止樹脂７を充填する方法がある。
【００２２】即ち、シングルキャリア３をボール半田６
を介して接続して、スタック組立品２を構成し、その後
に、スタック組立品２の最下位置のシングルキャリア３
を、そこに設けたボール半田６を介して、リフローによ
り、半田ペーストを印刷したマザーボード８に接続す
る。そして、シングルキャリア３の積層間、および、ス
タック組立品２とマザーボード８との間に樹脂７を充填
して、硬化するのである。この方法は、封止樹脂７の充
填（注入）が最後にできるので、スタックモジュール１
の電気的確認が終了してから、樹脂による組立作業を行
えるため、一回の工程で、半導体の実装構造が得られ
る。
を介して接続して、スタック組立品２を構成し、その後
に、スタック組立品２の最下位置のシングルキャリア３
を、そこに設けたボール半田６を介して、リフローによ
り、半田ペーストを印刷したマザーボード８に接続す
る。そして、シングルキャリア３の積層間、および、ス
タック組立品２とマザーボード８との間に樹脂７を充填
して、硬化するのである。この方法は、封止樹脂７の充
填（注入）が最後にできるので、スタックモジュール１
の電気的確認が終了してから、樹脂による組立作業を行
えるため、一回の工程で、半導体の実装構造が得られ
る。
【００２３】なお、これらの製造方法において、樹脂７
の充填に際しては、前述のように、スタック組立品２の
周囲、あるいは、これとマザーボード８との間隙の周囲
に、ディスペンサを用いて、樹脂を充填する仕方、ま
た、スタック組立品２の周囲についての樹脂７の充填
（例えば、ディスペンサによる樹脂充填）では、樹脂の
流出を防止するように、スタック組立品２の周囲を囲む
モールド型を採用する仕方があるが、その他に、半田バ
ンプを介してシングルキャリア３を積層したスタック組
立品２を、そのまま、溶融樹脂に浸漬するディップ方式
を採用してもよい。
の充填に際しては、前述のように、スタック組立品２の
周囲、あるいは、これとマザーボード８との間隙の周囲
に、ディスペンサを用いて、樹脂を充填する仕方、ま
た、スタック組立品２の周囲についての樹脂７の充填
（例えば、ディスペンサによる樹脂充填）では、樹脂の
流出を防止するように、スタック組立品２の周囲を囲む
モールド型を採用する仕方があるが、その他に、半田バ
ンプを介してシングルキャリア３を積層したスタック組
立品２を、そのまま、溶融樹脂に浸漬するディップ方式
を採用してもよい。
【００２４】
【実施例】以下、本発明の具体例について、樹脂封止の
条件、その性能の解析などを含めて説明する。本発明者
らは、ベアチップをキャリア基板にフリップチップマウ
ントし、更に、そのキャリア基板を、複数、半田バンプ
を介して積層する、所謂、３次元スタックメモリ技術に
おいて、そのスタック組立品が、温度サイクル試験で、
半田バンプ接合部の疲労寿命が、キャリア基板の材質、
半田バンプから離れた位置での、基板間を封止する樹脂
の有無によって、どのように影響されるかを明らかにし
た。
条件、その性能の解析などを含めて説明する。本発明者
らは、ベアチップをキャリア基板にフリップチップマウ
ントし、更に、そのキャリア基板を、複数、半田バンプ
を介して積層する、所謂、３次元スタックメモリ技術に
おいて、そのスタック組立品が、温度サイクル試験で、
半田バンプ接合部の疲労寿命が、キャリア基板の材質、
半田バンプから離れた位置での、基板間を封止する樹脂
の有無によって、どのように影響されるかを明らかにし
た。
【００２５】（封止樹脂の最適物性の熱応力解析）そし
て、ここでは、更に、半田バンプの近傍に、封止樹脂を
充填した際の、封止樹脂の物性（ヤング率、熱膨張率）
が、キャリア基板の応力や半田バンプの寿命に対して、
どのような影響を持つかを検討し、その最適な封止樹脂
の物性値について考察する。
て、ここでは、更に、半田バンプの近傍に、封止樹脂を
充填した際の、封止樹脂の物性（ヤング率、熱膨張率）
が、キャリア基板の応力や半田バンプの寿命に対して、
どのような影響を持つかを検討し、その最適な封止樹脂
の物性値について考察する。
【００２６】実験によれば、樹脂封止によって、温度サ
イクル試験での半田バンプの寿命が大幅に増加すること
が確認された。なお、樹脂の種類によっては、キャリア
基板に過度のストレスを与え、クラックを発生する懸念
があるので、樹脂のヤング率、熱膨張率の違いによっ
て、基板に発生する応力がどのように変化するかを知る
必要があった。
イクル試験での半田バンプの寿命が大幅に増加すること
が確認された。なお、樹脂の種類によっては、キャリア
基板に過度のストレスを与え、クラックを発生する懸念
があるので、樹脂のヤング率、熱膨張率の違いによっ
て、基板に発生する応力がどのように変化するかを知る
必要があった。
【００２７】この実施例では、スタック組立品として、
そのキャリア基板に１６ｍｍ×１３．４ｍｍ×０．４５
ｍｍのセラミック板を採用し、半田バンプを介しての、
４枚のキャリア基板の積層高さ（マザーボード上のスタ
ック組立品の高さ）を、全体として３．３ｍｍとした。
そのキャリア基板に１６ｍｍ×１３．４ｍｍ×０．４５
ｍｍのセラミック板を採用し、半田バンプを介しての、
４枚のキャリア基板の積層高さ（マザーボード上のスタ
ック組立品の高さ）を、全体として３．３ｍｍとした。
【００２８】封止樹脂の物性の相違による影響を調べる
ために、ここでは有限要素法を用いて、熱応力解析を行
った。即ち、キャリア基板に発生する最大引張応力と、
半田バンプの接合部角から基板の縁までの距離が５０μ
ｍである条件での半田バンプに生じる歪みを求めた。な
お、基板の応力は、材料の破壊強度と比較し、半田バン
プの歪みは下式によって計算した疲労寿命によって比較
した。
ために、ここでは有限要素法を用いて、熱応力解析を行
った。即ち、キャリア基板に発生する最大引張応力と、
半田バンプの接合部角から基板の縁までの距離が５０μ
ｍである条件での半田バンプに生じる歪みを求めた。な
お、基板の応力は、材料の破壊強度と比較し、半田バン
プの歪みは下式によって計算した疲労寿命によって比較
した。
【００２９】Ｎｆ＝１０００（Δεp／０．０２）-2.0 但し、Ｎｆ：疲労寿命サイクル数、Δεp：相当塑性歪
み振幅である。この解析モデルは８節点ソリッド要素を
使用し、スタック組立品の１／４領域を対象とする対称
モデルとした。要素数は約２１０００である。荷重条件
は１８３℃で、ストレスフリーとして、−４０〜１２５
℃の間の温度サイクルを１サイクル加えた。各材料は弾
性体として扱っているが、半田については、温度依存の
塑性を考慮している。なお、樹脂物性の変化による影響
を大きく捉えるために、樹脂のヤング率を１〜１５０Ｇ
Ｐａ、熱膨張率を１〜１００ｐｐｍ／℃の範囲で変化さ
せた。その結果、基準ケースとして、樹脂のヤング率＝
１０ＧＰａ、熱膨張率＝２６ｐｐｍ／℃とした場合のス
タック組立品中央断面での変形と最大主応力の分布を図
５に示す。なお、この時の温度は−４０℃である。樹脂
は、基板やチップよりも熱膨張率が大きいために、樹脂
の収縮によって基板に反りが発生している。
み振幅である。この解析モデルは８節点ソリッド要素を
使用し、スタック組立品の１／４領域を対象とする対称
モデルとした。要素数は約２１０００である。荷重条件
は１８３℃で、ストレスフリーとして、−４０〜１２５
℃の間の温度サイクルを１サイクル加えた。各材料は弾
性体として扱っているが、半田については、温度依存の
塑性を考慮している。なお、樹脂物性の変化による影響
を大きく捉えるために、樹脂のヤング率を１〜１５０Ｇ
Ｐａ、熱膨張率を１〜１００ｐｐｍ／℃の範囲で変化さ
せた。その結果、基準ケースとして、樹脂のヤング率＝
１０ＧＰａ、熱膨張率＝２６ｐｐｍ／℃とした場合のス
タック組立品中央断面での変形と最大主応力の分布を図
５に示す。なお、この時の温度は−４０℃である。樹脂
は、基板やチップよりも熱膨張率が大きいために、樹脂
の収縮によって基板に反りが発生している。
【００３０】即ち、最上段の基板では、外側に比較的高
い、約１００ＭＰａの応力が確認でき、また、半田バン
プ間の基板では、約８０ＭＰａの応力が確認できる。一
方、半田バンプには、約１８０ＭＰａの応力が生じてい
るが、これは低温度で半田が硬くなっているためであ
る。更に詳細に観察すると、２段目と３段目のバンプの
応力が１段目と４段目のバンプの応力より高くなってい
る。これは１段目がマザーボードと接し、４段目には、
それ以上の基板がないためである。
い、約１００ＭＰａの応力が確認でき、また、半田バン
プ間の基板では、約８０ＭＰａの応力が確認できる。一
方、半田バンプには、約１８０ＭＰａの応力が生じてい
るが、これは低温度で半田が硬くなっているためであ
る。更に詳細に観察すると、２段目と３段目のバンプの
応力が１段目と４段目のバンプの応力より高くなってい
る。これは１段目がマザーボードと接し、４段目には、
それ以上の基板がないためである。
【００３１】次に、応力の方向を確認するために、同じ
断面での最大主応力ベクトルの分布を図６に示す。ここ
では、最上段の基板で面内方向に、バンプ間の基板で厚
み方向に応力が発生していることが確認できる。
断面での最大主応力ベクトルの分布を図６に示す。ここ
では、最上段の基板で面内方向に、バンプ間の基板で厚
み方向に応力が発生していることが確認できる。
【００３２】次に、樹脂の物性値の違いによる基板の応
力を評価するために、基板の最大主応力をσ、基板の破
壊強度をσｃとして、次式に示す安全係数Ｓを定義す
る。なお、Ｓ≦１で破壊、Ｓ＝∞で応力０と考える。ま
た、横軸にヤング率、縦軸に熱膨張率をとる。更に、図
７には、ヤング率−熱膨張率平面でのＳの分布が示され
ている。
力を評価するために、基板の最大主応力をσ、基板の破
壊強度をσｃとして、次式に示す安全係数Ｓを定義す
る。なお、Ｓ≦１で破壊、Ｓ＝∞で応力０と考える。ま
た、横軸にヤング率、縦軸に熱膨張率をとる。更に、図
７には、ヤング率−熱膨張率平面でのＳの分布が示され
ている。
【００３３】バンプの疲労寿命については、バンプの中
の最大のΔεpを求め、最初の式に従って計算し、前述
の基準ケースでの疲労寿命を１とした相対値で評価し
た。図８はバンプ相対寿命の樹脂物性値との相関を示し
ている。
の最大のΔεpを求め、最初の式に従って計算し、前述
の基準ケースでの疲労寿命を１とした相対値で評価し
た。図８はバンプ相対寿命の樹脂物性値との相関を示し
ている。
【００３４】これによれば、ヤング率が約４０ＧＰａ以
下、熱膨張率が４０ｐｐｍ／℃以下の領域で、物性値の
数値が小さいほど、基板の安全係数Ｓは１より大きくな
り、安全側となることが確認できる。これは、基板にと
って、樹脂封止をしない方がよいことを示している。そ
れに対し、バンプの寿命は、ヤング率が６０ＧＰａ、熱
膨張率が１０ｐｐｍ／℃の辺りで最大値を持っている。
これから、バンプに対する樹脂の効果には、最適な物性
値の組み合わせが存在することが認められる。例えば、
バンプ寿命を２倍に増加させ、基板の安全係数をできる
だけ大きくとるにはヤング率が約２２ＧＰａ、熱膨張率
が２０ｐｐｍ／℃の樹脂を選べばよく、この時のガラス
セラミック基板（キャリア基板）の安全係数は約１．７
である。
下、熱膨張率が４０ｐｐｍ／℃以下の領域で、物性値の
数値が小さいほど、基板の安全係数Ｓは１より大きくな
り、安全側となることが確認できる。これは、基板にと
って、樹脂封止をしない方がよいことを示している。そ
れに対し、バンプの寿命は、ヤング率が６０ＧＰａ、熱
膨張率が１０ｐｐｍ／℃の辺りで最大値を持っている。
これから、バンプに対する樹脂の効果には、最適な物性
値の組み合わせが存在することが認められる。例えば、
バンプ寿命を２倍に増加させ、基板の安全係数をできる
だけ大きくとるにはヤング率が約２２ＧＰａ、熱膨張率
が２０ｐｐｍ／℃の樹脂を選べばよく、この時のガラス
セラミック基板（キャリア基板）の安全係数は約１．７
である。
【００３５】このような成果を分析した結果、本発明で
は、キャリア基板および／あるいはマザーボードの材質
如何にも依るが、予想される実用基板の材質を考慮して
も、封止樹脂には、ヤング率が５〜４０ＧＰａ、好まし
くは、１０〜３０ＧＰａ、熱膨張率が１〜４０ｐｐｍ／
℃、好ましくは、５〜３０ｐｐｍ／℃であれば、基板の
実用上の安全係数を満足し、しかも、半田バンプの寿命
も満足できることが確認できた。即ち、上記の条件で
は、封止樹脂が基板の応力を、許容範囲において増加さ
せはするが、バンプの疲労寿命を延ばす効果が認められ
るのである。
は、キャリア基板および／あるいはマザーボードの材質
如何にも依るが、予想される実用基板の材質を考慮して
も、封止樹脂には、ヤング率が５〜４０ＧＰａ、好まし
くは、１０〜３０ＧＰａ、熱膨張率が１〜４０ｐｐｍ／
℃、好ましくは、５〜３０ｐｐｍ／℃であれば、基板の
実用上の安全係数を満足し、しかも、半田バンプの寿命
も満足できることが確認できた。即ち、上記の条件で
は、封止樹脂が基板の応力を、許容範囲において増加さ
せはするが、バンプの疲労寿命を延ばす効果が認められ
るのである。
【００３６】なお、封止樹脂の材料としては、ガラス転
移点が８０℃を下限とする範囲、好ましくは、９０〜２
００℃の範囲、特に、基板がセラミックである場合、１
５０℃前後である、エポキシ系、ポリウレタン系、フェ
ノール系、ポリイミド系、シリコン系樹脂などが採用で
きる。また、キャリア基板あるいは／およびマザーボー
ドには、互いに異なるとしても、その熱膨張率が２〜１
６ｐｐｍ／℃、好ましくは、３〜１０ｐｐｍ／℃、特
に、４〜６ｐｐｍ／℃のものを採用するのが、半田バン
プ（例えば、この熱膨張率が２５ｐｐｍ／℃であって
も）に対して有効である。
移点が８０℃を下限とする範囲、好ましくは、９０〜２
００℃の範囲、特に、基板がセラミックである場合、１
５０℃前後である、エポキシ系、ポリウレタン系、フェ
ノール系、ポリイミド系、シリコン系樹脂などが採用で
きる。また、キャリア基板あるいは／およびマザーボー
ドには、互いに異なるとしても、その熱膨張率が２〜１
６ｐｐｍ／℃、好ましくは、３〜１０ｐｐｍ／℃、特
に、４〜６ｐｐｍ／℃のものを採用するのが、半田バン
プ（例えば、この熱膨張率が２５ｐｐｍ／℃であって
も）に対して有効である。
【００３７】（封止樹脂の充填方法）既に述べているよ
うに、樹脂充填にはディスペンサを採用する場合、これ
に加えて、樹脂の外部への流出を防止するために、スタ
ック組立品の周囲をモールド型で囲む方式を採用する場
合、更には、スタック組立品あるいは／およびマザーボ
ードを溶融樹脂に浸漬するディップ方式を採用する場合
があるが、この実施例では、図９に示すように、モール
ド型を採用する場合を、具体的に説明する。
うに、樹脂充填にはディスペンサを採用する場合、これ
に加えて、樹脂の外部への流出を防止するために、スタ
ック組立品の周囲をモールド型で囲む方式を採用する場
合、更には、スタック組立品あるいは／およびマザーボ
ードを溶融樹脂に浸漬するディップ方式を採用する場合
があるが、この実施例では、図９に示すように、モール
ド型を採用する場合を、具体的に説明する。
【００３８】ここでは、半田バンプ６を介してキャリア
基板４を積層し、スタック組立品２を構成すると共に、
このスタック組立品２をマザーボード８の両側に、半田
バンプ６を介して装着した状態で、割型９に挟み込み、
その上端開口からディスペンサ１０を用いて、樹脂を充
填するのである。これにより、樹脂充填に際して、必要
以外への樹脂の流出を防止できる。
基板４を積層し、スタック組立品２を構成すると共に、
このスタック組立品２をマザーボード８の両側に、半田
バンプ６を介して装着した状態で、割型９に挟み込み、
その上端開口からディスペンサ１０を用いて、樹脂を充
填するのである。これにより、樹脂充填に際して、必要
以外への樹脂の流出を防止できる。
【００３９】（半導体の実装構造を実現するプロセス）
ここでは、スタックモジュールをマザーボードに搭載し
た半導体の実装構造を得る具体的なプロセスを、図１０
を参照して、例示する。先ず、モジュール基板（マザー
ボード）を１００〜２００℃で２時間、ベーキングする
（ステップ：Ｓ１）。そして、メタルマスクを用いて、
半田印刷を行い（ステップ：Ｓ２）、モジュール基板の
片面にスタックメモリ（スタック組立品）、ロジックＩ
Ｃなどの部品を搭載する（ステップ：Ｓ３）。この状態
で、リフロー工程に入り、予備加熱（１５０〜１７０
℃）を６０〜９０秒行い、その後に、ピーク温度が２３
０℃になるまで、本加熱を行う（ステップ：Ｓ４）。
ここでは、スタックモジュールをマザーボードに搭載し
た半導体の実装構造を得る具体的なプロセスを、図１０
を参照して、例示する。先ず、モジュール基板（マザー
ボード）を１００〜２００℃で２時間、ベーキングする
（ステップ：Ｓ１）。そして、メタルマスクを用いて、
半田印刷を行い（ステップ：Ｓ２）、モジュール基板の
片面にスタックメモリ（スタック組立品）、ロジックＩ
Ｃなどの部品を搭載する（ステップ：Ｓ３）。この状態
で、リフロー工程に入り、予備加熱（１５０〜１７０
℃）を６０〜９０秒行い、その後に、ピーク温度が２３
０℃になるまで、本加熱を行う（ステップ：Ｓ４）。
【００４０】次いで、後に除去することができるポリウ
レタン系樹脂を用いて、部品固着を行い（ステップ：Ｓ
５）、再び、モジュール基板の反対面に、半田印刷を行
って（ステップ：Ｓ６）、前述と同様なスタックメモ
リ、ロジックＩＣなどの部品を搭載する（ステップ：Ｓ
７）。次に、リフロー工程（ステップ：Ｓ８）を経て、
基板分割を行い（ステップ：Ｓ９）、洗浄工程に入る
（ステップ：Ｓ１０）。
レタン系樹脂を用いて、部品固着を行い（ステップ：Ｓ
５）、再び、モジュール基板の反対面に、半田印刷を行
って（ステップ：Ｓ６）、前述と同様なスタックメモ
リ、ロジックＩＣなどの部品を搭載する（ステップ：Ｓ
７）。次に、リフロー工程（ステップ：Ｓ８）を経て、
基板分割を行い（ステップ：Ｓ９）、洗浄工程に入る
（ステップ：Ｓ１０）。
【００４１】洗浄後は、Ｘ線透視、外観検査（ステッ
プ：Ｓ１１）で、不良品を跳ね出し、更に、ＤＣテスト
およびファンクションテストを行う（ステップ：Ｓ１
２）。その結果、良品と判定されたものだけが、次のモ
ールド工程（ステップ：１３）に移行する。ここでは、
半田バンプでの表面張力、キャリア基板間での毛細管現
象を利用して、前述の封止樹脂の充填方法（ここでは、
モールド型を５０℃に加熱する）が採用される。この場
合、好ましくは、ディスペンサの使用によって、少なく
とも、半田バンプの近傍、特に、その周囲に樹脂充填を
行うが、全体をモールドする方式を採用してもよい。そ
の後、所要の温度で封止樹脂を硬化する（１００〜１５
０℃で２時間）。
プ：Ｓ１１）で、不良品を跳ね出し、更に、ＤＣテスト
およびファンクションテストを行う（ステップ：Ｓ１
２）。その結果、良品と判定されたものだけが、次のモ
ールド工程（ステップ：１３）に移行する。ここでは、
半田バンプでの表面張力、キャリア基板間での毛細管現
象を利用して、前述の封止樹脂の充填方法（ここでは、
モールド型を５０℃に加熱する）が採用される。この場
合、好ましくは、ディスペンサの使用によって、少なく
とも、半田バンプの近傍、特に、その周囲に樹脂充填を
行うが、全体をモールドする方式を採用してもよい。そ
の後、所要の温度で封止樹脂を硬化する（１００〜１５
０℃で２時間）。
【００４２】その後は、通常のように、外観検査（ステ
ップ：Ｓ１４）、ＤＣテストおよびファンクションテス
ト（ステップ：Ｓ１５）、および、再度の外観検査（ス
テップ：Ｓ１６）を経てプロセスを終了する。
ップ：Ｓ１４）、ＤＣテストおよびファンクションテス
ト（ステップ：Ｓ１５）、および、再度の外観検査（ス
テップ：Ｓ１６）を経てプロセスを終了する。
【００４３】なお、本発明での半導体の製造方法は、勿
論、具体例として挙げた、このプロセスに限定されるも
のではない。
論、具体例として挙げた、このプロセスに限定されるも
のではない。
【００４４】
【発明の効果】本発明は、以上詳述したようになり、以
下のような効果を発揮する。即ち、その効果として、ボ
ール半田などの半田の接続部の、熱による繰り返しスト
レスに対しての電気的および機械的な信頼性が向上す
る。それは、マザーボードとシングルキャリアのキャリ
ア基板との、材料の線膨張率の違いによって、封止樹脂
を注入しないと、半田の接続部に応力が集中し、破断す
る畏れがあるが、封止樹脂をマザーボードとスタック組
立品の間と、スタック組立品のシングルキャリア間に充
填、介装することにより、半田への集中応力が、例え
ば、１／３まで緩和されるなどの、接続信頼性が格段に
向上するからである。
下のような効果を発揮する。即ち、その効果として、ボ
ール半田などの半田の接続部の、熱による繰り返しスト
レスに対しての電気的および機械的な信頼性が向上す
る。それは、マザーボードとシングルキャリアのキャリ
ア基板との、材料の線膨張率の違いによって、封止樹脂
を注入しないと、半田の接続部に応力が集中し、破断す
る畏れがあるが、封止樹脂をマザーボードとスタック組
立品の間と、スタック組立品のシングルキャリア間に充
填、介装することにより、半田への集中応力が、例え
ば、１／３まで緩和されるなどの、接続信頼性が格段に
向上するからである。
【００４５】当然の効果として、封止樹脂により、機械
的ストレスに対してスタックモジュールの構造が強固に
なり、半導体の実装構造として、振動や衝撃に十分に耐
えることができる。
的ストレスに対してスタックモジュールの構造が強固に
なり、半導体の実装構造として、振動や衝撃に十分に耐
えることができる。
【図１】本発明の第１の実施の形態を示す縦断側面図で
ある。
ある。
【図２】本発明の第２の実施の形態を示す縦断側面図で
ある。
ある。
【図３】本発明の半導体の製造方法の一例を示す説明図
である。
である。
【図４】同じく、製造方法の他の例を示す説明図であ
る。
る。
【図５】スタック組立品の変形と最大主応力の分布を示
す模式図である。
す模式図である。
【図６】最大主応力ベクトルの分布を示す模式図であ
る。
る。
【図７】ヤング率−熱膨張率平面のＳ分布図である。
【図８】バンプ相対寿命の樹脂物性値との相関グラフで
ある。
ある。
【図９】モールド型の使用態様を示す概略断面図であ
る。
る。
【図１０】半導体実装品の製造プロセスを示すチャート
である。
である。
１ スタックモジュール ２ スタック組立品 ３ シングルキャリア ４ キャリア基板 ５ ＬＳＩチップ ６ ボール半田 ７ 封止樹脂 ８ マザーボード ９ 割型 １０ ディスペンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/11 (72)発明者 仙波 直治 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 海老原 伸明 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 大川 清一郎 神奈川県川崎市高津区坂戸３−２−１ 株 式会社エヌイーシー情報システムズ内
Claims (16)
- 【請求項１】 ベアチップをキャリア基板にマウントし
たシングルキャリアを、半田バンプで接続して、互いに
積層し、スタック組立品を構成すると共に、該スタック
組立品をマザーボードに半田バンプで接続し、前記シン
グルキャリアの積層間および前記スタック組立品とマザ
ーボードとの間に樹脂を充填したことを特徴とする半導
体の実装構造。 - 【請求項２】 前記樹脂の充填箇所は、少なくとも、半
田バンプの近傍、好ましくは、前記半田バンプの周囲と
することを特徴とする請求項１に記載の半導体の実装構
造。 - 【請求項３】 前記樹脂は、前記半田バンプの熱膨張率
に近い熱膨張率の材料で構成されていることを特徴とす
る請求項１あるいは２に記載の半導体の実装構造。 - 【請求項４】 前記マザーボードは、前記シングルキャ
リアのキャリア基板の線膨張率に近い線膨張率の材料で
構成されていることを特徴とする請求項１ないし３に記
載の半導体の実装構造。 - 【請求項５】 前記半田バンプはボール半田であり、前
記シングルキャリアのキャリア基板の間、また、該キャ
リア基板とマザーボードとの間に、所望間隔を明けるよ
うに、それらを接続していることを特徴とする請求項１
ないし４の何れかに記載の半導体の実装構造。 - 【請求項６】 ベアチップをキャリア基板にマウントし
たシングルキャリアを、半田バンプで接続して、スタッ
ク組立品を構成し、前記シングルキャリアの積層間に樹
脂を充填して、硬化し、その後に、スタック組立品の最
下位置のシングルキャリアを、そこに設けた半田バンプ
を介して、半田ペーストを印刷したマザーボードに接続
し、前記スタック組立品とマザーボードとの間に樹脂を
充填して、硬化したことを特徴とする半導体の製造方
法。 - 【請求項７】 ベアチップをキャリア基板にマウントし
たシングルキャリアを、半田バンプで接続して、スタッ
ク組立品を構成し、その後に、スタック組立品の最下位
置のシングルキャリアを、そこに設けた半田を介して、
半田ペーストを印刷したマザーボードに接続し、前記シ
ングルキャリアの積層間および前記スタック組立品とマ
ザーボードとの間に樹脂を充填して、硬化したことを特
徴とする半導体の製造方法。 - 【請求項８】 前記樹脂の充填に際しては、前記スタッ
ク組立品の周囲およびこれとマザーボードとの間隙の周
囲から、ディスペンサによって、所要の樹脂を、少なく
とも、半田バンプの近傍、好ましくは、その周囲に充填
することを特徴とする請求項６あるいは７に記載の半導
体の製造方法。 - 【請求項９】 前記樹脂の充填に際しては、前記スタッ
ク組立品の周囲を型枠で囲むことで、樹脂の流出を防止
すると共に、少なくとも、半田バンプの近傍、好ましく
は、その周囲に充填することを特徴とする請求項６に記
載の半導体の製造方法。 - 【請求項１０】 前記樹脂の充填に際しては、前記スタ
ック組立品を、所要の溶融樹脂中に浸漬して、少なくと
も、半田バンプの近傍、好ましくは、その周囲に充填す
ることを特徴とする請求項６あるいは７に記載の半導体
の製造方法。 - 【請求項１１】 前記シングルキャリア間、あるいは、
これらの積層で構成されるスタック組立品とマザーボー
ドとの間に充填される樹脂は、ヤング率が５ないし４０
ＧＰａ、好ましくは、１０ないし３０ＧＰａであること
を特徴とする請求項１ないし５の何れかに記載の半導体
の実装構造。 - 【請求項１２】 前記シングルキャリア間、あるいは、
これらの組立品であるスタック組立品とマザーボードと
の間に充填される樹脂は、その熱膨張率が、１ないし４
０ｐｐｍ／℃、好ましくは、５ないし３０ｐｐｍ／℃で
あり、キャリア基板および／あるいはマザーボードは、
その熱膨張率が、２ないし１６ｐｐｍ／℃、好ましく
は、３ないし１０ｐｐｍ／℃であることを特徴とする請
求項１ないし５、および、請求項１１の、何れかに記載
の半導体の実装構造。 - 【請求項１３】 前記樹脂のガラス転移点の下限が８０
℃、好ましくは、９０ないし２００℃であることを特徴
とする請求項１１あるいは１２に記載の半導体の実装構
造。 - 【請求項１４】 前記シングルキャリア間、あるいは、
これらの組立品であるスタック組立品とマザーボードと
の間に充填される樹脂は、ヤング率が５ないし４０ＧＰ
ａ、好ましくは、１０ないし３０ＧＰａであることを特
徴とする請求項６ないし１０の何れかに記載の半導体の
製造方法。 - 【請求項１５】 前記シングルキャリア間、あるいは、
これらの組立品であるスタック組立品とマザーボードと
の間に充填される樹脂は、その熱膨張率が、１ないし４
０ｐｐｍ／℃、好ましくは、５ないし３０ｐｐｍ／℃で
あり、キャリア基板および／あるいはマザーボードは、
その熱膨張率が、２ないし１６ｐｐｍ／℃、好ましく
は、３ないし１０ｐｐｍ／℃であることを特徴とする請
求項６ないし１０、および、請求項１４の、何れかに記
載の半導体の製造方法。 - 【請求項１６】 前記樹脂のガラス転移点の下限が８０
℃、好ましくは、９０ないし２００℃であることを特徴
とする請求項１４あるいは１５に記載の半導体の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11088957A JP2000286380A (ja) | 1999-03-30 | 1999-03-30 | 半導体の実装構造および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11088957A JP2000286380A (ja) | 1999-03-30 | 1999-03-30 | 半導体の実装構造および製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000286380A true JP2000286380A (ja) | 2000-10-13 |
Family
ID=13957338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11088957A Pending JP2000286380A (ja) | 1999-03-30 | 1999-03-30 | 半導体の実装構造および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000286380A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168269A (ja) * | 1999-12-08 | 2001-06-22 | Denso Corp | 半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法 |
| US6287892B1 (en) * | 1997-04-17 | 2001-09-11 | Nec Corporation | Shock-resistant semiconductor device and method for producing same |
| JP2004146655A (ja) * | 2002-10-25 | 2004-05-20 | Taiyo Yuden Co Ltd | コイル部品及びそれを利用した回路装置 |
| KR20040086133A (ko) * | 2003-04-01 | 2004-10-08 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체장치 |
| US7119428B2 (en) | 2004-03-01 | 2006-10-10 | Hitachi, Ltd. | Semiconductor device |
| US7145227B2 (en) | 2003-07-31 | 2006-12-05 | Nec Toshiba Space Systems, Ltd. | Stacked memory and manufacturing method thereof |
| JP2007165580A (ja) * | 2005-12-14 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 電子部品実装方法 |
| US7256072B2 (en) | 2003-03-25 | 2007-08-14 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device |
| US7276784B2 (en) | 2004-10-13 | 2007-10-02 | Kabushiki Kaisha Toshiba | Semiconductor device and a method of assembling a semiconductor device |
| JP2008235295A (ja) * | 2007-03-16 | 2008-10-02 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7573128B2 (en) | 2003-05-06 | 2009-08-11 | Hitachi, Ltd. | Semiconductor module in which a semiconductor package is bonded on a mount substrate |
| US7714425B2 (en) | 2007-10-04 | 2010-05-11 | Elpida Memory, Inc. | Semiconductor device, method for manufacturing the same, and flexible substrate for mounting semiconductor |
| EP2290682A3 (en) * | 2005-12-14 | 2011-10-05 | Shinko Electric Industries Co., Ltd. | Package with a chip embedded between two substrates and method of manufacturing the same |
| US8355262B2 (en) | 2006-12-19 | 2013-01-15 | Shinko Electric Industries Co., Ltd. | Electronic component built-in substrate and method of manufacturing electronic component built-in substrate |
| JP2016092365A (ja) * | 2014-11-11 | 2016-05-23 | イビデン株式会社 | プリント配線板および半導体パッケージ |
-
1999
- 1999-03-30 JP JP11088957A patent/JP2000286380A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6287892B1 (en) * | 1997-04-17 | 2001-09-11 | Nec Corporation | Shock-resistant semiconductor device and method for producing same |
| JP2001168269A (ja) * | 1999-12-08 | 2001-06-22 | Denso Corp | 半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法 |
| JP2004146655A (ja) * | 2002-10-25 | 2004-05-20 | Taiyo Yuden Co Ltd | コイル部品及びそれを利用した回路装置 |
| US7256072B2 (en) | 2003-03-25 | 2007-08-14 | Seiko Epson Corporation | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device |
| KR20040086133A (ko) * | 2003-04-01 | 2004-10-08 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체장치 |
| US7573128B2 (en) | 2003-05-06 | 2009-08-11 | Hitachi, Ltd. | Semiconductor module in which a semiconductor package is bonded on a mount substrate |
| US7432131B2 (en) | 2003-07-31 | 2008-10-07 | Nec Toshiba Space Systems, Ltd. | Stacked memory and manufacturing method thereof |
| US7145227B2 (en) | 2003-07-31 | 2006-12-05 | Nec Toshiba Space Systems, Ltd. | Stacked memory and manufacturing method thereof |
| US7119428B2 (en) | 2004-03-01 | 2006-10-10 | Hitachi, Ltd. | Semiconductor device |
| US7276784B2 (en) | 2004-10-13 | 2007-10-02 | Kabushiki Kaisha Toshiba | Semiconductor device and a method of assembling a semiconductor device |
| JP2007165580A (ja) * | 2005-12-14 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 電子部品実装方法 |
| US10134680B2 (en) | 2005-12-14 | 2018-11-20 | Shinko Electric Industries Co., Ltd. | Electronic part embedded substrate and method of producing an electronic part embedded substrate |
| US9768122B2 (en) | 2005-12-14 | 2017-09-19 | Shinko Electric Industries Co., Ltd. | Electronic part embedded substrate and method of producing an electronic part embedded substrate |
| US9451702B2 (en) | 2005-12-14 | 2016-09-20 | Shinko Electric Industries Co., Ltd. | Chip embedded substrate and method of producing the same |
| EP2290682A3 (en) * | 2005-12-14 | 2011-10-05 | Shinko Electric Industries Co., Ltd. | Package with a chip embedded between two substrates and method of manufacturing the same |
| US8793868B2 (en) | 2005-12-14 | 2014-08-05 | Shinko Electric Industries Co., Ltd. | Chip embedded substrate and method of producing the same |
| KR101302640B1 (ko) * | 2006-12-19 | 2013-09-05 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법 |
| US8355262B2 (en) | 2006-12-19 | 2013-01-15 | Shinko Electric Industries Co., Ltd. | Electronic component built-in substrate and method of manufacturing electronic component built-in substrate |
| JP4700641B2 (ja) * | 2007-03-16 | 2011-06-15 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP2008235295A (ja) * | 2007-03-16 | 2008-10-02 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7714425B2 (en) | 2007-10-04 | 2010-05-11 | Elpida Memory, Inc. | Semiconductor device, method for manufacturing the same, and flexible substrate for mounting semiconductor |
| JP2016092365A (ja) * | 2014-11-11 | 2016-05-23 | イビデン株式会社 | プリント配線板および半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6224711B1 (en) | Assembly process for flip chip package having a low stress chip and resulting structure | |
| JP4390541B2 (ja) | 半導体装置及びその製造方法 | |
| US5723369A (en) | Method of flip chip assembly | |
| TWI331383B (en) | Semiconductor package structure, stiffener and method of making same | |
| JP2000286380A (ja) | 半導体の実装構造および製造方法 | |
| JP5543086B2 (ja) | 半導体装置及びその製造方法 | |
| JP4899406B2 (ja) | フリップチップ型半導体装置 | |
| US7122403B2 (en) | Method of interconnecting die and substrate | |
| JPH0222541B2 (ja) | ||
| JPH11163186A (ja) | 半導体装置 | |
| US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| JP4724652B2 (ja) | アンダーフィル薄膜を有する印刷配線アセンブリ | |
| JP4620553B2 (ja) | 半導体装置の製造方法 | |
| US7612450B2 (en) | Semiconductor package including dummy board and method of fabricating the same | |
| JP2000022034A (ja) | 電子回路装置の接続構造 | |
| TW497238B (en) | Semiconductor device | |
| JPH11265967A (ja) | Ｌｓｉ実装基板の構造及びその製造方法 | |
| US20030202332A1 (en) | Second level packaging interconnection method with improved thermal and reliability performance | |
| US7804179B2 (en) | Plastic ball grid array ruggedization | |
| JP2006339491A (ja) | 半導体パッケージと回路基板のリフローハンダ付け方法および半導体装置 | |
| US11264301B2 (en) | System and method to enhance reliability in connection with arrangements including circuits | |
| KR20070052043A (ko) | 플라스틱 코어 내장 솔더 볼을 부분적으로 갖는 ｂｇａ형반도체 칩 패키지 | |
| JP2007317754A (ja) | 半導体装置 | |
| JP3214486B2 (ja) | 電子部品の実装構造 | |
| JP2009238867A (ja) | 合成樹脂製の実装プリント基板 |