JPH11163186A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11163186A
JPH11163186A JP9330210A JP33021097A JPH11163186A JP H11163186 A JPH11163186 A JP H11163186A JP 9330210 A JP9330210 A JP 9330210A JP 33021097 A JP33021097 A JP 33021097A JP H11163186 A JPH11163186 A JP H11163186A
Authority
JP
Japan
Prior art keywords
cover plate
semiconductor device
chip
semiconductor chip
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9330210A
Other languages
English (en)
Other versions
JP3462979B2 (ja
Inventor
Eiji Takano
英治 高野
Hidekazu Hosomi
英一 細美
Tomoaki Takubo
知章 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33021097A priority Critical patent/JP3462979B2/ja
Priority to US09/201,866 priority patent/US6376907B1/en
Priority to SG1998005061A priority patent/SG74679A1/en
Priority to KR10-1998-0052230A priority patent/KR100360146B1/ko
Priority to TW087119876A priority patent/TW439234B/zh
Publication of JPH11163186A publication Critical patent/JPH11163186A/ja
Application granted granted Critical
Publication of JP3462979B2 publication Critical patent/JP3462979B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Abstract

(57)【要約】 【課題】 ＢＧＡパッケージにおいて、樹脂製の基板を
採用する場合でも、カバープレートを装着する構成で反
りの量を低減する。 【解決手段】 ＢＧＡパッケージ１１は、樹脂製のＢＧ
Ａ基板１２とカバープレート１６とから構成される。Ｂ
ＧＡ基板１２には、下面側に多数のはんだボール端子１
３がグリッド状に配置形成され、上面側にチップ接続用
の電極が形成されている。この部分に半導体チップ１４
をフリップチップ接続する。カバープレート１６は、天
板部１６ａに対して、各辺に対応して連結部１６ｂによ
り接着部１６ｃが連結された状態に銅板を一体に折曲形
成したもので、半導体チップ１４を覆う用にして接着剤
１７によりＢＧＡ基板１２に接着される。接着時に加熱
するが、カバープレート１６は四隅が切り欠いた状態に
形成されているので、ＢＧＡ基板１２に対する応力を緩
和して反りを低減することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、はんだボール端子
を多数設けた樹脂製の基板に半導体チップをフリップチ
ップ接続してなるボールグリッドアレイ（ＢＧＡ）形の
パッケージを有する半導体装置に関する。
【０００２】
【従来の技術】半導体チップを搭載するパッケージは多
ピン化が進み、そのひとつとしてパッケージの裏面に全
面にピンをグリッド状に配置したＰＧＡ（ピングリッド
アレイ）タイプのものがある。また、これは、セラミッ
ク基板にグリッド状にピンをアレイ配置すると共に、半
導体チップの実装面には、各ピンと電気的に接続するよ
うに配線をしており、この実装面に半導体チップをフリ
ップチップ実装して搭載する構成である。
【０００３】この場合、半導体チップをフリップチップ
実装する関係から、搭載した半導体チップで発生する熱
を裏面側からも放熱をするための構成が必要となる。こ
のため、例えば、アルミニウムなどの金属製のカバープ
レートを容器状に形成して半導体チップの上面に接着剤
により装着すると共に、その周囲を基板に接着固定する
ことが行なわれる。また、このカバープレートを装着す
ることにより、半導体チップの保護も同時に行なうこと
ができる。
【０００４】一方、最近では、ＰＧＡタイプのパッケー
ジに代えて、表面実装型のパッケージとして注目を集め
ているボールグリッドアレイ（ＢＧＡ）タイプのものが
多く開発されつつある。これは、セラミック基板にピン
を埋めこむことに代えて、ボール状にはんだ端子を多数
形成した構成とし、プリント基板への実装時にリフロー
をすることにより同時にすべての端子をはんだ付けして
接続するようにしたものである。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなＢＧＡタイプのパッケージにおいては、はんだ付け
した端子がプリント基板との間で機械的なストレスを受
けることがあるが、これが、半導体チップが大型化する
ことに伴ってパッケージ全体が大型化すると、その影響
が無視できない程度に大きくなり、はんだ端子部分に機
械的ストレスが作用することにより疲労して、クラック
が入ったりオープン故障を発生するなどの不具合の原因
となることがあり、実用上ではパッケージのサイズに限
界が生じている。
【０００６】そこで、このような不具合を解決すべく、
例えば、半導体チップを搭載するパッケージの基板とし
て、セラミック基板に代えて樹脂製の基板を採用する構
成のものが考えられる。つまり、半導体チップを搭載す
る基板を実装基板であるプリント基板の材質と近い線膨
張係数を有するものに置き換えることにより、熱による
機械的ストレスを緩和することができるようにしたもの
である。これにより、パッケージ用の基板のサイズを大
型化することができるようになる。
【０００７】しかしながら、半導体チップを樹脂製の基
板に搭載する構成とする場合には、実装基板であるプリ
ント基板に対する応力は緩和できるようになるが、前述
した放熱用のカバープレートを装着するときに、このカ
バープレートによる機械的な応力によって樹脂製の基板
が反ってしまう不具合が生ずる。とくに、カバープレー
トをアルミニウムなどにより形成した場合には、接着時
の温度から常温に冷却するまでの間に、樹脂基板とカバ
ープレートとの間に応力が残存することになり、これ
が、樹脂基板を変形させることになって、実装する上で
の新たな不具合となる。
【０００８】また、このようにカバープレートを装着す
るタイプの構成においては、半導体チップで発生する熱
をカバープレートを介して効率的に放熱するために、カ
バープレートと半導体チップとの間の熱伝導性を良好に
保持することが必要となる場合がある。
【０００９】この場合においては、例えば、図１３およ
び図１４に示すように、カバープレート１を樹脂基板２
に接着する工程に先だって、カバープレート１側に、そ
の内面にあらかじめ熱伝導性の高いペースト剤３をディ
スペンサー４により必要量だけ塗布する（図１３参
照）。この状態で、半導体チップ５を装着した樹脂製の
基板６を接着剤７により接着することによりカバープレ
ート１を装着する（図１４参照）ようにしている。
【００１０】しかしながら、上述のように、接着工程に
先だって、カバープレート１に対して、熱伝導性の高い
ペースト剤３を塗布する工程は、カバープレート１のみ
のハンドリングを行なうことになるので、通常の組み立
て工程においては新たな付加工程となり、カバープレー
ト１の形状や大きさ等の条件によってそのための装置を
新たに設ける必要があり、実用上でのコストアップとな
る不具合がある。
【００１１】さらに、熱伝導性の高いペースト剤３を塗
布する際に、その種類によっては、粘度が低いものを採
用する場合があり、この場合には、カバープレート１の
内面の所定の塗布領域からペースト剤３がはみだしてし
まったり、必要な量のペースト３を適切に塗布すること
が難しくなるという不具合があった。
【００１２】本発明は、上記事情に鑑みてなされたもの
で、その目的は、第１には、反りによる不具合の発生を
防止することができるようにしたカバープレートを有す
るＢＧＡ（ボールグリッドアレイ）形パッケージの半導
体装置を提供することにあり、第２には、高熱伝導ペー
ストを塗布する場合に低粘度のものでも流れることなく
塗布することができると共に、その塗布においては特殊
な装置を必要とせず、従来と同様の装置にて簡単に塗布
を行なうことができるようにしたＢＧＡ形のパッケージ
を有する半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
上記目的を達成するために、次のような構成を採用して
いる。すなわち、請求項１の半導体装置においては、一
方の面にはんだボール端子を多数設けると共に、他方の
面にそれらのはんだボール端子と電気的に接続可能なチ
ップ搭載部を備えた樹脂製の基板と、この樹脂製の基板
にフリップチップ接続された半導体チップに対してこれ
を覆うように接触状態で装着されるもので、その周辺部
に前記基板に接着固定するための部分が分割して設けら
れている金属製のカバープレートとを備えた構成とした
ところに特徴を有する。
【００１４】上記構成を採用したことにより、カバープ
レートを樹脂製の基板に接着したときに温度の変化によ
って発生するカバープレートと樹脂製の基板との間の応
力を低減することができるようになる。これは、カバー
プレートの構成を、周辺部の接着固定する部分を分割す
ることにより、分割しない状態に形成したものに比べて
応力の発生を少なくすることができるためであり、これ
によって、樹脂製の基板を採用する場合でも、カバープ
レートの装着による反りを低減することができるので、
大型のものを形成する場合でも実用上に耐える構成とす
ることができるようになる。
【００１５】また、請求項２の半導体装置においては、
カバープレートを、金属板を折曲形成することにより、
半導体チップと接する天板部と、樹脂製の基板に対して
接着固定される複数の接着部と、天板部と接着部とを連
結した状態に設けられる連結部とを一体に設ける構成と
することができる。
【００１６】上記構成によれば、カバープレートを、天
板部と複数の接着部とを連結部により結合して一体に形
成する構成としたので、前述した応力の低減の効果を得
ることができると共に、カバープレートの構成を１個の
部品により得ることができるので、部品点数の削減を図
ることもできるようになる。
【００１７】請求項３の半導体装置においては、カバー
プレートを、天板部に対して連結部が分割した状態とす
ることができ、これによって、カバープレートを、一枚
の金属板を絞り加工などにより接着部もつながった状態
に形成する場合に比べて、接着部を分割した状態に形成
する構成とすることから、この点においても樹脂製の基
板への接着時の応力の緩和を図ることができ、これによ
って全体的な反りの発生を低減することができるように
なる。
【００１８】請求項４の半導体装置においては、カバー
プレートを、天板部に対して連結部分がこれより狭い幅
寸法で接続する構成とするので、天板部により発生する
応力を連結部により吸収して樹脂製の基板との間で発生
する応力を緩和することができるようになり、全体とし
ての反りの発生を低減することができるようになる。な
お、この場合において、連結部分が狭い幅寸法となるこ
とは、実用的な点では、この連結部分を介して伝わる熱
量が少なくなるので、放熱効果の点との兼ね合いにおい
ていずれか有効に作用させたい方を優先した構成を採用
することが好ましいものである。
【００１９】請求項５の半導体装置においては、カバー
プレートを、連結部が天板部の周囲を囲うように連続的
に形成する構成とすることもできる。この構成において
は、接着部を複数に分割することによる応力の低減の効
果に加えて、半導体チップを覆う部分となる天板部と連
結部と容器状にする構成とすることから、半導体チップ
の保護を優先的に考慮した構成として有効なものとする
ことができる。
【００２０】請求項６の半導体装置においては、カバー
プレートを、線膨張係数が樹脂製の基板の線膨張係数と
同程度以上で且つ２０ｐｐｍ／℃を超えない範囲の金属
を用いるので、実用上においては、樹脂製の基板に対し
てカバープレートを形成する金属として上述のような範
囲の線膨張係数のものを用いると全体の反りの低減効果
を有効に得ることができる。
【００２１】請求項７の半導体装置においては、カバー
プレートを、銅（Ｃｕ）あるいはステンレス（ＳＵＳ）
としたので、いずれの場合においても上記した線膨張係
数の範囲（Ｃｕは１７．６ｐｐｍ／℃、ＳＵＳは１７．
３ｐｐｍ／℃）となり、上記した効果を得ることができ
るようになると共に、両者共に熱伝導性に優れるので、
半導体チップの放熱効果を高めることができるようにな
る。
【００２２】請求項８の半導体装置においては、カバー
プレートを構成する接着部を、その幅寸法が樹脂製の基
板との間の接着強度が確保できる範囲で狭くするように
形成すると良い。全体の反りの低減効果を考慮すると、
カバープレートの接着部の幅寸法は狭く設定するほど良
いが、実用的には接着部の接着強度が確保される必要が
あり、この点を考慮すると、その範囲内で接着部の幅寸
法を狭く設定することが有効な構成となる。
【００２３】請求項９の半導体装置においては、カバー
プレートの接着部の幅寸法を、２ｍｍ〜４ｍｍの範囲に
設定するので、例えば、樹脂製の基板の寸法を４０ｍｍ
角程度に設定した場合でも、反りの低減効果を十分に発
揮させることができるようになり、実用的に十分な構成
とすることができるようになる。
【００２４】請求項１０の半導体装置においては、一方
の面にはんだボール端子を多数設けると共に、他方の面
にそれらのはんだボール端子と電気的に接続可能なチッ
プ搭載部を備えた樹脂製の基板と、この樹脂製の基板に
フリップチップ接続された半導体チップに対してこれを
覆うように接触状態で装着されるもので、その周辺部に
前記基板に接着固定するための部分が設けられている金
属製のカバープレートとを備えたものにおいて、カバー
プレートを、半導体チップに対応する部分の領域に熱伝
導性を高めるためのペースト剤を収容可能な堰部を一体
に形成した構成としたところに特徴を有する。
【００２５】上記構成とすることにより、カバープレー
トに熱伝導性を高めるためのペースト剤を塗布して樹脂
製の基板に装着する際に、ペースト剤の粘度が低い場合
でも、堰部の内側にペースト剤を所定量だけ収容した状
態に保持しながら接着することができるようになり、必
要な量のペースト剤を無駄なく確実に塗布して有効に使
用することができ、ペースト剤が流れ出してしまうとい
った不具合を確実に回避することができる。
【００２６】請求項１１の半導体装置においては、一方
の面にはんだボール端子を多数設けると共に、他方の面
にそれらのはんだボール端子と電気的に接続可能なチッ
プ搭載部を備えた樹脂製の基板と、この樹脂製の基板に
フリップチップ接続された半導体チップに対してこれを
覆うように接触状態で装着されるもので、その周辺部に
前記基板に接着固定するための部分が設けられている金
属製のカバープレートとを備えたものにおいて、カバー
プレートを、樹脂製の基板への装着状態で前記半導体チ
ップに対応する部分に熱伝導性を高めるためのペースト
剤を注入可能な注入開口部を形成したところに特徴を有
する。
【００２７】上記構成により、カバープレートを樹脂製
の基板に接着した後に、注入開口部を介して熱伝導性を
高めるためのペースト剤を導入することができるので、
カバープレートにあらかじめペースト剤を塗布するため
の装置を別途に設ける必要がなくなり、その取扱上で従
来の構成を変更することなく、つまり、組み立てに際し
て特殊な装置を用いることなく製作することができるよ
うになる。
【００２８】
【発明の実施の形態】（第１の実施例）以下、本発明の
第１の実施例について、図１ないし図３を参照して説明
する。図１および図２は、本発明に係る半導体装置であ
るＢＧＡ（ボールグリッドアレイ）パッケージ１１の縦
断側面図および平面図を示すもので、矩形状をなす樹脂
製のＢＧＡ基板１２（例えば４０ｍｍ角程度で厚さ寸法
が１ｍｍ程度）は、下面側にグリッド（格子）状に配置
された多数のはんだボール端子１３が設けられており、
これら多数のはんだボール端子１３は上面側に電気的に
接続されており、接続用の端子が設けられている。
【００２９】ＢＧＡ基板１２の上面の中央部には半導体
チップ１４がフリップチップ接続される。この場合、Ｂ
ＧＡ基板１２のサイズに対して、半導体チップ１４は、
例えば、チップサイズが１５ｍｍ角を超えない程度の寸
法のものであれば、正方形のものでも良いし、あるいは
長方形状に形成されたものでも良い。そして、半導体チ
ップ１４の表面（下面側）には、チップ内部の電極パタ
ーンの配線につながるバンプ（図示せず）が多数形成さ
れており、フェイスダウンによりＢＧＡ基板１２にフリ
ップチップ接続され、この部分には樹脂１５が充填され
る。この状態で、ＢＧＡ基板１２の上面には、カバープ
レート１６が接着剤１７により接着固定される。
【００３０】上述の構成において、カバープレート１６
は、図２にも示すように、半導体チップ１４の上面に接
着する天板部１６ａ（例えば２３ｍｍ角）と、この天板
部１６ａの各辺につながる４つの連結部１６ｂと、各側
壁部１６ｂに連結していてＢＧＡ基板１２に接着される
４つの接着部１６ｃ（幅寸法は例えば３ｍｍ）とを、一
枚の金属板を折曲形成することにより一体に設けた構成
となっている。そして、このカバープレート１６は、例
えば板厚が０．２ｍｍ程度の銅（Ｃｕ）製の板をプレス
加工により折曲形成したものである。
【００３１】なお、カバープレート１６は、組み立て工
程においてＢＧＡ基板１２に接着する場合に、半導体チ
ップ１４との接着状態を良好にするために、両者の間の
隙間の寸法を調節する必要があるが、これは、連結部１
６ｂの曲げ量を適宜調節することにより適切なものとな
るようにしている。また、カバープレート１６の外形寸
法は、ＢＧＡ基板１２に接着したときに、接着部１６ｃ
がＢＧＡ基板１２の周縁部近傍に位置することがないよ
うに、つまり、内部側に位置するような大きさに設定す
ることが好ましい。
【００３２】上述のようにカバープレート１６を構成し
ているので、組み立て工程においては、樹脂製の基板で
あるＢＧＡ基板１２を所定温度（例えば１５０℃程度）
に加熱した状態でカバープレート１６を接着する場合
に、これを常温まで冷却する段階で、ＢＧＡ基板１２と
カバープレート１６との間で発生する応力により、パッ
ケージ全体が変形して反る量が低減されるようになる。
【００３３】これは、カバープレート１６を構成してい
る接着部１６ｃを、天板部１６ａの各辺に対応して４つ
に分割しているからであり、このことは、発明者らが別
途に行なったシミュレーションの結果からも明らかとな
ったもので、接着部１６ｃが分割されていない構成のカ
バープレートを想定した場合のシミュレーション結果と
の比較では大きくその効果が現れていることがわかっ
た。
【００３４】次に、発明者らが別途に行なった上記した
本実施例の構成についてのシミュレーションの結果につ
いて図３を参照して説明する。まず、シミュレーション
の条件について説明する。入力データとして用いた各部
の寸法を示すモデルサイズは表１に示すとおりであり、
各部材の物性定数である線膨張係数α（ｐｐｍ／℃）お
よびヤング率Ｅ（ＧＰａ）の値は表２に示すとおりであ
る。
【００３５】
【表１】
【表２】
【００３６】図３は、シミュレーションに用いたモデル
を模式的に示すもので、パッケージを４分割した状態で
示している。ここで、シミュレーションのパラメータと
して以下に示す各条件を設定している。第１に、カバー
プレート１６の材質の依存性を、本実施例における銅
（Ｃｕ）の場合に対して、他に、ステンレス（ＳＵＳ）
およびアルミニウム（Ａｌ）の場合についてシミュレー
ションを行なう。第２に、カバープレート１６の材質の
物性値で重要な要因と考えられる線膨張係数の依存性
を、３段階に振ってシミュレーションを行なう。第３
に、カバープレート１６の接着部１６ｃの幅寸法の依存
性を、２ｍｍ，３ｍｍおよび４ｍｍの３段階に振ってシ
ミュレーションを行なう。
【００３７】シミュレーション条件は、組み立て時の実
際上の条件を考慮して、初期状態として設定した開始温
度である１５０℃では各部材が応力を受けていない状態
を想定し、この条件でカバープレート１６をＢＧＡ基板
１２に接着し、この後、２５℃まで温度を低下させたと
きに各部が受ける応力を計算するもので、これによって
全体が変形する量を反り量ｄとして求める。図中で、半
導体チップ１４の中心位置を基準点Ｏ（図中で左端部）
とし、変形によりＢＧＡ基板１２のコーナー部において
上下方向に変位する量を反り量ｄとして定義する。
【００３８】まず、第１のシミュレーションとして、カ
バープレート１６の材質依存性を計算する。すなわち、
本実施例においては、カバープレート１６として銅（Ｃ
ｕ）を用いているが、銅（Ｃｕ）を採用した根拠となる
材質に関するシミュレーションである。比較検討する材
質として、適用材質として考えられるものとして、ステ
ンレス（ＳＵＳ）およびアルミニウム（Ａｌ）を選択し
た。これらの材質の物性定数は表１に示したとおりであ
る。
【００３９】このシミュレーションの結果、銅（Ｃｕ）
が最も反り量ｄが小さく（ｄ＝０．０６３ｍｍ）、良好
な特性を得ることができる。次いでステンレス（ＳＵ
Ｓ）の反り量ｄが小さく（ｄ＝０．０６４ｍｍ）、同様
に良好な結果となっている。なお、アルミニウム（Ａ
ｌ）については、かなり反り量ｄが大きくなり（ｄ＝
０．１９７ｍｍ）、反り量ｄの点では採用することが難
しい結果となった。なお、実際には、反り量ｄの条件に
加えて、放熱特性の条件などがあるので、材質の選択条
件をこの結果のみに依存することはできない。
【００４０】次に、第２のシミュレーションとして、上
述の材質依存性の要因として大きく影響を与えると思わ
れる線膨張係数αの依存性を計算する。このシミュレー
ションにおいては、上述の材質依存性のシミュレーショ
ンと異なり、線膨張係数αのみの依存性を確認するもの
であり、ヤング率Ｅについては同じ値（銅のヤング率で
ある１１７を設定する）として仮定している。また、シ
ミュレーションに用いた線膨張係数αの値は、ＢＧＡ基
板１２の値（１４．６ｐｐｍ／℃）を最小値として、適
用する金属を考慮してこれよりも大きい値（１７．６ｐ
ｐｍ／℃および２０ｐｐｍ／℃）を設定した。
【００４１】このシミュレーションの結果、反り量ｄの
値は、線膨張係数αの増加に伴って大きくなっていくこ
とがわかり、また、実用上で許容される反り量の範囲を
規定する線膨張係数αの値としては、２０ｐｐｍ／℃程
度であることが分かった。なお、実際には、カバープレ
ート１６に適用する材質は、線膨張係数αだけではなく
ヤング率Ｅも応力に関する重要な条件として関与するの
で、この点を考慮した条件を採用する必要がある。
【００４２】そして、第３のシミュレーションとして、
カバープレート１６の接着部１６ｃの幅寸法の依存性に
ついて計算する。実用上の範囲を考慮して表２にも示し
たように、接着部１６ｃの幅寸法を２ｍｍ，３ｍｍ，４
ｍｍの３種類についてシミュレーションを行なった。
【００４３】この結果として、２〜４ｍｍの範囲におい
ては、接着部１６ｃの幅寸法が狭いほど反り量ｄが小さ
くなることがわかり、この傾向は、接着部１６ｃの幅寸
法を２ｍｍ以下とすることによりさらに反り量ｄが低下
することを意味している。なお、実際上におけるカバー
プレート１６の接着部１６ｃの幅寸法は、反り量ｄの評
価だけではなく、接着部１６ｃにより接着した場合のＢ
ＧＡ基板１２との間の接着強度の評価および接着部１６
ｃの幅寸法に依存するカバープレート１６の装置でのハ
ンドリング能力の評価などを考慮して決定する必要があ
る。そして、総合的には、マージンをとって実施例に示
したように、３ｍｍ程度の幅寸法に設定することが有効
であることがわかった。
【００４４】このような本実施例によれば、ＢＧＡパッ
ケージ１１のＢＧＡ基板１２を樹脂製のものとした場合
に、半導体チップ１４をカバーするとともにその放熱効
果を高めるためのカバープレート１６の構成を、接着部
１６ｃを４分割する構成としたので、分割しない構成の
場合に比べて、カバープレート１６の接着工程において
ＢＧＡ基板１２の反り量ｄを低減することができ、実用
上有効なものを得ることができるようになる。
【００４５】また、上述の場合において、カバープレー
ト１６の材質を銅（Ｃｕ）として選定したので、アルミ
ニウムなどの線膨張係数αの高いものを使用する場合に
比べて、上記した効果を高めることができるようにな
る。さらに、カバープレート１６の接着部１６ｃの幅寸
法を３ｍｍ程度としたので、接着強度を十分に確保しな
がら反り量ｄの低減効果を得ることができる。
【００４６】なお、上述の構成において、カバープレー
ト１６に代えて、図４ないし図７に示す構成のカバープ
レートを採用することができる。以下、これらについて
簡単に説明する。まず、図４に示すものは、上記実施例
で用いたカバープレート１６の構成を基本として接着部
１６ｃの形状を変えたものである。同図（ａ）に示すカ
バープレート１８は、対向する辺の対のうち一方の対に
属する接着部１８ａを他方の接着部１８ｂに比べて長さ
寸法を長く設定して接着面積を広くしたものである。
【００４７】また、同図（ｂ）に示すカバープレート１
９は、４つの接着部１９ａをそれぞれ長さ寸法を長く設
定したものであり、同図（ｃ）に示すカバープレート２
０は、４つの接着部２０ａを台形状に設定することによ
り、それぞれ接着面積を広く設定するようにしたもので
ある。これにより、接着強度および放熱効果の向上を図
りながら上記実施例と同様にして反り量ｄの低減を図る
ことができるようになる。
【００４８】次に、図５に示すものは、上記実施例で用
いたカバープレート１６の構成を基本として連結部１６
ｂの形状を異ならせたものである。同図（ａ）に示すカ
バープレート２１は、天板部２１ａと接着部２１ｃとの
間を幅狭な１本の連結部２１ｂにより連結する構成とし
たものであり、同図（ｂ）に示すカバープレート２２
は、天板部２２ａと接着部２２ｃとの間を幅狭な２本の
連結部２２ｂにより連結する構成としたものである。こ
れにより、上記実施例に比べてさらに反り量ｄの低減を
図ることができるようになる。なお、上述の場合に、連
結部２１ｂ，２２ｂを３本以上設ける構成としたり、あ
るいは配置する位置を異なるようにすることは必要に応
じて適宜設定することができる。
【００４９】また、図６に示すものは、図５（ｂ）に示
した構成のカバープレート２２に対して、連結部の折曲
を無理なく行なえるようにして加工性の向上を図ると共
に、天板部に係る変形応力の低減を図るもので、図６
（ａ）に示すカバープレート２３は、天板部２３ａから
延出した連結部２３ｂを付け根の部分で折曲するのでは
なく途中の部分で折曲するようにしたものである。ま
た、同図（ｂ）に示すカバープレート２４は、天板部２
４ａから延出する連結部２４ｂの付け根の部分の両側に
切り欠き部２４ｃを形成することにより同様の効果を得
るようにしたものである。
【００５０】そして、図７に示すものは、本実施例で示
したカバープレート１６に対して、天板部１６ａおよび
連結部１６ｂを容器状に絞り加工することにより形成し
た構成のカバープレートとしたものであり、同図（ａ）
に示すカバープレート２５は、天板部２５ａと連結部２
５ｂとを容器状に形成し、連結部２５ｂの各辺に対応し
て接着部２５ｃを分割して設ける構成であり、同図
（ｂ）に示すカバープレート２６は、天板部２６ａと連
結部２６ｂとを容器状に形成し、連結部２６ｂの各辺の
中央部で分割するようにして接着部２６ｃを設ける構成
としたものである。このような構成によっても、本実施
例と同様の効果を奏する。
【００５１】（第２の実施例）図８および図９は本発明
の第２の実施例を示すもので、以下、第１の実施例と異
なる部分について説明する。図８は、カバープレート２
７の外観を示すもので、第１の実施例におけるカバープ
レート１６と同様に、天板部２７ａ，連結部２７ｂおよ
び接着部２７ｃにより構成されるが、天板部２７ａの内
面側には、半導体チップ１４と対向する部分を取り囲む
ように堰部２８がプレス加工などにより形成されてい
る。これにより、堰部２８により囲まれる領域２９にペ
ースト剤３０を塗布するときに他の領域に流れるのを防
止することができる。
【００５２】すなわち、図９に示すように、熱伝導性の
高いペースト剤３０をカバープレート２７と半導体チッ
プ１４との間に塗布して半導体チップ１４から発生する
熱を効率的に発散させる場合に、ペースト剤３０をあら
かじめカバープレート２７の領域２９内に塗布し、この
状態で半導体チップ１４を接着したＢＧＡ基板１２をカ
バープレート２７に接着することにより、必要な量のペ
ースト剤３０を無駄なく塗布することができると共に、
粘度が低いペースト剤３０を使用する場合でも連結部２
７ｂの隙間から流れ出てしまうといった不具合の発生を
防止することができるようになり、組み立て性の向上を
図ることができるようになる。
【００５３】（第３の実施例）図１０ないし図１２は本
発明の第３の実施例を示すもので、以下、第１の実施例
と異なる部分について説明する。図１２は、カバープレ
ート３１の外観を示すもので、第１の実施例におけるカ
バープレート１６と同様に、天板部３１ａ，連結部３１
ｂおよび接着部３１ｃにより構成されるが、天板部３１
ａの中央部には、半導体チップ１４と対向する部分に円
形の注入開口部３２が形成されている。これにより、半
導体チップ１４とカバープレート３１との間に熱伝導性
の高いペースト剤３０を塗布して放熱効果を高める構成
とする場合に、カバープレート３１をＢＧＡ基板１２に
接着した後に注入開口部３２を介してペースト剤３０を
内部に注入して充填することができるようになる。
【００５４】すなわち、図１０および図１１に示すよう
に、カバープレート３１をＢＧＡ基板１２に接着した状
態で、カバープレート３１の上面側からディスペンサー
３３によりペースト剤３０を注入開口部３２を介して内
部に注入塗布する。必要な量のペースト剤３０を充填し
て図１１に示すように形成することができる。
【００５５】これにより、特殊な装置を用いることな
く、カバープレート３１を接着した状態のままでペース
ト剤３０の塗布作業を行なえるようになり、カバープレ
ート３１内にあらかじめペースト剤３０を塗布するとい
った工程を採用する必要がなくなって組み立て作業の能
率向上および工程の簡略化を図ることができるようにな
る。
【００５６】本発明は、上記実施例にのみ限定されるも
のではなく、次のように変形または拡張できる。カバー
プレートの接着部は、４つよりも多数に分割しても良
い。例えば各辺を２つ以上に分割したり、あるいは、３
つ以上に分割して８個あるいは１２個といった多数の部
分として形成することができる。
【００５７】第２の実施例におけるカバープレート２７
に堰部２８を設ける構成あるいは第３の実施例における
カバープレート３１に注入開口部３２を設ける構成は、
カバープレート２７，３１の接着部２７ｃ，３１ｃを４
分割するものに限らず、分割しない構成のカバープレー
トに適用することもできるし、第１の実施例の変形例で
述べた構成のカバープレート１８〜２６に対しても適用
することができる。
【００５８】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、次のような効果を得ることができる。請求
項１の発明によれば、カバープレートを樹脂製の基板に
接着したときに温度の変化によって発生するカバープレ
ートと樹脂製の基板との間の応力を低減することができ
るようになる。請求項２の発明によれば、カバープレー
トを、天板部と複数の接着部とを連結部により結合して
一体に形成する構成としたので、前述した応力の低減の
効果を得ることができると共に、カバープレートの構成
を１個の部品により得ることができるので、部品点数の
削減を図ることもできるようになる。
【００５９】請求項３の発明によれば、カバープレート
を、一枚の金属板を絞り加工などにより接着部をつなが
った状態に形成する場合に比べて、接着部を分割した状
態に形成する構成とすることから、この点においても樹
脂製の基板への接着時の応力の緩和を図ることができ、
これによって全体的な反りの発生を低減することができ
るようになる。請求項４の発明によれば、天板部により
発生する応力を連結部により吸収して樹脂製の基板との
間で発生する応力を緩和することができるようになり、
全体としての反りの発生を低減することができるように
なる。
【００６０】請求項５の発明によれば、接着部を複数に
分割することによる応力の低減の効果に加えて、半導体
チップを覆う部分となる天板部と連結部と容器状にする
構成とすることから、半導体チップの保護を優先的に考
慮した構成として有効なものとすることができる。
【００６１】請求項１０の発明によれば、カバープレー
トに熱伝導性を高めるためのペースト剤を塗布して樹脂
製の基板に装着する際に、ペースト剤の粘度が低い場合
でも、堰部の内側にペースト剤を所定量だけ収容した状
態に保持しながら接着することができるようになり、必
要な量のペースト剤を無駄なく確実に塗布して有効に使
用することができ、ペースト剤が流れ出してしまうとい
った不具合を確実に回避することができる。
【００６２】請求項１１の発明によれば、カバープレー
トを樹脂製の基板に接着した後に、注入開口部を介して
熱伝導性を高めるためのペースト剤を導入することがで
きるので、組み立てに際して特殊な装置を用いることな
く製作することができるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すＢＧＡパッケージ
の模式的な縦断側面図および上面図
【図２】カバープレートの外観斜視図
【図３】４分割して示すシミュレーションモデルの斜視
図
【図４】第１の実施例におけるカバープレートの変形例
を示す図（その１）
【図５】図４相当図（その２）
【図６】図４相当図（その３）
【図７】図４相当図（その４）
【図８】本発明の第２の実施例を示すカバープレートの
内面側を示す外観斜視図
【図９】図１相当図
【図１０】本発明の第３の実施例を示す組み立て工程の
説明図
【図１１】図１相当図
【図１２】カバープレートの外観斜視図
【図１３】従来例を示す組み立て工程の説明図
【図１４】図１相当図
【符号の説明】
１１はＢＧＡパッケージ（半導体装置）、１２はＢＧＡ
基板（樹脂製の基板）、１３ははんだボール端子、１４
は半導体チップ、１５は樹脂、１６，１８〜２７，３１
はカバープレート、１６ａは天板部、１６ｂは連結部、
１６ｃは接着部、１７は接着剤、２８は堰部、３０はペ
ースト剤、３２は注入開口部である。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 一方の面にはんだボール端子を多数設け
    ると共に、他方の面にそれらのはんだボール端子と電気
    的に接続可能なチップ搭載部を備えた樹脂製の基板と、 この樹脂製の基板にフリップチップ接続された半導体チ
    ップに対してこれを覆うように接触状態で装着されるも
    ので、その周辺部に前記基板に接着固定するための部分
    が分割して設けられている金属製のカバープレートとを
    備えたことを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記カバープレートは、金属板を折曲形成することによ
    り、 前記半導体チップと接する天板部と、 前記樹脂製の基板に対して接着固定される複数の接着部
    と、 前記天板部と前記接着部とを連結した状態に設けられる
    連結部とを一体に設ける構成としたことを特徴とする半
    導体装置。
  3. 【請求項３】 請求項２に記載の半導体装置において、 前記カバープレートは、 前記天板部に対して前記連結部が分割した状態に設けら
    れていることを特徴とする半導体装置。
  4. 【請求項４】 請求項３に記載の半導体装置において、 前記カバープレートは、 前記天板部に対して前記連結部分がこれより狭い幅寸法
    で接続されていることを特徴とする半導体装置。
  5. 【請求項５】 請求項２に記載の半導体装置において、 前記カバープレートは、 前記連結部が前記天板部の周囲を囲うように連続的に形
    成されていることを特徴とする半導体装置。
  6. 【請求項６】 請求項１ないし５のいずれかに記載の半
    導体装置において、 前記カバープレートは、線膨張係数が前記樹脂製の基板
    と同程度以上で且つ２０ｐｐｍ／℃を超えない範囲の金
    属を用いることを特徴とする半導体装置。
  7. 【請求項７】 請求項６に記載の半導体装置において、 前記カバープレートは、銅（Ｃｕ）あるいはステンレス
    （ＳＵＳ）であることを特徴とする半導体装置。
  8. 【請求項８】 請求項１ないし７のいずれかに記載の半
    導体装置において、 前記カバープレートの接着部は、その幅寸法が前記樹脂
    製の基板との間の接着強度が確保できる範囲で狭くする
    ように形成されていることを特徴とする半導体装置。
  9. 【請求項９】 請求項８に記載の半導体装置において、 前記カバープレートの接着部の幅寸法は、２ｍｍ〜４ｍ
    ｍの範囲に設定されていることを特徴とする半導体装
    置。
  10. 【請求項１０】 一方の面にはんだボール端子を多数設
    けると共に、他方の面にそれらのはんだボール端子と電
    気的に接続可能なチップ搭載部を備えた樹脂製の基板
    と、 この樹脂製の基板にフリップチップ接続された半導体チ
    ップに対してこれを覆うように接触状態で装着されるも
    ので、その周辺部に前記基板に接着固定するための部分
    が設けられている金属製のカバープレートとを備えたも
    のにおいて、 前記カバープレートは、前記半導体チップに対応する部
    分の領域に熱伝導性を高めるためのペースト剤を収容可
    能な堰部が一体に形成されていることを特徴とする半導
    体装置。
  11. 【請求項１１】 一方の面にはんだボール端子を多数設
    けると共に、他方の面にそれらのはんだボール端子と電
    気的に接続可能なチップ搭載部を備えた樹脂製の基板
    と、 この樹脂製の基板にフリップチップ接続された半導体チ
    ップに対してこれを覆うように接触状態で装着されるも
    ので、その周辺部に前記基板に接着固定するための部分
    が設けられている金属製のカバープレートとを備えたも
    のにおいて、 前記カバープレートは、前記樹脂製の基板への装着状態
    で前記半導体チップに対応する部分に熱伝導性を高める
    ためのペースト剤を注入可能な注入開口部が形成されて
    いることを特徴とする半導体装置。
JP33021097A 1997-12-01 1997-12-01 半導体装置 Expired - Fee Related JP3462979B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33021097A JP3462979B2 (ja) 1997-12-01 1997-12-01 半導体装置
US09/201,866 US6376907B1 (en) 1997-12-01 1998-11-30 Ball grid array type package for semiconductor device
SG1998005061A SG74679A1 (en) 1997-12-01 1998-12-01 Ball grid array type package for semiconductor device
KR10-1998-0052230A KR100360146B1 (ko) 1997-12-01 1998-12-01 반도체장치
TW087119876A TW439234B (en) 1997-12-01 1998-12-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33021097A JP3462979B2 (ja) 1997-12-01 1997-12-01 半導体装置

Publications (2)

Publication Number Publication Date
JPH11163186A true JPH11163186A (ja) 1999-06-18
JP3462979B2 JP3462979B2 (ja) 2003-11-05

Family

ID=18230083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33021097A Expired - Fee Related JP3462979B2 (ja) 1997-12-01 1997-12-01 半導体装置

Country Status (5)

Country Link
US (1) US6376907B1 (ja)
JP (1) JP3462979B2 (ja)
KR (1) KR100360146B1 (ja)
SG (1) SG74679A1 (ja)
TW (1) TW439234B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979781B2 (en) 2003-07-03 2005-12-27 Kabushiki Kaisha Toshiba Semiconductor package, electronic circuit device, and mounting method of semiconductor device
JP2007042719A (ja) * 2005-08-01 2007-02-15 Nec Electronics Corp 半導体装置
JP2009009957A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置
JP2010109140A (ja) * 2008-10-30 2010-05-13 Nec Electronics Corp 電子装置およびリッド
JP2011146415A (ja) * 2010-01-12 2011-07-28 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
JP2012054597A (ja) * 2011-11-07 2012-03-15 Renesas Electronics Corp 半導体装置
JP2014220278A (ja) * 2013-05-01 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2015050384A (ja) * 2013-09-03 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP7298799B1 (ja) * 2022-10-26 2023-06-27 三菱電機株式会社 半導体装置及びその製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197619B1 (en) * 1999-01-28 2001-03-06 International Business Machines Corporation Method for reinforcing a semiconductor device to prevent cracking
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
US20030131975A1 (en) * 2002-01-11 2003-07-17 Sabina Houle Integrated heat spreader with mechanical interlock designs
US6657866B2 (en) * 2002-03-15 2003-12-02 Robert C. Morelock Electronics assembly with improved heatsink configuration
JP3960156B2 (ja) 2002-07-19 2007-08-15 千住金属工業株式会社 板状基板封止用リッドの製造方法
US6757170B2 (en) * 2002-07-26 2004-06-29 Intel Corporation Heat sink and package surface design
WO2004038794A1 (en) * 2002-10-25 2004-05-06 Matsushita Electric Industrial Co., Ltd. Semiconductor device and resin binder for assembling semiconductor device
TW200428623A (en) * 2003-06-11 2004-12-16 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
US7180173B2 (en) * 2003-11-20 2007-02-20 Taiwan Semiconductor Manufacturing Co. Ltd. Heat spreader ball grid array (HSBGA) design for low-k integrated circuits (IC)
US7575956B2 (en) * 2003-11-24 2009-08-18 St Assembly Test Services Ltd. Fabrication method for semiconductor package heat spreaders
US20050133908A1 (en) * 2003-12-18 2005-06-23 Advanced Thermal Technologies Chip assembly with glue-strengthening holes
WO2005059995A2 (en) * 2003-12-18 2005-06-30 Rf Module And Optical Design Limited Semiconductor package with integrated heatsink and electromagnetic shield
TWM261003U (en) * 2004-02-10 2005-04-01 Uniwill Comp Corp Improved structure for obstructing spill of heat-conducting material
US7327025B2 (en) * 2004-04-30 2008-02-05 St Assembly Test Services Ltd. Heat spreader for thermally enhanced semiconductor package
US6965171B1 (en) * 2004-06-07 2005-11-15 International Business Machines Corporation Method and structure for selective thermal paste deposition and retention on integrated circuit chip modules
CN101996962B (zh) * 2004-10-28 2013-01-16 京瓷株式会社 电子部件模块以及无线通信设备
JP2006145610A (ja) * 2004-11-16 2006-06-08 Shinko Electric Ind Co Ltd 光学部品収納用パッケージ
US7268428B2 (en) * 2005-07-19 2007-09-11 International Business Machines Corporation Thermal paste containment for semiconductor modules
TWI316748B (en) * 2006-07-17 2009-11-01 Via Tech Inc Cooling module against esd and electronic package, assembly, and system using the same
JP5489394B2 (ja) 2006-07-20 2014-05-14 三星電子株式会社 Ｃｏｆ型半導体パッケージ
TWI349351B (en) * 2007-04-04 2011-09-21 Siliconware Precision Industries Co Ltd Heat-dissipating unit and semiconductor package having the same
US20090027859A1 (en) * 2007-07-26 2009-01-29 Giacoma Lawrence M Surface mounted heat sink and electromagnetic shield
JP2010161271A (ja) * 2009-01-09 2010-07-22 Panasonic Corp 半導体パッケージ
FR2957192B1 (fr) * 2010-03-03 2013-10-25 Hispano Suiza Sa Module electronique de puissance pour un actionneur pour aeronef
KR101362398B1 (ko) 2012-07-10 2014-02-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US8354747B1 (en) * 2010-06-01 2013-01-15 Amkor Technology, Inc Conductive polymer lid for a sensor package and method therefor
US8952523B2 (en) * 2010-09-27 2015-02-10 Cisco Technology, Inc. Integrated circuit package lid configured for package coplanarity
TWI424550B (zh) * 2010-12-30 2014-01-21 Ind Tech Res Inst 功率元件封裝結構
US10163816B2 (en) * 2016-06-13 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with lid

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147889A (en) * 1978-02-28 1979-04-03 Amp Incorporated Chip carrier
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
JPH0793393B2 (ja) * 1988-02-22 1995-10-09 株式会社東芝 半導体装置の金属製シェル
JPH01217993A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体装置
JPH03187247A (ja) 1989-12-18 1991-08-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
JPH07169869A (ja) 1993-12-15 1995-07-04 Hitachi Ltd 半導体装置
US5604978A (en) * 1994-12-05 1997-02-25 International Business Machines Corporation Method for cooling of chips using a plurality of materials
KR100245971B1 (ko) * 1995-11-30 2000-03-02 포만 제프리 엘 중합접착제를 금속에 접착시키기 위한 접착력 촉진층을 이용하는 히트싱크어셈블리 및 그 제조방법
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms
US5990418A (en) * 1997-07-29 1999-11-23 International Business Machines Corporation Hermetic CBGA/CCGA structure with thermal paste cooling

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979781B2 (en) 2003-07-03 2005-12-27 Kabushiki Kaisha Toshiba Semiconductor package, electronic circuit device, and mounting method of semiconductor device
JP2007042719A (ja) * 2005-08-01 2007-02-15 Nec Electronics Corp 半導体装置
JP2009009957A (ja) * 2007-06-26 2009-01-15 Nec Electronics Corp 半導体装置
US8076771B2 (en) 2007-06-26 2011-12-13 Renesas Electronics Corporation Semiconductor device having metal cap divided by slit
JP2010109140A (ja) * 2008-10-30 2010-05-13 Nec Electronics Corp 電子装置およびリッド
JP2011146415A (ja) * 2010-01-12 2011-07-28 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
JP2012054597A (ja) * 2011-11-07 2012-03-15 Renesas Electronics Corp 半導体装置
JP2014220278A (ja) * 2013-05-01 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2015050384A (ja) * 2013-09-03 2015-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP7298799B1 (ja) * 2022-10-26 2023-06-27 三菱電機株式会社 半導体装置及びその製造方法
WO2024089817A1 (ja) * 2022-10-26 2024-05-02 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6376907B1 (en) 2002-04-23
KR19990062689A (ko) 1999-07-26
KR100360146B1 (ko) 2003-01-15
SG74679A1 (en) 2000-08-22
JP3462979B2 (ja) 2003-11-05
TW439234B (en) 2001-06-07

Similar Documents

Publication Publication Date Title
JPH11163186A (ja) 半導体装置
TWI529878B (zh) 集成電路封裝件及其裝配方法
KR100394809B1 (ko) 반도체 패키지 및 그 제조 방법
US6518666B1 (en) Circuit board reducing a warp and a method of mounting an integrated circuit chip
JP5107959B2 (ja) 基板
JP5445340B2 (ja) 基板補強構造、基板組立体、及び電子機器
JP2004260138A (ja) 半導体装置及びその製造方法
WO2001059839A1 (en) Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device
KR101010556B1 (ko) 반도체 장치 및 그 제조 방법
JP3565090B2 (ja) 半導体装置の製造方法
JP3384359B2 (ja) 半導体装置およびその製造方法
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
JP2009105209A (ja) 電子装置及びその製造方法
JPH1050770A (ja) 半導体装置及びその製造方法
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JP4765233B2 (ja) 半導体パッケージの実装構造および半導体パッケージの実装方法
JPH10112515A (ja) ボールグリッドアレイ半導体装置及びその製造方法
JP3872218B2 (ja) 半導体チップの実装方法
JPH11204692A (ja) 半導体装置
JPH0773110B2 (ja) 半導体集積回路装置
JP2007134448A (ja) 半導体装置の製造方法
JP2000058716A (ja) 半導体装置
JP2000223627A (ja) フリップチップパッケージ
JP2010087047A (ja) 半導体パッケージ、電子機器、およびプリント回路基板の製造方法
JP2007059811A (ja) 電子機器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees