JP3872218B2 - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法 Download PDFInfo
- Publication number
- JP3872218B2 JP3872218B2 JP27325798A JP27325798A JP3872218B2 JP 3872218 B2 JP3872218 B2 JP 3872218B2 JP 27325798 A JP27325798 A JP 27325798A JP 27325798 A JP27325798 A JP 27325798A JP 3872218 B2 JP3872218 B2 JP 3872218B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- semiconductor chip
- adhesive
- mounting
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の属する技術分野】
本願発明は、リードフレームや配線基板などの所定の実装対象物に半導体チップを実装する方法に関する。
【0002】
【従来の技術】
従来より、半導体装置としては、図7に示したような構成のものがある。この種の半導体装置1は、ダイパッド2上に実装された半導体チップ3と、樹脂パッケージ6の内に形成された複数の内部リード50と、各内部リード50にそれぞれ連続するとともに樹脂パッケージ6の外部に形成された複数の外部リード51と、を有しており、各内部リード50と半導体チップ3の端子部(図示略)との間がワイヤ4を介して接続された構成とされている。
【0003】
このような構成の半導体装置1を製造する場合には、金属板を打ち抜き形成することによって得られる、いわゆるリードフレームが使用される。図8に示したように、まずダイパッド2上に、たとえば熱硬化性樹脂製などの接着剤7を介して半導体チップ3が実装される。具体的には、ダイパッド2上に液状ないし固体状の接着剤7を塗布または載置し、粘液状態とされた接着剤7上に半導体チップ3を圧し付けるようにして載置した状態で接着剤7を加熱硬化することによってダイパッド2上に半導体チップ3が実装固定される。そして、半導体チップ3の上面に形成された端子部と、各内部リード50との間をワイヤ4を介して接続した後に半導体チップ3、ワイヤ4および内部リード50を封止するようにして樹脂パッケージ6が形成される。さらに、リードカット工程およびリードフォーミング工程などを経て図7に示したような半導体装置1が得られる。
【0004】
【発明が解決しようとする課題】
ところで、上記した構成の半導体装置1では、ダイパッド2上に半導体チップ3を実装した後にワイヤボンディングを行い、樹脂パッケージ6を形成することから、ワイヤボンディング工程や樹脂パッケージング工程において半導体チップ3とダイパッド2とを接続している接着剤7が加熱されることになる。また、上記構成の半導体装置1は、チップ抵抗器などの他の電子部品とともにプリント配線基板などにハンダなどを用いて実装されるため、このときにも上記接着剤7が加熱される。このように、上記接着剤7は、半導体チップ3が実装された後においても、加熱・冷却が繰り返され、このときに接着剤7と半導体チップ3およびダイパッド2との間に応力が集中することになる。したがって、加熱・冷却の繰り返しによる応力集中を緩和すべく、上記接着剤7の厚みを比較的に大きく(たとえば50μm以上)維持しつつ半導体チップ3をダイパッド2上に実装する必要がある。
【0005】
しかしながら、従来においては、完全に液状化された接着剤7上に半導体チップ3を圧し付けて載置し、これを加熱硬化させることによって半導体チップ3を実装していたため、接着剤7を厚みを比較的に大きく維持しつつ半導体チップ3を実装するのは困難であった。このため、半導体チップ3を圧し付けずに液状化した接着剤7上に自然状態で載置し、この状態で接着剤7を硬化させることも考えられる。ところが、これでは接着剤7の厚みが均一とならず、また所望部位に半導体チップ3が実装固定されるとは限らないため、後に行われるワイヤボンディング工程におけるワイヤボンディング精度に影響を与えかねないし、しかも半導体チップ3と接着剤7との間の接合力の面においても問題がある。
【0006】
本願発明は、上記した事情のもとで考え出されたものであって、半導体チップとダイパッドなどの実装対象物とを接合する接着剤の厚みを大きく確保できるようにすることをその課題としている。
【0007】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【0008】
すなわち、本願発明により提供される半導体チップの実装方法は、所定の実装対象物に半導体チップを実装する方法であって、上記実装対象物上に熱硬化性接着剤による第1接着層を形成した後に、この第1接着層が完全に硬化していない状態において、この第1接着層上に熱硬化性接着剤による第2接着層をさらに形成し、上記第1接着層および第2接着層を介して上記実装対象物上に半導体チップを実装することを特徴としている。上記実装対象物としては、金属板を打ち抜き形成することによって得られる半導体装置製造用のリードフレーム、あるいは絶縁性基板の表面に上記半導体チップの端子部と導通接続される端子部が形成された配線基板などが挙げられる。なお、ここでいう「配線基板」は、半導体装置を製造する際に使用されるポリイミド樹脂製などの半導体装置製造用の基板や、半導体チップやチップ抵抗器などの各種の電子部品が実装されるプリント配線基板の双方が含まれるものとする。
【0009】
実装対象物に対して半導体チップをフェイスダウン方式、すなわち半導体チップの端子部形成面を実装対象物に対面させて実装する場合には、絶縁性を有する組成物によって上記各接着層を形成するのが好ましい。一方、フェイスアップ方式、すなわち半導体チップの端子部形成面を上方に向けるようにして半導体チップを実装する場合には、上記各接着層は必ずしも絶縁性を有する組成物によって形成する必要はなく、導体成分によって各接着層を形成してもよい。
【0011】
熱硬化性の接着剤を用いるので、加熱状態において第1接着層を形成し、引き続き加熱された状態において第2接着層を形成すれば、まず第1接着層が熱硬化し始め、次いで形成される第2接着層が熱硬化し始めることになる。そして、第2接着層上には、この第2接着層が完全に硬化しきらない粘液状態において半導体チップを圧し付けられ、載置される。
【0012】
このようにして、第2接着層に半導体チップを圧し付けた場合には、第1接着層が先に硬化し始めているので、第2接着層は容易に圧し潰されるが、第1接着層は第2接着層に比較して圧し潰されにくい。このため、従来のように接着層が単層で構成されている場合と比較して本願発明では接着層の厚みを大きくすることができる。
【0013】
したがって、本願発明では、たとえば半導体チップの実装工程の後において行われるワイヤボンディング工程や樹脂パッケージング工程、あるいは半導体装置をプリント配線基板に実装する工程において加熱・冷却が繰り返されたとしても、厚みが大きくされた接着層によって半導体チップと実装対象物との間に作用する応力を緩和することができる。そして、半導体チップと実装対象物の間の接合状態を良好に維持することができる。
【0014】
なお、上記接着剤としては、常温で固体状あるいは液体状のいずれでもよく、また第1接着層を形成する接着剤と第2接着層を形成する接着剤とは、同じ組成物であっても異なる組成物であってもよい。
【0015】
本願発明ではまた、上記第1接着層が完全に熱硬化していない状態において、上記第1接着層上に上記第2接着層が形成される。
【0016】
したがって、第1接着層がある程度硬化した状態において第2接着層が形成され、この第2接着層上に半導体チップが圧し付けられて実装されることから、第1および第2からなる接着層全体の厚みをより確実に大きくすることができる。そして、第1接着層が完全に熱硬化していない状態において第2接着層が形成されることから、第1接着層が完全に熱硬化した場合と比較して第1接着層と第2接着層との間の接合性が良好なものとされる。
【0017】
なお、第1接着層および第2接着層をそれぞれ異なる接着剤によって形成してもよいのは上記した通りであるが、この場合には、上記第1接着層を上記第2接着層よりも熱硬化速度が小さい接着剤によって形成してもよい。このようにすれば、第1接着層の硬化具合を容易コントロールでき、所望の硬化状態とされた第1接着層上に第2接着層を形成することができる。
【0018】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0019】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【0020】
図1は、本願発明の係る半導体チップの実装方法が適用された半導体装置の一例を表す全体斜視図、図2は、図1のII−II線に沿う断面図である。なお、従来の半導体チップの実装方法を説明するために参照した図面に表されていた部材および要素などと同等なものには同一の符号を付してある。
【0021】
図1および図2に示したように、上記半導体装置1は、ダイパッド2上に実装された半導体チップ3と、この半導体チップ3とワイヤ4を介して導通接続された複数のリード端子5と、を備えており、半導体チップ3やワイヤ4などが樹脂パッケージ6によって封止されている。
【0022】
半導体チップ3は、たとえばICやLSIなどのベアチップであり、図2に良く表れているように第1接着層70および第2接着層71からなる接着層7を介してダイパッド2上に機械的に接続されている。各接着層70,71は、たとえば熱硬化性樹脂としてのエポキシ樹脂を含む接着剤などによってそれぞれ形成されている。
【0023】
リード端子5は、樹脂パッケージ6内に封止された内部リード50と、この内部リード50に連続するとともに樹脂パッケージ6の外部に形成された外部リード51とを有している。各外部リード51は、クランク状に折り曲げられており、その先端部が樹脂パッケージ6の底面と同一高さ位置において水平に延びるようになされている。すなわち、この水平状とされた部分においてプリント配線基板などと接続されて半導体装置1がプリント配線基板などに面実装されるようになされている。
【0024】
次に、上記構成の半導体装置1の製造方法を、本願発明に係る半導体チップの実装方法を含めて図3ないし図6を参照しつつ具体的に説明する。便宜上、半導体装置1の製造に使用されるリードフレーム2Aについて先に図3を参照しつつ説明する。
【0025】
図3に示したように、上記リードフレーム2Aは、長手方向に延びる一対のサイドフレーム20,20を有しており、これらのサイドフレーム20,20の間が幅方向に延びるようにして一定間隔毎に設けられた複数のクロスフレーム21,…によって掛け渡されている。各サイドフレーム20,20および隣合うクロスフレーム21,21によって囲まれる領域内2Bには、後において上記半導体装置1の構成要素となるべきダイパッド2、内部リード50および外部リード51が打ち抜き形成されている。上記領域2B内には、4つのタイバー22,…を四辺とする矩形領域2Cが規定されており、この矩形領域2C内にダイパッド2の四隅部が吊りリード23,…を介して支持されている。各タイバー22からは、ダイパッド2側に向けて先端部が延びるようにして内部リード50が複数形成されており、各内部リード50に連続して矩形領域2Cの外方側に外部リードが延出形成されている。
【0026】
上記のような形態とされたリードフレーム2Aでは、まずダイパッド2上に半導体チップ3が実装される。半導体チップ3の実装工程は、ダイパッド上に第1接着層70を形成する工程と、この第1接着層70上に第2接着層71を形成する工程と、第2接着層71上に半導体チップ3を載置し、固定する工程からなる。
【0027】
ダイパッド上に第1接着層70を形成する工程は、図4に示したようにダイパッド2上に粘液状とされた接着剤70を塗布することにより行われる。具体的には、まずヒータなどが組み込まれた支持台9を予め加熱しておき、この支持台9上にリードフレーム2Aを載置する。そして、シリンジ8などから粘液状とされた接着剤70を吐出させ、これをダイパッド2上に塗布する。
【0028】
なお、接着剤70としては、エポキシ樹脂などの熱硬化性樹脂を含むものが採用される。もちろん、接着剤としては、シート状とされた固体接着剤をしようしてもよいし、また常温硬化性の接着剤を用いてもよい。常温硬化性の接着剤を用い場合には、リードフレーム2Aを予熱しておく必要はない。
【0029】
第2接着層71を形成する工程は、図5に示したように引き続き支持台9を加熱しておき、第1接着層71と同様にシリンジ8などから粘液状とされた接着剤70を吐出させ、これを第2接着層71上に塗布することにより行われる。第2接着層71の形成工程は、第1接着層70が完全に硬化した状態において行ってもよいし、ほとんど硬化せずあるいはある程度硬化した状態において行ってもよい。後述するように、第1接着層70と第2接着層71との間の接合強度を十分に確保しつつ、第1および第2接着層70,71からなる接着層7の厚みを十分に確保するためには、第1接着層70がある程度硬化した状態において第2接着層71を形成するのが好ましい。
【0030】
なお、第2接着層71を形成する接着剤としては、第1接着層70を形成する接着剤と同種のものであってもよいが、第2接着層71用としては、第1接着層70用よりも熱硬化速度が大きいものを採用するのが好ましい。
【0031】
半導体チップ3を載置し、固定する工程は、図6に示したように第2接着層71が十分に熱硬化していない状態において行われる。すなわち、粘液状態が維持された第2接着層71上に半導体チップ3を圧し付けるようにして載置し、各接着層70,71を熱硬化させることによって半導体チップ3がダイパッド2上に実装固定される。
【0032】
この工程においては、十分に熱硬化せずに粘液状態が維持された第2接着層71上に、半導体チップ3が圧し付けられることから、第2接着層71が圧し潰される。一方、第1接着層70は、先に形成されていることから、半導体チップ3が圧し付けられたときには、ある程度は熱硬化している。このため、第1接着層70がさほど圧し潰されずに接着層7が硬化するため、従来のように接着層が単層とされた場合と比較して厚みを大きくすることができる。
【0033】
また、第1接着層70を意図的にある程度まで熱硬化させた状態で第2接着層71を形成した場合には、より確実に接着層7の厚みを十分に確保することができる。しかも、第1接着層70が完全に熱硬化した状態で第2接着層71を形成するものではないため、当然に第1接着層70と第2接着層71との間の接合性は良好なものとされる。
【0034】
第1接着層70を形成する接着剤として、第2接着層71を形成する接着剤よりも熱硬化速度の小さいものを採用することができるのは上記した通りである。この場合、第1接着層70の熱硬化速度が比較的に小さいために第1接着層の硬化具合をコントロールするのが容易であり、第1接着層70が所望の状態にまで熱硬化したときに第2接着層71を形成することが容易となる。
【0035】
このようにして半導体チップ3が実装された場合には、半導体チップ3に形成された端子部(図示略)と、リードフレーム2Aの内部リード50との間がワイヤ4によって結線される。次に、ダイパッド2、半導体チップ3、ワイヤ4および内部リード50が樹脂パッケージ6によって封止される。この工程は、たとえば型締め状態においてキャビティ空間が形成される上下の金型を用いたトランスファーモールド法などが採用される。そして、タイバーカット、リードカットおよびリードフォーミング工程などを経て図1および図2に示したような半導体装置1が得られる。
【0036】
上記したワイヤボンディング工程では、ワイヤ4と内部リード50や半導体チップ3の端子部との間の接合性を高めるべく、リードフレーム2Aが加熱される。また、樹脂パッケージング工程では、溶融した樹脂が上記キャビティ空間内に注入されて半導体チップ3ないしダイパッド2が加熱される。このように、半導体チップ3をダイパッド2上に実装した後においても、ワイヤボンディング工程や樹脂パッケージング工程によって半導体チップ3ないしダイパッド2、すなわちこれらを接合している接着層7が加熱される。本願発明では、接着層を2層構造とすることによって厚みが十分に確保されているので、たとえワイヤボンディング工程や樹脂パッケージング工程において加熱・冷却が繰り返されたとしても、半導体チップ3とダイパッド2との間の接合状態が良好に維持される。
【0037】
上記した製造方法によって得られた半導体装置1は、既述の通りプリント配線基板などに面実装されるが、この実装にはいわゆるハンダリフローの手法などが採用される。このため、半導体装置1を実装する工程においも加熱・冷却が繰り返されるが、この場合も同様に半導体チップ3とダイパッド2との間の接合状態が良好に維持される。
【0038】
なお、本実施形態では、接着層7が2層構造とされた場合について説明したが、接着層7が3層以上とされた場合であっても同様な効果が得られるのはいうまでもない。
【0039】
また、本実施形態では、リードフレーム2Aのダイパッド2上に半導体チップ3を実装する場合について説明したが、本願発明の技術思想はその他の実装対象物に半導体チップ3を実装する場合にも適用することができる。すなわち、実装対象物としては、リードフレーム2A(ダイパッド2)に限定されず、たとえばポリイミド樹脂製などの半導体装置製造用の基板なども挙げられる。もちろん、プリント配線基板上にベアチップを実装する場合にも本願発明の技術思想を適用することができる。
【図面の簡単な説明】
【図1】本願発明の係る半導体チップの実装方法が適用された半導体装置の一例を表す全体斜視図である。
【図2】図1のII−II線に沿う断面図である。
【図3】本願発明の係る半導体チップの実装方法における実装対象としてのリードフレームの一例を表す平面図である。
【図4】本願発明の半導体チップの実装方法を説明するための要部断面図である。
【図5】本願発明の半導体チップの実装方法を説明するための要部断面図である。
【図6】本願発明の半導体チップの実装方法を説明するための要部断面図である。
【図7】従来の半導体チップの実装方法が適用された半導体装置の一例を表す断面図である。
【図8】従来の半導体チップの実装方法を説明するための要部断面図である。
【符号の説明】
1 半導体装置
2A リードフレーム
2 ダイパッド
3 半導体チップ
70 第1接着層
71 第2接着層
Claims (4)
- 所定の実装対象物に半導体チップを実装する方法であって、
上記実装対象物上に熱硬化性接着剤による第1接着層を形成した後に、この第1接着層が完全に硬化していない状態において、この第1接着層上に熱硬化性接着剤による第2接着層をさらに形成し、上記第1接着層および第2接着層を介して上記実装対象物上に半導体チップを実装することを特徴とする、半導体チップの実装方法。 - 上記第1接着層は、上記第2接着層よりも硬化速度が小さい接着剤によって形成される、請求項1に記載の半導体チップの実装方法。
- 上記実装対象物は、金属板を打ち抜き形成することによって得られる半導体装置製造用のリードフレームである、請求項1または2に記載の半導体チップの実装方法。
- 上記実装対象物は、絶縁性基材の表面に上記半導体チップの端子部と導通接続される端子部が形成された配線基板である、請求項1または2に記載の半導体チップの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27325798A JP3872218B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27325798A JP3872218B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体チップの実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000100836A JP2000100836A (ja) | 2000-04-07 |
JP3872218B2 true JP3872218B2 (ja) | 2007-01-24 |
Family
ID=17525319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27325798A Expired - Fee Related JP3872218B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体チップの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3872218B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101038717B1 (ko) * | 2008-07-07 | 2011-06-02 | 엘지이노텍 주식회사 | 반도체 패키징 방법 |
JP2012127781A (ja) * | 2010-12-15 | 2012-07-05 | Denso Corp | 力学量センサ |
JP2018048964A (ja) * | 2016-09-23 | 2018-03-29 | 株式会社鷺宮製作所 | 圧力センサ |
WO2019220710A1 (ja) * | 2018-05-14 | 2019-11-21 | 日立オートモティブシステムズ株式会社 | 物理量測定装置 |
-
1998
- 1998-09-28 JP JP27325798A patent/JP3872218B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000100836A (ja) | 2000-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3462979B2 (ja) | 半導体装置 | |
JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP3414342B2 (ja) | 集積回路チップの実装構造および実装方法 | |
US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
KR100984132B1 (ko) | 반도체 패키지 및 그 실장방법 | |
JP5417572B2 (ja) | チップ抵抗器とその製造方法 | |
JP4385324B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP2017174837A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3872218B2 (ja) | 半導体チップの実装方法 | |
JP3189270B2 (ja) | 接着方法 | |
JP2019091922A (ja) | 半導体装置 | |
JP2002093982A (ja) | 半導体装置及びその製造方法 | |
JP3825197B2 (ja) | 半導体装置 | |
JP5239736B2 (ja) | 電子装置 | |
JP2002093988A (ja) | 半導体集積回路パッケージ | |
WO2000009341A1 (fr) | Tete thermique, unite de tete thermique et procede de fabrication correspondant | |
JP2001144141A (ja) | 半導体チップの実装方法 | |
JP3667916B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
JP2798861B2 (ja) | 混成集積回路装置 | |
JP3421591B2 (ja) | 混成集積回路装置の製造方法 | |
JPH10335386A (ja) | 半導体実装方法 | |
JP3298627B2 (ja) | 半導体装置と接続用はんだボール基部補強方法 | |
JP2004031768A (ja) | 電子装置の実装方法 | |
JP3604952B2 (ja) | 混成集積回路装置 | |
JP2015012160A (ja) | モールドパッケージおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |