JP2570628B2 - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法Info
- Publication number
- JP2570628B2 JP2570628B2 JP6226416A JP22641694A JP2570628B2 JP 2570628 B2 JP2570628 B2 JP 2570628B2 JP 6226416 A JP6226416 A JP 6226416A JP 22641694 A JP22641694 A JP 22641694A JP 2570628 B2 JP2570628 B2 JP 2570628B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- chip
- flexible printed
- printed board
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
- H05K2201/056—Folded around rigid support or component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
KG)およびその製造方法に関する。
うにICチップ1を接着用ペースト12により基板17
にダイアタッチし,ICチップ1上の電極パッド3aと
基板17上のパッド18とにワイヤ16をボンディング
して電気的に接続し、基板17の上面の周縁に流れ止め
用枠14を固着してからその内側に封止用樹脂11を充
填し固化していた。基板17の下面のパッド19にはマ
ザーボード(以下MBと称す)に接続するための半田ボ
ール6が設けられ、パッド18,19がスルーホール1
3を介して電気的に接続されている(USP5,24
1,133参照)。
図で、ICチップ1を搭載する基板20のICチップ1
の真下の部分にビア21が設けられ、ビア21直下のパ
ッド22に半田ボール6が設けられている(USP5,
216,278参照)。
平4−32253に示されたようなICチップとPKG
基板は半田バンプにより接続され、内面をICチップの
上面に半田付けし周縁をPKG基板に接着したキャップ
でICチップの気密封止を行ったものがある。
14〜図16に示すようにFPK(フレキシブルプリン
ト板)120を折り曲げ、ICチップ1の表面に沿わせ
た構造の半導体パッケージが開示されている。図14に
おいて、ICチップ1の表面,一側面及び裏面に沿って
FPC120が曲げられ、ICチップ1の表面及び一側
面には板126,124が接着され、裏面には放熱用の
板122が接着され、これらの板126,124,12
2にFPC120が接着されている。ICチップ1上の
パッド3aはFPC120上のパッド128にワイヤ1
6で接続され、FPC120の板124の反対側に設け
られたバンプ132とパッド128がFPC120上の
配線130で接続されている。この半導体PKGは立て
た状態でMBに搭載され、バンプ132によりMB上の
パッドに接続される。図15の半導体PKGはTAB技
術を用いてFPC120上の配線130から延長された
リード133をICチップ上のパッド3aに固着させた
ものである。図16の半導体PKGはFPC120をバ
ンプ162でICチップ1の表面に接続後、FPC12
0を折り曲げ反転させてからICチップ1の一側面およ
び裏面の板124,122に接着させたものである。
示す従来の半導体PKGは、PKG基板17,20のI
Cチップ1の周辺にパッド18やスルーホール13を設
けるPKG基板17,20の面積がICチップ1より大
きく、実装面積が大きくなってしまう欠点がある。ま
た、PKG基板17,20上に封止用樹脂11を流し込
む際に樹脂流れ止め用枠14を設ける必要があり資材費
と工数がかかる問題がある。
時の樹脂効果の際、PKG機番17,20と樹脂11の
収縮の差によりPKG基板に反りが発生し、MB搭載時
に複数の半田ボール6が部分的にMBのパッドに不着と
なり、オープン不良が発生する問題点があった。
された半導体PKGは、実装面積が小さくて済む。しか
し、FPC120のICチップ1の側面の部分に外部接
続用の端子であるバンプ132を設けているが、この側
面部分の面積が小さいことから外部接続用の端子を多く
設けることができない問題点があった。
は、上面に複数のチップのパッド(3a)が設けられた
半導体チップ(1)と、この半導体チップ(1)の少な
くとも上面,1側面及び下面の一部を覆い前記半導体チ
ップの少なくとも下面に接着され前記半導体チップ
(1)の稜に沿って折り曲げられ前記半導体チップの上
面を覆う部分に前記チップのパッド(3a)に電気的に
接続された上面のパッド(3b)が設けられ前記半導体
チップ(1)の下面を覆う部分の外側の面に前記上面の
パッド(3b)に電気的に接続された下面のパッド(3
c)が設けられたフレキシブルプリント板(2)と、前
記下面のパッド(3c)上に設けられた下面のバンプ
(6)とを含むことを備えている。
(3b)がフレキシブルプリント板(2)の内側の面に
設けられ、チップのパッド(3a)上に設けられたチッ
プのバンプ(4)が前記上面のパッド(3b)に接続さ
れ、半導体チップ(1)の上面と前記フレキシブルプリ
ント板(2)との間隙に封止用樹脂(11)が充填され
たことを特徴とする。
リント板(2)のチップのパッド(3a)に対応する部
分に穴が設けられ、上面のパッド(3b)は前記フレキ
シブルプリント板(2)の外側の面に設けられ前記チッ
プのパッド(3a)と前記上面のパッド(3b)とがボ
ンディングワイヤ(16)で接続されたことを特徴とす
る。
リント板の半導体チップの上面を覆う部分の外側の面に
外部接続用パッドを設けてもよいし、フレキシブルプリ
ント板が半導体チップの外周のほぼ全面を覆うようにし
てもよい。
体チップ(1)の上面にフレキシブルプリント板(2)
の対応する部分を位置合わせして載せ、前記半導体チッ
プ(1)の上面に設けられたチップのパッド(3a)上
のチップのバンプ(4)を前記フレキシブルプリント板
(2)に設けられた上面のパッド(3b)に接続し、前
記フレキシブルプリント板(2)を前記半導体チップ
(1)の稜に沿って折り曲げて前記フレキシブルプリン
ト板(2)で前記半導体チップ(1)の少くとも1側面
を覆い、さらに前記フレキシブルプリント板(2)の前
記上面のパッド(3b)に電気的に接続され下面のバン
プ(6)を設けた下面のパッド(3c)が配置された部
分で前記半導体チップ(1)の下面の少くとも一部分を
覆うと共に接着し、前記フレキシブルプリント板(2)
に設けられた穴から前記フレキシブルプリント板(2)
と前記半導体チップ(1)との間隙に封止用樹脂(1
1)を流し込んで固化させることを特徴とする。
体チップ(1)の上面にフレキシブルプリント板(2)
の対応する部分を位置合わせして載せ、前記フレキシブ
ルプリント板(2)を前記半導体チップ(1)の稜に沿
って折り曲げて前記フレキシブルプリント板(2)で前
記半導体チップ(1)の少くとも1側面を覆い、さらに
前記フレキシブルプリント板(2)の下面のバンプ
(6)を設けた下面のパッド(3c)が配置された部分
で前記半導体チップ(1)の下面の少くとも一部分を覆
うと共に接着し、前記半導体チップ(1)の上面に設け
られ前記フレキシブルプリント板(2)に設けられた穴
を通して露出したチップのパッド(3a)と前記フレキ
シブルプリント板(2)に設けられ前記下面のパッド
(3c)に電気的に接続された上面のパッド(3b)と
をボンディングワイヤ(16)で接続することを特徴と
する。
る。
例の断面図および底面図、図2は図1中のFPC2の展
開図である。
ッド3aにバンプ4が設けられ、バンプ4の表面は導電
性物質5で覆われている。図3に示すようにICチップ
1の上面にFPC2の中央部を位置合わせして載せ、両
者を押し付け加熱してバンプ4にFPC2のパッド3b
を接続し、FPC2を折り曲げてICチップ1の上面、
側面および下面をFPC2で覆い、接着シート7で接着
する。
ミドまたはポリエステル製で、折り曲げる前のFPC2
は図2に示すようにICチップ1の上面に対応する中央
部の外周の4辺に接続してICチップ1の4つの側面に
対応する部分が設けられ、これら部分それぞれに接続し
てICチップ1の下面を対角線で4分割した三角形の領
域に対応する部分が設けられ、折り曲げたFPC2でI
Cチップ1のほぼ全外周面を覆うことができる。FPC
2の外側の面の折り目には溝10が予め設けられてい
る。溝10はFPC2の厚さが50μmとすれば幅5〜
10μmとし、レーザービームでFPC2の表面を溶か
して形成するか、FPC2の表面に金型を押し付けて形
成する。また、溝10をFPC2の外側および内側の両
面に設けてもよい。FPC2の内側の全面(ICチップ
1の上面に対応する部分を除く)には予め粘着シート7
が付着されている。粘着シート7は後のキュア工程にお
いて固まる性質を有している。
チップ1の上面に対応する部分に複数のパッド3bが設
けられ、外側の面のICチップ1の下面に対応する部分
に複数のパッド3cが設けられ、対応するパッド3b及
び3cが配線パターン8及びスルーホール(図示略)に
より接続され、パッド3c上にMBに接続するための半
田ボール6からなるバンプが設けられている。従ってI
Cチップ1をFPC2で覆った半導体PKGの底面には
ICチップ1のパッド3aに電気的に接続された半田ボ
ール6が配設されている。
は、パッド3cにSn/Pb共晶クリーム半田ペースト
を150μm厚のメタルマスクを用いて塗布し、次に最
高温度230℃でリフローを行い、半田を溶融してパッ
ド3cに半田ボール6を形成する。半田ボール6の高さ
を高くする場合は、Sn/Pb共晶半田ペーストの代わ
りにSnとPb比が9/1の高温で溶ける半田を用い
る。または、Al,Cu等の導電性に優れ、かつ半田耐
性の高い金属ボールにSn/Pb共晶半田メッキしたボ
ールをパッド3c上に付着させる。この場合は、パッド
3cにはあらかじめフラックスを塗布しておき、その粘
性を利用してパッド3cに半田メッキボールを付け、加
熱、溶融することでFPC2のパッド3c上に半田ボー
ル6を形成する。半田ボール用パッドのサイズはφ0.
6〜1.5mmであり、かつピッチは1mm,1.27
mmおよび1.5mmが標準仕様となっている。半田ボ
ール6のサイズはφ0.6〜φ1.5mmであり、MB
に半導体PKGを搭載した後は潰れて変形するが、共晶
半田メッキしたボールを使用した場合は、半田ペースト
により作成された半田ボールより搭載後の変形が小さ
い。
設けるバンプ4の材料について説明する。バンプ4の材
料は、Au,Cuまたは半田である。バンプ4を覆う導
電性物質5は、Auバンプの場合は、Agペーストもし
くはSn/Ag比が96.5/3.5の半田ペースト、
またはCuバンプの場合はSu/Pb共晶半田か、もし
くは前記のSn/Ag半田を用いる。なお、半田バンプ
の場合はバンプ4を導電性物質5で覆わない。
C2に設けられた穴9からICチップ1の上面とFPC
2との間隙にエポキシ系もしくはシリコン系の樹脂11
を流し込み、キュアを行う。キュア条件としては、エポ
キシ系の場合、120℃〜150℃で約2時間シリコン
系では約120℃で1時間である。
明の他の実施例のようにワイヤ16によりICチップ1
とFPC2とを電気的に接続することもできる。この場
合はICチップ1のパッド3aに対応する部分に穴を設
けたFPC2を用い、ICチップ1の上面とFPC2を
接着シート7で接着固定する。また、パッド3bをFP
C2の外側の面に設けておき、ICチップ1のパッド3
aとFPC2上のパッド3bとにワイヤ16をボンディ
ングする。ワイヤはAu,もしくはAlワイヤを用い
る。
FPC2の展開図である(バンプ3b,3c等は省略し
て示してある。図8〜図9においても同じ)。このFP
C2は図2に示したFPC2のICチップ1の下面を4
分割した領域に対応する三角形の部分の頂点の部分を除
いた形状で、図7は図6のFPC2を用いた半導体パッ
ケージの底面図であり、底面の中央に四角形のFPC2
で覆われない穴が形成されている。この穴に接着剤を入
れて半導体PKGとMBの接続強度を向上させることも
できる。
FPC2の展開図で、このFPC2はICチップ1の上
面および対応する2側面に対応する部分ならびにこの2
側面に接続する下面の対角線で分割された領域に対応す
る三角形の頂点の部分を除いた部分からなる。
FPC2の展開図で、このFPC2はICチップ1の上
面および隣り合う2側面に対応する部分ならびにこの2
側面に接続する下面の対角線で分割された領域に対応す
る三角形の頂点の部分を除いた部分からなる。
るFPC2の展開図で、このFPCはICチップ1の上
面,1側面および下面に対応する部分からなる。このよ
うに図2に示したFPC2の一部分を除去することによ
り半導体PKG製造のための工数および資材費を削減で
きる。
15に実装した状態を示す断面図である。本実施例では
FPC2の上面の外側の面にもパッド3dを設け、パッ
ド3d上にバンプ4を形成している。パッド3bは対応
するパッド3cまたはパッド3dにFPC2上の配線及
びスルーホールにより接続されている。MB15に設け
られたパッド3fにパッド3c上のバンプ6を溶融接続
することによりICチップ1を内蔵する半導体PKGを
MB15に搭載する。この半導体PKGを覆うようにF
PC23を設け、FPC23に設けたパッド3eをパッ
ド3d上のバンプ6に溶融接続し、MB15に設けたパ
ッド3g上のバンプ6をFPC23に設けたパッド3h
に溶融接続する。パッド3eは対応するパッド3hにF
PC23の配線により接続されている。本実施例ではパ
ッド3cのほかにパッド3dを設けることにより、図1
の実施例よりもさらに多くの外部接続用の端子を設ける
ことができる。なお、FPC23ならびにパッド3dお
よび3g上のバンプ6を設けずに、パッド3dとパッド
3gとをボンディングワイヤで接続することも可能であ
る。
ップに電気的に接続されたFPCを折り曲げ半導体チッ
プの外周に貼り付けることにより、半導体チップとほと
んど同じ大きさとなっており、半導体チップを基板に搭
載して樹脂封止したものやキャップで封止したものより
MB等への搭載時において実装面積が小さくなる効果を
有する。
バンプを半導体パッケージの下面に線状でなく面状の範
囲に配置でき、USP5,229,916に開示された
ものより多くの外部接続用端子を設けることができる。
止め用枠を用いる必要がないため資材費と工数を削減で
き、半導体PKGの製造コストを低くすることができ
る。
ことから、樹脂封止キュア後の半導体パッケージの反り
が小さくなり、MB等への搭載時におけるMB上のパッ
ド等のオープン不良を削減できる効果を有する。
る。
チップ1の上面にFPC2を取り付けた状態の断面図で
ある。
ある。
いられるFPC2の展開図である。
面図である。
いられるFPC2の展開図である。
いられるFPC2の展開図である。
用いられるFPC2の展開図である。
MB15に取り付けた状態の断面図である。
る。
る。
る。
る。
Claims (7)
- 【請求項1】 上面に複数のチップのパッド(3a)が
設けられた半導体チップ(1)と、この半導体チップ
(1)の少なくとも上面,1側面及び下面の一部を覆い
前記半導体チップの少なくとも下面に接着され前記半導
体チップ(1)の稜に沿って折り曲げられ前記半導体チ
ップの上面を覆う部分に前記チップのパッド(3a)に
電気的に接続された上面のパッド(3b)が設けられ前
記半導体チップ(1)の下面を覆う部分の外側の面に前
記上面のパッド(3b)に電気的に接続された下面のパ
ッド(3c)が設けられたフレキシブルプリント板
(2)と、前記下面のパッド(3c)上に設けられた下
面のバンプ(6)とを含むことを特徴とする半導体パッ
ケージ。 - 【請求項2】 上面のパッド(3b)がフレキシブルプ
リント板(2)の内側の面に設けられ、チップのパッド
(3a)上に設けられたチップのバンプ(4)が前記上
面のパッド(3b)に接続され、半導体チップ(1)の
上面と前記フレキシブルプリント板(2)との間隙に封
止用樹脂(11)が充填されたことを特徴とする請求項
1記載の半導体パッケージ。 - 【請求項3】 フレキシブルプリント板(2)のチップ
のパッド(3a)に対応する部分に穴が設けられ、上面
のパッド(3b)は前記フレキシブルプリント板(2)
の外側の面に設けられ前記チップのパッド(3a)と前
記上面のパッド(3b)とがボンディングワイヤ(1
6)で接続されたことを特徴とする請求項1記載の半導
体パッケージ。 - 【請求項4】 フレキシブルプリント板(2)の半導体
チップ(1)の上面を覆う部分の外側の面に外部接続用
パッド(3d)が設けられたことを特徴とする請求項2
記載の半導体パッケージ。 - 【請求項5】 フレキシブルプリント板(6)が半導体
チップ(1)の外周のほぼ全面を覆うことを特徴とする
請求項1ないし4記載の半導体パッケージ。 - 【請求項6】 半導体チップ(1)の上面にフレキシブ
ルプリント板(2)の対応する部分を位置合わせして載
せ、前記半導体チップ(1)の上面に設けられたチップ
のパッド(3a)上のチップのバンプ(4)を前記フレ
キシブルプリント板(2)に設けられた上面のパッド
(3b)に接続し、前記フレキシブルプリント板(2)
を前記半導体チップ(1)の稜に沿って折り曲げて前記
フレキシブルプリント板(2)で前記半導体チップ
(1)の少くとも1側面を覆い、さらに前記フレキシブ
ルプリント板(2)の前記上面のパッド(3b)に電気
的に接続され下面のバンプ(6)を設けた下面のパッド
(3c)が配置された部分で前記半導体チップ(1)の
下面の少くとも一部分を覆うと共に接着し、前記フレキ
シブルプリント板(2)に設けられた穴から前記フレキ
シブルプリント板(2)と前記半導体チップ(1)との
間隙に封止用樹脂(11)を流し込んで固化させること
を特徴とする半導体パッケージの製造方法。 - 【請求項7】 半導体チップ(1)の上面にフレキシブ
ルプリント板(2)の対応する部分を位置合わせして載
せ、前記フレキシブルプリント板(2)を前記半導体チ
ップ(1)の稜に沿って折り曲げて前記フレキシブルプ
リント板(2)で前記半導体チップ(1)の少くとも1
側面を覆い、さらに前記フレキシブルプリント板(2)
の下面のバンプ(6)を設けた下面のパッド(3c)が
配置された部分で前記半導体チップ(1)の下面の少く
とも一部分を覆うと共に接着し、前記半導体チップ
(1)の上面に設けられ前記フレキシブルプリント板
(2)に設けられた穴を通して露出したチップのパッド
(3a)と前記フレキシブルプリント板(2)に設けら
れ前記下面のパッド(3c)に電気的に接続された上面
のパッド(3b)とをボンディングワイヤ(16)で接
続することを特徴とする半導体パッケージの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6226416A JP2570628B2 (ja) | 1994-09-21 | 1994-09-21 | 半導体パッケージおよびその製造方法 |
US08/912,001 US5805422A (en) | 1994-09-21 | 1997-08-15 | Semiconductor package with flexible board and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6226416A JP2570628B2 (ja) | 1994-09-21 | 1994-09-21 | 半導体パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0897312A JPH0897312A (ja) | 1996-04-12 |
JP2570628B2 true JP2570628B2 (ja) | 1997-01-08 |
Family
ID=16844786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6226416A Expired - Lifetime JP2570628B2 (ja) | 1994-09-21 | 1994-09-21 | 半導体パッケージおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5805422A (ja) |
JP (1) | JP2570628B2 (ja) |
Families Citing this family (96)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2891184B2 (ja) * | 1996-06-13 | 1999-05-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JPH10125705A (ja) * | 1996-10-18 | 1998-05-15 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
EP1189270A3 (en) * | 1996-07-12 | 2003-07-16 | Fujitsu Limited | Semiconductor device |
US7149095B2 (en) * | 1996-12-13 | 2006-12-12 | Tessera, Inc. | Stacked microelectronic assemblies |
US6225688B1 (en) * | 1997-12-11 | 2001-05-01 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
JPH10294423A (ja) * | 1997-04-17 | 1998-11-04 | Nec Corp | 半導体装置 |
KR100589449B1 (ko) * | 1997-04-17 | 2006-06-14 | 세키스이가가쿠 고교가부시키가이샤 | 전자회로부품 |
US6208521B1 (en) * | 1997-05-19 | 2001-03-27 | Nitto Denko Corporation | Film carrier and laminate type mounting structure using same |
KR100219806B1 (ko) * | 1997-05-27 | 1999-09-01 | 윤종용 | 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법 |
US6300679B1 (en) * | 1998-06-01 | 2001-10-09 | Semiconductor Components Industries, Llc | Flexible substrate for packaging a semiconductor component |
US6255140B1 (en) * | 1998-10-19 | 2001-07-03 | Industrial Technology Research Institute | Flip chip chip-scale package |
US6394819B1 (en) | 1998-10-29 | 2002-05-28 | The Whitaker Corporation | Dielectric member for absorbing thermal expansion and contraction at electrical interfaces |
JP2000232182A (ja) | 1998-12-08 | 2000-08-22 | Nec Kyushu Ltd | Bga構造の半導体装置及びその製造方法 |
JP3554212B2 (ja) * | 1998-12-21 | 2004-08-18 | 沖電気工業株式会社 | 半導体装置 |
JP3726998B2 (ja) * | 1999-04-01 | 2005-12-14 | 株式会社村田製作所 | 表面波装置 |
JP3602000B2 (ja) * | 1999-04-26 | 2004-12-15 | 沖電気工業株式会社 | 半導体装置および半導体モジュール |
US6323060B1 (en) * | 1999-05-05 | 2001-11-27 | Dense-Pac Microsystems, Inc. | Stackable flex circuit IC package and method of making same |
US6271060B1 (en) * | 1999-09-13 | 2001-08-07 | Vishay Intertechnology, Inc. | Process of fabricating a chip scale surface mount package for semiconductor device |
JP3495305B2 (ja) * | 2000-02-02 | 2004-02-09 | Necエレクトロニクス株式会社 | 半導体装置及び半導体モジュール |
SG114488A1 (en) * | 2000-06-28 | 2005-09-28 | Micron Technology Inc | Flexible ball grid array chip scale packages and methods of fabrication |
US6812048B1 (en) | 2000-07-31 | 2004-11-02 | Eaglestone Partners I, Llc | Method for manufacturing a wafer-interposer assembly |
US6686657B1 (en) | 2000-11-07 | 2004-02-03 | Eaglestone Partners I, Llc | Interposer for improved handling of semiconductor wafers and method of use of same |
US6580165B1 (en) * | 2000-11-16 | 2003-06-17 | Fairchild Semiconductor Corporation | Flip chip with solder pre-plated leadframe including locating holes |
US6524885B2 (en) * | 2000-12-15 | 2003-02-25 | Eaglestone Partners I, Llc | Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques |
US20020076854A1 (en) * | 2000-12-15 | 2002-06-20 | Pierce John L. | System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates |
US6529022B2 (en) | 2000-12-15 | 2003-03-04 | Eaglestone Pareners I, Llc | Wafer testing interposer for a conventional package |
US6842454B2 (en) * | 2001-03-14 | 2005-01-11 | Schneider Automation Inc. | Method and system for device addressing on a computer network |
US7256589B2 (en) * | 2001-04-27 | 2007-08-14 | Atrua Technologies, Inc. | Capacitive sensor system with improved capacitance measuring sensitivity |
US7115986B2 (en) * | 2001-05-02 | 2006-10-03 | Micron Technology, Inc. | Flexible ball grid array chip scale packages |
US7259573B2 (en) * | 2001-05-22 | 2007-08-21 | Atrua Technologies, Inc. | Surface capacitance sensor system using buried stimulus electrode |
US20030013328A1 (en) * | 2001-05-22 | 2003-01-16 | Andrade Thomas L. | Connection assembly for integrated circuit sensors |
SG122743A1 (en) * | 2001-08-21 | 2006-06-29 | Micron Technology Inc | Microelectronic devices and methods of manufacture |
JP2003068928A (ja) * | 2001-08-28 | 2003-03-07 | Kyocera Corp | 高周波用配線基板の実装構造 |
US6882034B2 (en) * | 2001-08-29 | 2005-04-19 | Micron Technology, Inc. | Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods |
US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
US6956284B2 (en) * | 2001-10-26 | 2005-10-18 | Staktek Group L.P. | Integrated circuit stacking system and method |
US6940729B2 (en) * | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
SG104293A1 (en) * | 2002-01-09 | 2004-06-21 | Micron Technology Inc | Elimination of rdl using tape base flip chip on flex for die stacking |
US7154171B1 (en) * | 2002-02-22 | 2006-12-26 | Amkor Technology, Inc. | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor |
SG121707A1 (en) | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
SG111935A1 (en) * | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
SG115459A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
SG115456A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Semiconductor die packages with recessed interconnecting structures and methods for assembling the same |
SG115455A1 (en) | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Methods for assembly and packaging of flip chip configured dice with interposer |
US6975035B2 (en) | 2002-03-04 | 2005-12-13 | Micron Technology, Inc. | Method and apparatus for dielectric filling of flip chip on interposer assembly |
US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
JP4253475B2 (ja) * | 2002-07-04 | 2009-04-15 | パイオニア株式会社 | 発光素子駆動用半導体装置 |
JP2004071737A (ja) * | 2002-08-05 | 2004-03-04 | Shinko Electric Ind Co Ltd | 筐体形成体およびこれを用いた電子機器 |
US20050167817A1 (en) * | 2002-08-05 | 2005-08-04 | Tessera, Inc. | Microelectronic adaptors, assemblies and methods |
US6765288B2 (en) * | 2002-08-05 | 2004-07-20 | Tessera, Inc. | Microelectronic adaptors, assemblies and methods |
WO2004017399A1 (en) * | 2002-08-16 | 2004-02-26 | Tessera, Inc. | Microelectronic packages with self-aligning features |
US20040036170A1 (en) | 2002-08-20 | 2004-02-26 | Lee Teck Kheng | Double bumping of flexible substrate for first and second level interconnects |
DE10238581B4 (de) * | 2002-08-22 | 2008-11-27 | Qimonda Ag | Halbleiterbauelement |
JP2004103843A (ja) * | 2002-09-10 | 2004-04-02 | Renesas Technology Corp | 電子素子およびその電子素子を用いた電子装置 |
US7071547B2 (en) * | 2002-09-11 | 2006-07-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
US6906598B2 (en) * | 2002-12-31 | 2005-06-14 | Mcnc | Three dimensional multimode and optical coupling devices |
US20040156177A1 (en) * | 2003-02-12 | 2004-08-12 | Matsushita Electric Industrial Co., Ltd. | Package of electronic components and method for producing the same |
US6841029B2 (en) * | 2003-03-27 | 2005-01-11 | Advanced Cardiovascular Systems, Inc. | Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability |
US6841855B2 (en) * | 2003-04-28 | 2005-01-11 | Intel Corporation | Electronic package having a flexible substrate with ends connected to one another |
US6995465B2 (en) * | 2003-06-04 | 2006-02-07 | Intel Corporation | Silicon building block architecture with flex tape |
US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
US8641913B2 (en) | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
US7709968B2 (en) * | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
JP3925503B2 (ja) * | 2004-03-15 | 2007-06-06 | カシオ計算機株式会社 | 半導体装置 |
US7423885B2 (en) | 2004-09-03 | 2008-09-09 | Entorian Technologies, Lp | Die module system |
US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
US7443023B2 (en) | 2004-09-03 | 2008-10-28 | Entorian Technologies, Lp | High capacity thin module system |
US20060278997A1 (en) * | 2004-12-01 | 2006-12-14 | Tessera, Inc. | Soldered assemblies and methods of making the same |
US7172454B2 (en) * | 2004-12-30 | 2007-02-06 | Nokia Corporation | Electronic component assembly |
US7281953B1 (en) * | 2005-08-05 | 2007-10-16 | Unisys Corporation | Computer card adapter |
US7767543B2 (en) * | 2005-09-06 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a micro-electro-mechanical device with a folded substrate |
US7867404B2 (en) * | 2005-11-15 | 2011-01-11 | Joel Allen Deutsch | Method for converting electrical components |
WO2007058134A1 (ja) * | 2005-11-15 | 2007-05-24 | Nec Corporation | 半導体パッケージ、電子部品、及び電子機器 |
JP4830493B2 (ja) * | 2006-01-11 | 2011-12-07 | 日本電気株式会社 | 半導体装置、その実装構造およびその実装方法 |
US8026129B2 (en) * | 2006-03-10 | 2011-09-27 | Stats Chippac Ltd. | Stacked integrated circuits package system with passive components |
JP2007266240A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | 電子装置及びそれを有する電子機器 |
TW200803651A (en) * | 2006-06-02 | 2008-01-01 | Chicony Electronic Co Ltd | Method of fabricating electronic module with side contact |
JP2008078205A (ja) * | 2006-09-19 | 2008-04-03 | Fujitsu Ltd | 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置 |
US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
WO2009038169A1 (ja) | 2007-09-19 | 2009-03-26 | Nec Corporation | 半導体装置及びその製造方法 |
CN101874296B (zh) | 2007-09-28 | 2015-08-26 | 泰塞拉公司 | 利用成对凸柱进行倒装芯片互连 |
JP5012612B2 (ja) * | 2008-03-26 | 2012-08-29 | 日本電気株式会社 | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 |
US10773327B2 (en) | 2010-06-17 | 2020-09-15 | Illinois Tool Works Inc. | System and method for limiting welding output and ancillary features |
US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
US20130228916A1 (en) * | 2012-03-02 | 2013-09-05 | Texas Instruments Incorporated | Two-solder method for self-aligning solder bumps in semiconductor assembly |
CN103972264A (zh) * | 2013-01-25 | 2014-08-06 | 财团法人工业技术研究院 | 可挠性电子装置 |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
TW202414634A (zh) | 2016-10-27 | 2024-04-01 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
TWI664881B (zh) * | 2017-01-13 | 2019-07-01 | 日商村田製作所股份有限公司 | 零件模組 |
CN114420574B (zh) * | 2022-03-31 | 2022-06-21 | 威海嘉瑞光电科技股份有限公司 | 一种柔性封装构件及其形成方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3427715A (en) * | 1966-06-13 | 1969-02-18 | Motorola Inc | Printed circuit fabrication |
JPS62260343A (ja) * | 1986-05-06 | 1987-11-12 | Mitsubishi Electric Corp | 半導体装置 |
JPH01283986A (ja) * | 1988-05-11 | 1989-11-15 | Shibaura Eng Works Co Ltd | プリント基板 |
US4922059A (en) * | 1988-12-29 | 1990-05-01 | Motorola, Inc. | Origami composite EMI/TEMPEST proof electronics module |
US5148265A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US5148266A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
US5229916A (en) * | 1992-03-04 | 1993-07-20 | International Business Machines Corporation | Chip edge interconnect overlay element |
JP3105089B2 (ja) * | 1992-09-11 | 2000-10-30 | 株式会社東芝 | 半導体装置 |
-
1994
- 1994-09-21 JP JP6226416A patent/JP2570628B2/ja not_active Expired - Lifetime
-
1997
- 1997-08-15 US US08/912,001 patent/US5805422A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0897312A (ja) | 1996-04-12 |
US5805422A (en) | 1998-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2570628B2 (ja) | 半導体パッケージおよびその製造方法 | |
JP3414342B2 (ja) | 集積回路チップの実装構造および実装方法 | |
JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
JP2825083B2 (ja) | 半導体素子の実装構造 | |
JP3238004B2 (ja) | 半導体装置の製造方法 | |
JPH08236584A (ja) | 半導体装置 | |
JPS60262430A (ja) | 半導体装置の製造方法 | |
JP4066127B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器。 | |
JP3180800B2 (ja) | 半導体装置及びその製造方法 | |
JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
JP2000082722A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH11345900A (ja) | 半導体装置 | |
JP2003023243A (ja) | 配線基板 | |
JP2806362B2 (ja) | 半導体装置の製造方法 | |
JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
JP2940491B2 (ja) | マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板 | |
JP3703960B2 (ja) | 半導体装置 | |
JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
JP3912888B2 (ja) | パッケージ型半導体装置 | |
JP3080049B2 (ja) | 集積回路チップの実装構造および方法 | |
JP2000315855A (ja) | フェイスダウン実装基板及びフェイスダウン実装方法 | |
JPH11186440A (ja) | 半導体装置 | |
JP3255090B2 (ja) | チップの実装構造およびバンプの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960827 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 17 |
|
EXPY | Cancellation because of completion of term |