JP3602000B2 - 半導体装置および半導体モジュール - Google Patents
半導体装置および半導体モジュール Download PDFInfo
- Publication number
- JP3602000B2 JP3602000B2 JP11744299A JP11744299A JP3602000B2 JP 3602000 B2 JP3602000 B2 JP 3602000B2 JP 11744299 A JP11744299 A JP 11744299A JP 11744299 A JP11744299 A JP 11744299A JP 3602000 B2 JP3602000 B2 JP 3602000B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- conductive layer
- semiconductor device
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
- H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明はμＢＧＡ（μＢａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に関し、特に、積み重ね可能なμＢＧＡ型半導体装置に関するものである。
【０００２】
【従来の技術】
図１３は従来のμＢＧＡ型半導体装置の断面構造図を示す。図１３に示すように、従来のμＢＧＡ型半導体装置１３００は、主表面に複数の外部端子１３０４を有する集積回路が形成された半導体チップ１３０１と、 導電層１３１０、およびこの導電層１３１０を絶縁層１３０９、および絶縁層１３１３で挟む構造からなるテープ１３０８とから構成される。ここで、例えば導電層１３１０はＣｕ、絶縁層１３０９はポリイミドやガラスエポキシ、絶縁層１３１３はソルダーレジストから構成される。
【０００３】
また、半導体チップ１３０１の主表面は、パッシベーション膜１３０５で覆われている。
【０００４】
さらに、導電層１３１０は、複数の外部端子１３０４と電気的に接続され、かつ、絶縁層１３１３に形成された開口部１３０３ａから露出される。
【０００５】
さらに、テープ１３０８は、緩衝膜１３０７、例えばエラストマーを介して、パッシベーション膜１３０５上に固着されている。
【０００６】
そして、導電層１３１０と外部端子１３０４との接続部は、樹脂１３０２で覆われている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のμＢＧＡ型半導体装置は、外部装置、例えば他の半導体装置と電気的に接続可能な接続部、つまり開口部１３０３ａから露出する導電層１３１０が半導体チップ１３０１の主表面のみに形成された構造となっているので、複数の半導体装置を積み重ねて実装することが困難であった。
【０００８】
本発明は、複数の半導体装置の積み重ね実装を容易にする半導体装置及び半導体モジュ−ルを提供することを目的とする。
【０００９】
【課題を解決するための手段】
そこで本発明の半導体装置は、 主表面に複数の外部端子を有する集積回路が形成された半導体チップと、半導体チップの主表面から半導体チップの裏面まで延在し、かつ半導体チップの主表面側及び裏面側の夫々で半導体チップと固着されるテ−プとを有し、テ−プは、導電層と、この導電層を挟む絶縁層とからなり、かつ導電層と複数の外部端子とが電気的に接続され、かつ半導体チップの主表面及び裏面の夫々に位置する絶縁層に導電層を露出する開口部を夫々に有することを特徴とする。
【００１０】
また、本発明の半導体モジュールは、 主表面に複数の外部端子を有する集積回路が形成された半導体チップと、半導体チップの主表面から半導体チップの裏面まで延在し、かつ半導体チップの主表面側及び裏面側の夫々で半導体チップと固着されるテ−プとを有し、テ−プは、導電層と、この導電層を挟む絶縁層とからなり、かつ導電層と複数の外部端子とが電気的に接続され、かつ半導体チップの主表面及び裏面の夫々に位置する絶縁層に導電層を露出する開口部を有する第１の半導体装置と、前記開口部で露出する前記導電層表面と電気的に接続されているパッドを有する第２の半導体装置とを有することを特徴とする。
【００１１】
【発明の実施の形態】
図１は本発明の第１の実施の形態の半導体装置について説明するための断面図である。以下、図１を用いて本発明の第１の実施の形態の半導体装置について説明する。
【００１２】
この半導体装置１００は、主表面に複数の外部端子１０４を有する集積回路を形成された半導体チップ１０１と、導電層１１０、およびこの導電層１１０を絶縁層１０９、および１１３で挟む構造からなるテープ１０８とから構成される。ここで、例えば導電層１１０はＣｕ、絶縁層１０９はポリイミドやガラスエポキシ、絶縁層１１３はソルダーレジストなどから構成される。
【００１３】
また、半導体チップ１０１の主表面は、パッシベーション膜１０５で覆われている。
【００１４】
テープ１０８は、半導体チップ１０１の主表面から裏面まで延在し、かつ半導体チップ１０１の主表面側および裏面側の夫々で半導体チップ１０１と固着されている。
【００１５】
さらに、導電層１１０は、複数の外部端子１０４と電気的に接続され、かつ、半導体チップ１０１の主表面および裏面の夫々に位置する絶縁層１１３に形成された開口部１０３ａおよび１０３ｂから露出されている。
【００１６】
上述した通り、本発明の第１の実施の形態の半導体装置１００では、第１に、半導体装置１００の主表面側に開口部１０３ａ、裏面側に開口部１０３ｂを有するので、開口部１０３ａから露出する導電層１１０、もしくは、開口部１０３ｂから露出する導電層１１０、もしくは、これら両方と、外部装置、例えば他の半導体装置と電気的に接続できる。つまり、複数の半導体装置の積み重ね実装を容易にすることができる。第２に、開口部１０３ａから露出する導電層１１０、もしくは、開口部１０３ｂから露出する導電層１１０の一方が他の半導体装置との接続に用いる場合、他方は半導体装置１００自身の電気的テストに用いることができる。
【００１７】
本発明の第１の実施の形態の半導体装置において、開口部１０３ａおよび開口部１０３ｂから夫々露出する導電層１１０は、金属バンプなどを介して、他の半導体装置などと接続することができる。この場合は、絶縁層１１３にソルダーレジストなどの、溶かした金属に対して濡れ性が低い絶縁層を用いると、金属バンプを正確に取りつけることができる。
【００１８】
さらに、テープ１０８の代わりに、フレキシブルテープを用いてもよい。
【００１９】
図２は本発明の第２の実施の形態の半導体装置について説明するための断面図である。以下、図２を用いて本発明の第２の実施の形態の半導体装置について説明する。
【００２０】
この半導体装置２００は、本発明の第１の実施の形態の半導体装置１００とほぼ同様の構成のため、詳しい説明は省略する。本実施の形態は、本発明の第１の実施の形態の半導体装置１００において、テープ１０８は、緩衝膜２０７、例えばエラストマーを介在して半導体チップ１０１と固着することを特徴とする。
【００２１】
本発明の第２の実施の形態の半導体装置２００は、本発明の第１の実施の形態の半導体装置１００と同様の効果を奏することは言うまでもない。さらに、上記のようにテープ１０８は緩衝膜２０７を介在して半導体チップ１０１と固着されている。緩衝膜２０７は熱収縮率の差により、テープ１０８が半導体チップ１０１から剥がれるのを防ぐように働く。したがって、本発明の第１の実施の形態の半導体装置１００の構造に比して、よりテープ１０８と半導体チップ１０１が、剥がれにくい構造が得られる。
【００２２】
図３は本発明の第３の実施の形態の半導体装置について説明するための断面図である。以下、図３を用いて本発明の第３の実施の形態の半導体装置について説明する。
【００２３】
この半導体装置３００は、本発明の第１の実施の形態の半導体装置１００とほぼ同様の構成のため、詳しい説明は省略する。本実施の形態は、本発明の第１の実施の形態の半導体装置１００において、導電層１１０と外部端子１０４との接続部が樹脂３０２で覆われていることを特徴とする。
【００２４】
本発明の第３の実施の形態の半導体装置３００は、本発明の第１の実施の形態の半導体装置１００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層１１０と外部端子１０４との接続部が樹脂３０２で覆われている。このため、本発明の第１の実施の形態の半導体装置１００の構造に比して、外部端子１０４と導電層１１０が剥がれにくい、堅固な構造を得ることができる。
【００２５】
図４は本発明の第４の実施の形態の半導体装置について説明するための断面図である。以下、図４を用いて本発明の第４の実施の形態の半導体装置について説明する。
【００２６】
この半導体装置４００は、本発明の第１の実施の形態の半導体装置１００とほぼ同様の構成のため、詳しい説明は省略する。本実施の形態は、本発明の第１の実施の形態の半導体装置１００において、導電層１１０と外部端子１０４との接続部を樹脂３０２が覆い、さらには半導体チップ１０１の側面および裏面を、樹脂４０６が夫々覆うことを特徴とする。
【００２７】
本発明の第４の実施の形態の半導体装置４００は、本発明の第１の実施の形態の半導体装置１００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層１１０と外部端子１０４との接続部を樹脂３０２が覆い、さらには半導体チップ１０１の側面および裏面を、樹脂４０６が夫々覆っている。このため、本発明の第１の実施の形態の半導体装置１００の構造に比して、半導体チップ１０１の主表面方向からの外力に対してより強い、堅固な構造を得ることができる。
【００２８】
図５は本発明の第１の実施の形態の半導体モジュールについて説明するための断面図である。以下、図５を用いて本発明の第１の実施の形態の半導体モジュールについて説明する。
【００２９】
この半導体モジュール５００は、第１の半導体装置５００ａ、及び第２の半導体装置５００ｂから構成される。ここで、第２の半導体装置５００ｂは、第１の半導体装置５００ａと同一の構成であるため、第２の半導体装置５００ｂの説明は、第１の半導体装置５００ａの説明により省略する。
【００３０】
この半導体装置５００ａは、主表面に複数の外部端子５０４ａを有する集積回路を形成された半導体チップ５０１ａと、導電層５１０ａ、およびこの導電層５１０ａを絶縁層５０９ａ、５１３ａで挟む構造からなるテープ５０８ａとから構成される。ここで、例えば導電層５１０ａはＣｕ、絶縁層５０９ａはポリイミドやガラスエポキシ、絶縁層５１３ａはソルダーレジストから構成される。
【００３１】
また、半導体チップ５０１ａの主表面は、パッシベーション膜５０５ａで覆われている。
【００３２】
テープ５０８ａは、半導体チップ５０１ａの主表面から裏面まで延在し、かつ半導体チップ５０１ａの主表面側および裏面側の夫々で半導体チップ５０１ａと固着されている。
【００３３】
さらに、導電層５１０ａは、複数の外部端子５０４ａと電気的に接続され、かつ、半導体チップ５０１ａの主表面および裏面の夫々に位置する絶縁層５１３ａに形成された開口部５２３ａおよび５３３ａから露出されている。
【００３４】
上述したように本発明の第１の実施の形態の半導体モジュ−ル５００は、第１の半導体装置５００ａの開口部５３３ａから露出する導電層５１０ａが、金属バンプ５０３を介して、第２の半導体装置５００ｂの開口部５２３ｂから露出する導電層５１０ｂと接続される。このようにして、第１および第２の半導体装置５００ａ、５００ｂからなる半導体モジュール５００が得られる。
【００３５】
本発明の第１の実施の形態の半導体モジュ−ル５００は、上述のような構造を有するので、テープを有する半導体装置の積み重ね実装を容易に行うことが可能となり、かつ容易に実装できるため、実装工程が簡易なため、コストを下げることも可能となる。
【００３６】
図６は本発明の第２の実施の形態の半導体モジュールについて説明するための断面図である。以下、図６を用いて本発明の第２の実施の形態の半導体モジュールについて説明する。
【００３７】
この半導体モジュール６００は、本発明の第１の実施の形態の半導体モジュール５００とほぼ同様の構成のため、詳しい説明は省略する。本発明の第２の実施の形態の半導体モジュール６００の半導体装置６００ａおよび６００ｂにおいて、テープ６０８ａ、およびテープ６０８ｂは、夫々緩衝膜６０７ａおよび６０７ｂ、例えばエラストマーを介して、半導体チップ６０１ａ、及び半導体チップ６０１ｂと固着されていることを特徴とする。
【００３８】
本発明の第２の実施の形態の半導体モジュール６００では、本発明の第１の実施の形態の半導体モジュール５００と同様の効果を奏することは言うまでもない。さらに、上記のように緩衝膜６０７ａを有するので、これら緩衝膜６０７ａ、６０７ｂは熱収縮率の差により、半導体チップ６０１ａとテープ６０８ａ、半導体チップ６０１ｂとテープ６０８ｂが夫々剥がれるのを防ぐように働く。したがって、本発明の第１の実施の形態の半導体モジュール５００の構造に比して、半導体チップ６０１ａとテープ６０８ａ、半導体チップ６０１ｂとテープ６０８ｂ夫々が剥がれにくい構造が得られる。
【００３９】
図７は本発明の第３の実施の形態の半導体モジュールについて説明するための断面図である。以下、図７を用いて本発明の第３の実施の形態の半導体モジュ−ルについて説明する。
【００４０】
この半導体モジュール７００は、本発明の第１の実施の形態の半導体モジュール５００とほぼ同様の構成のため、詳しい説明は省略する。本発明の第３の実施の形態の半導体モジュ−ル７００の半導体装置７００ａおよび７００ｂにおいて、導電層７１０ａと外部端子７０４ａ、導電層７１０ｂと外部端子７０４ｂの夫々の接続部が、夫々樹脂７０２ａおよび７０２ｂで覆われていることを特徴とする。
【００４１】
本発明の第３の実施の形態の半導体モジュール７００は、本発明の第１の実施の形態の半導体モジュ−ル５００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層７１０ａと外部端子７０４ａ、導電層７１０ｂと外部端子７０４ｂの夫々の接続部が、夫々樹脂７０２ａおよび７０２ｂで覆われている。このため、本発明の第１の実施の形態の半導体モジュール５００の構造に比して、導電層７１０ａと外部端子７０４ａ、導電層７１０ｂと外部端子７０４ｂが夫々剥がれにくい、堅固な構造を得ることができる。
【００４２】
図８は本発明の第４の実施の形態の半導体モジュールについて説明するための断面図である。以下、図８を用いて本発明の第４の実施の形態の半導体モジュ−ルについて説明する。
【００４３】
この半導体モジュール８００は、本発明の第１の実施の形態の半導体モジュール５００とほぼ同様の構成のため、詳しい説明は省略する。本発明の第４の実施の形態の半導体モジュ−ル８００の半導体装置８００ａおよび８００ｂにおいて、導電層８１０ａと外部端子８０４ａとの接続部を樹脂８０２ａが覆い、半導体チップ８０１ａの側面および裏面を樹脂８０６ａが覆い、導電層８１０ｂと外部端子８０４ｂとの接続部を樹脂８０２ｂが覆い、および半導体チップ８０１ｂの側面および裏面を樹脂８０６ｂが夫々覆うことを特徴とする。
【００４４】
本発明の第４の実施の形態の半導体モジュール８００は、本発明の第１の実施の形態の半導体モジュ−ル５００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層８１０ａと外部端子８０４ａとの接続部を樹脂８０２ａが覆い、半導体チップ８０１ａの側面および裏面を樹脂８０６ａが覆い、導電層８１０ｂと外部端子８０４ｂとの接続部を樹脂８０２ｂが覆い、および半導体チップ８０１ｂの側面および裏面を樹脂８０６ｂが夫々覆っている。このため、本発明の第１の実施の形態の半導体モジュール５００の構造に比して、半導体チップ８０１ａおよび８０１ｂの主表面方向からの外力に対してより強い、堅固な構造を得ることができる。
【００４５】
図９は本発明の第５の実施の形態の半導体モジュールについて説明するための断面図である。以下、図９を用いて本発明の第５の実施の形態の半導体モジュ−ルについて説明する。
【００４６】
この半導体モジュール９００は、半導体装置９００ａおよびプリント配線基板９２０から構成される。
【００４７】
この半導体装置９００ａは、主表面に複数の外部端子９０４を有する集積回路を形成された半導体チップ９０１と、導電層９１０、およびこの導電層９１０を絶縁層９０９、９１３で挟む構造からなるテープ９０８とから構成される。ここで、例えば導電層９１０はＣｕ、絶縁層９０９はポリイミドやガラスエポキシ、絶縁層９１３はソルダーレジストから構成される。
【００４８】
また、半導体チップ９０１の主表面は、パッシベーション膜９０５で覆われている。
【００４９】
テープ９０８は、半導体チップ９０１の主表面から裏面まで延在し、かつ半導体チップ９０１の主表面側および裏面側の夫々で半導体チップ９０１と固着されている。
【００５０】
さらに、導電層９１０は、複数の外部端子９０４と電気的に接続され、かつ、半導体チップ９０１の主表面および裏面の夫々に位置する絶縁層９１３に形成された開口部９０３ａおよび９０３ｂから露出されている。
【００５１】
この半導体装置９００ａの開口部９０３ｂで露出する導電層９１０の表面が、金属バンプ９０３を用いて、プリント配線基板９２０上のパッド９２１と電気的に接続されている。ここで、パッド９２１は、例えばＮｉ−Ａｕまたは半田から構成されている。
【００５２】
上述したように本発明の第５の実施の形態の半導体モジュール９００は、導電層９１０を露出する開口部９０３ａが半導体チップ９０１の主表面側に設けられている。したがって、半導体装置９００ａとプリント配線基板９２０との積み重ね実装を容易にする。さらに、実装に用いられなかった半導体装置の開口部９０３ａから露出する導電層９１０は、半導体装置９００ａとプリント配線基板９２０とが接続されているか否かの電気的テストに用いることができる。
【００５３】
図１０は本発明の第６の実施の形態の半導体装置モジュールについて説明するための断面図である。以下、図１０を用いて本発明の第６の実施の形態の半導体モジュ−ルについて説明する。
【００５４】
この半導体モジュール１０００は、本発明の第５の実施の形態の半導体モジュール９００とほぼ同様の構成のため、詳しい説明は省略する。本発明の第６の実施の形態の半導体モジュ−ル１０００の半導体装置１０００ａにおいて、テープ１００８が緩衝膜１００７、例えばエラストマーを介して、半導体チップ１００１と固着されていることを特徴とする。
【００５５】
本発明の第６の実施の形態の半導体モジュール１０００は、本発明の第５の実施の形態の半導体モジュ−ル９００と同様の効果を奏することは言うまでもない。さらに、上記のような緩衝膜１００７を有するので、この緩衝膜１００７は熱収縮率の差により、テープ１００８が半導体チップ１００１から剥がれるのを防ぐように働く。したがって、本発明の第５の実施の形態の半導体モジュール９００の構造に比して、よりテープ１００８と半導体チップ１００１が剥がれにくい構造が得られる。
【００５６】
図１１は本発明の第７の実施の形態の半導体装置モジュールについて説明するための断面図である。以下、図１１を用いて本発明の第７の実施の形態の半導体モジュ−ルについて説明する。
【００５７】
この半導体モジュール１１００は、本発明の第５の実施の形態の半導体モジュール９００ａとほぼ同様の構成のため、詳しい説明は省略する。本発明の第７の実施の形態の半導体モジュ−ル１１００の半導体装置１１００ａにおいて、導電層１１１０と外部端子１１０４との接続部が樹脂１１０２で覆われていることを特徴とする。
【００５８】
本発明の第７の実施の形態の半導体モジュール１１００は、本発明の第５の実施の形態の半導体モジュ−ル９００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層１１１０と外部端子１１０４との接続部が樹脂１１０２で覆われている。このため、本発明の第５の実施の形態の半導体モジュール９００の構造に比して、外部端子１１０４と導電層１１１０が剥がれにくい、堅固な構造を得ることができる。
【００５９】
図１２は本発明の第８の実施の形態の半導体装置モジュールについて説明するための断面図である。以下、図１２を用いて本発明の第８の実施の形態の半導体モジュ−ルについて説明する。
【００６０】
この半導体モジュール１２００は、本発明の第５の実施の形態の半導体モジュール９００とほぼ同様の構成のため、詳しい説明は省略する。本発明の第８の実施の形態の半導体モジュ−ル１２００の半導体装置１２００ａにおいて、導電層１２１０と外部端子１２０４との接続部を樹脂１２０２が覆い、さらには半導体チップ１２０１の側面および裏面を、樹脂１２０６が夫々覆うことを特徴とする。
【００６１】
本発明の第８の実施の形態の半導体モジュール１２００は、本発明の第５の実施の形態の半導体モジュ−ル９００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層１２１０と外部端子１２０４との接続部を樹脂１２０２が覆い、さらには半導体チップ１２０１の側面および裏面を、樹脂１２０６が夫々覆っている。このため、本発明の第５の実施の形態の半導体モジュール９００の構造に比して、半導体チップ１２０１の主表面方向からの外力に対してより強い、堅固な構造を得ることができる。
【００６２】
【発明の効果】
本発明の半導体モジュ−ルは、第１に、半導体装置の主表面側に開口部、裏面側に開口部を有するので、開口部から露出する導電層、もしくは、開口部から露出する導電層、もしくは、これら両方と、外部装置、例えば他の半導体装置と電気的に接続できる。つまり、複数の半導体装置の積み重ね実装を容易にすることができる。第２に、開口部から露出する導電層、もしくは、開口部から露出する導電層の一方が他の半導体装置との接続に用いる場合、他方は半導体装置自身の電気的テストに用いることができる。
【００６３】
また、本発明の半導体モジュ−ルにおいて、第１の半導体装置は、開口部から露出する導電層を介して、第２の半導体装置または、プリント配線基板と接続される。したがって、本発明の半導体モジュ−ルは、複数の半導体装置の積み重ね実装を容易に行うことが可能となり、かつ容易に実装できるため、実装工程が簡易なため、コストを下げることも可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の構造を断面図で示すものである。
【図２】本発明の第２の実施の形態の半導体装置の構造を断面図で示すものである。
【図３】本発明の第３の実施の形態の半導体装置の構造を断面図で示すものである。
【図４】本発明の第４の実施の形態の半導体装置の構造を断面図で示すものである。
【図５】本発明の第１の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図６】本発明の第２の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図７】本発明の第３の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図８】本発明の第４の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図９】本発明の第５の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図１０】本発明の第６の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図１１】本発明の第７の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図１２】本発明の第８の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図１３】従来のμＢＧＡ型半導体装置の構造の断面図を示すものである。
【符号の説明】
１００：半導体装置
１０１：半導体チップ
１０３ａ：開口部
１０３ｂ：開口部
１０４：外部端子
１０５：パッシベーション膜
１０８：テープ
１０９：絶縁層
１１０：導電層
１１３：絶縁層
【発明の属する技術分野】
この発明はμＢＧＡ（μＢａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に関し、特に、積み重ね可能なμＢＧＡ型半導体装置に関するものである。
【０００２】
【従来の技術】
図１３は従来のμＢＧＡ型半導体装置の断面構造図を示す。図１３に示すように、従来のμＢＧＡ型半導体装置１３００は、主表面に複数の外部端子１３０４を有する集積回路が形成された半導体チップ１３０１と、 導電層１３１０、およびこの導電層１３１０を絶縁層１３０９、および絶縁層１３１３で挟む構造からなるテープ１３０８とから構成される。ここで、例えば導電層１３１０はＣｕ、絶縁層１３０９はポリイミドやガラスエポキシ、絶縁層１３１３はソルダーレジストから構成される。
【０００３】
また、半導体チップ１３０１の主表面は、パッシベーション膜１３０５で覆われている。
【０００４】
さらに、導電層１３１０は、複数の外部端子１３０４と電気的に接続され、かつ、絶縁層１３１３に形成された開口部１３０３ａから露出される。
【０００５】
さらに、テープ１３０８は、緩衝膜１３０７、例えばエラストマーを介して、パッシベーション膜１３０５上に固着されている。
【０００６】
そして、導電層１３１０と外部端子１３０４との接続部は、樹脂１３０２で覆われている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のμＢＧＡ型半導体装置は、外部装置、例えば他の半導体装置と電気的に接続可能な接続部、つまり開口部１３０３ａから露出する導電層１３１０が半導体チップ１３０１の主表面のみに形成された構造となっているので、複数の半導体装置を積み重ねて実装することが困難であった。
【０００８】
本発明は、複数の半導体装置の積み重ね実装を容易にする半導体装置及び半導体モジュ−ルを提供することを目的とする。
【０００９】
【課題を解決するための手段】
そこで本発明の半導体装置は、 主表面に複数の外部端子を有する集積回路が形成された半導体チップと、半導体チップの主表面から半導体チップの裏面まで延在し、かつ半導体チップの主表面側及び裏面側の夫々で半導体チップと固着されるテ−プとを有し、テ−プは、導電層と、この導電層を挟む絶縁層とからなり、かつ導電層と複数の外部端子とが電気的に接続され、かつ半導体チップの主表面及び裏面の夫々に位置する絶縁層に導電層を露出する開口部を夫々に有することを特徴とする。
【００１０】
また、本発明の半導体モジュールは、 主表面に複数の外部端子を有する集積回路が形成された半導体チップと、半導体チップの主表面から半導体チップの裏面まで延在し、かつ半導体チップの主表面側及び裏面側の夫々で半導体チップと固着されるテ−プとを有し、テ−プは、導電層と、この導電層を挟む絶縁層とからなり、かつ導電層と複数の外部端子とが電気的に接続され、かつ半導体チップの主表面及び裏面の夫々に位置する絶縁層に導電層を露出する開口部を有する第１の半導体装置と、前記開口部で露出する前記導電層表面と電気的に接続されているパッドを有する第２の半導体装置とを有することを特徴とする。
【００１１】
【発明の実施の形態】
図１は本発明の第１の実施の形態の半導体装置について説明するための断面図である。以下、図１を用いて本発明の第１の実施の形態の半導体装置について説明する。
【００１２】
この半導体装置１００は、主表面に複数の外部端子１０４を有する集積回路を形成された半導体チップ１０１と、導電層１１０、およびこの導電層１１０を絶縁層１０９、および１１３で挟む構造からなるテープ１０８とから構成される。ここで、例えば導電層１１０はＣｕ、絶縁層１０９はポリイミドやガラスエポキシ、絶縁層１１３はソルダーレジストなどから構成される。
【００１３】
また、半導体チップ１０１の主表面は、パッシベーション膜１０５で覆われている。
【００１４】
テープ１０８は、半導体チップ１０１の主表面から裏面まで延在し、かつ半導体チップ１０１の主表面側および裏面側の夫々で半導体チップ１０１と固着されている。
【００１５】
さらに、導電層１１０は、複数の外部端子１０４と電気的に接続され、かつ、半導体チップ１０１の主表面および裏面の夫々に位置する絶縁層１１３に形成された開口部１０３ａおよび１０３ｂから露出されている。
【００１６】
上述した通り、本発明の第１の実施の形態の半導体装置１００では、第１に、半導体装置１００の主表面側に開口部１０３ａ、裏面側に開口部１０３ｂを有するので、開口部１０３ａから露出する導電層１１０、もしくは、開口部１０３ｂから露出する導電層１１０、もしくは、これら両方と、外部装置、例えば他の半導体装置と電気的に接続できる。つまり、複数の半導体装置の積み重ね実装を容易にすることができる。第２に、開口部１０３ａから露出する導電層１１０、もしくは、開口部１０３ｂから露出する導電層１１０の一方が他の半導体装置との接続に用いる場合、他方は半導体装置１００自身の電気的テストに用いることができる。
【００１７】
本発明の第１の実施の形態の半導体装置において、開口部１０３ａおよび開口部１０３ｂから夫々露出する導電層１１０は、金属バンプなどを介して、他の半導体装置などと接続することができる。この場合は、絶縁層１１３にソルダーレジストなどの、溶かした金属に対して濡れ性が低い絶縁層を用いると、金属バンプを正確に取りつけることができる。
【００１８】
さらに、テープ１０８の代わりに、フレキシブルテープを用いてもよい。
【００１９】
図２は本発明の第２の実施の形態の半導体装置について説明するための断面図である。以下、図２を用いて本発明の第２の実施の形態の半導体装置について説明する。
【００２０】
この半導体装置２００は、本発明の第１の実施の形態の半導体装置１００とほぼ同様の構成のため、詳しい説明は省略する。本実施の形態は、本発明の第１の実施の形態の半導体装置１００において、テープ１０８は、緩衝膜２０７、例えばエラストマーを介在して半導体チップ１０１と固着することを特徴とする。
【００２１】
本発明の第２の実施の形態の半導体装置２００は、本発明の第１の実施の形態の半導体装置１００と同様の効果を奏することは言うまでもない。さらに、上記のようにテープ１０８は緩衝膜２０７を介在して半導体チップ１０１と固着されている。緩衝膜２０７は熱収縮率の差により、テープ１０８が半導体チップ１０１から剥がれるのを防ぐように働く。したがって、本発明の第１の実施の形態の半導体装置１００の構造に比して、よりテープ１０８と半導体チップ１０１が、剥がれにくい構造が得られる。
【００２２】
図３は本発明の第３の実施の形態の半導体装置について説明するための断面図である。以下、図３を用いて本発明の第３の実施の形態の半導体装置について説明する。
【００２３】
この半導体装置３００は、本発明の第１の実施の形態の半導体装置１００とほぼ同様の構成のため、詳しい説明は省略する。本実施の形態は、本発明の第１の実施の形態の半導体装置１００において、導電層１１０と外部端子１０４との接続部が樹脂３０２で覆われていることを特徴とする。
【００２４】
本発明の第３の実施の形態の半導体装置３００は、本発明の第１の実施の形態の半導体装置１００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層１１０と外部端子１０４との接続部が樹脂３０２で覆われている。このため、本発明の第１の実施の形態の半導体装置１００の構造に比して、外部端子１０４と導電層１１０が剥がれにくい、堅固な構造を得ることができる。
【００２５】
図４は本発明の第４の実施の形態の半導体装置について説明するための断面図である。以下、図４を用いて本発明の第４の実施の形態の半導体装置について説明する。
【００２６】
この半導体装置４００は、本発明の第１の実施の形態の半導体装置１００とほぼ同様の構成のため、詳しい説明は省略する。本実施の形態は、本発明の第１の実施の形態の半導体装置１００において、導電層１１０と外部端子１０４との接続部を樹脂３０２が覆い、さらには半導体チップ１０１の側面および裏面を、樹脂４０６が夫々覆うことを特徴とする。
【００２７】
本発明の第４の実施の形態の半導体装置４００は、本発明の第１の実施の形態の半導体装置１００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層１１０と外部端子１０４との接続部を樹脂３０２が覆い、さらには半導体チップ１０１の側面および裏面を、樹脂４０６が夫々覆っている。このため、本発明の第１の実施の形態の半導体装置１００の構造に比して、半導体チップ１０１の主表面方向からの外力に対してより強い、堅固な構造を得ることができる。
【００２８】
図５は本発明の第１の実施の形態の半導体モジュールについて説明するための断面図である。以下、図５を用いて本発明の第１の実施の形態の半導体モジュールについて説明する。
【００２９】
この半導体モジュール５００は、第１の半導体装置５００ａ、及び第２の半導体装置５００ｂから構成される。ここで、第２の半導体装置５００ｂは、第１の半導体装置５００ａと同一の構成であるため、第２の半導体装置５００ｂの説明は、第１の半導体装置５００ａの説明により省略する。
【００３０】
この半導体装置５００ａは、主表面に複数の外部端子５０４ａを有する集積回路を形成された半導体チップ５０１ａと、導電層５１０ａ、およびこの導電層５１０ａを絶縁層５０９ａ、５１３ａで挟む構造からなるテープ５０８ａとから構成される。ここで、例えば導電層５１０ａはＣｕ、絶縁層５０９ａはポリイミドやガラスエポキシ、絶縁層５１３ａはソルダーレジストから構成される。
【００３１】
また、半導体チップ５０１ａの主表面は、パッシベーション膜５０５ａで覆われている。
【００３２】
テープ５０８ａは、半導体チップ５０１ａの主表面から裏面まで延在し、かつ半導体チップ５０１ａの主表面側および裏面側の夫々で半導体チップ５０１ａと固着されている。
【００３３】
さらに、導電層５１０ａは、複数の外部端子５０４ａと電気的に接続され、かつ、半導体チップ５０１ａの主表面および裏面の夫々に位置する絶縁層５１３ａに形成された開口部５２３ａおよび５３３ａから露出されている。
【００３４】
上述したように本発明の第１の実施の形態の半導体モジュ−ル５００は、第１の半導体装置５００ａの開口部５３３ａから露出する導電層５１０ａが、金属バンプ５０３を介して、第２の半導体装置５００ｂの開口部５２３ｂから露出する導電層５１０ｂと接続される。このようにして、第１および第２の半導体装置５００ａ、５００ｂからなる半導体モジュール５００が得られる。
【００３５】
本発明の第１の実施の形態の半導体モジュ−ル５００は、上述のような構造を有するので、テープを有する半導体装置の積み重ね実装を容易に行うことが可能となり、かつ容易に実装できるため、実装工程が簡易なため、コストを下げることも可能となる。
【００３６】
図６は本発明の第２の実施の形態の半導体モジュールについて説明するための断面図である。以下、図６を用いて本発明の第２の実施の形態の半導体モジュールについて説明する。
【００３７】
この半導体モジュール６００は、本発明の第１の実施の形態の半導体モジュール５００とほぼ同様の構成のため、詳しい説明は省略する。本発明の第２の実施の形態の半導体モジュール６００の半導体装置６００ａおよび６００ｂにおいて、テープ６０８ａ、およびテープ６０８ｂは、夫々緩衝膜６０７ａおよび６０７ｂ、例えばエラストマーを介して、半導体チップ６０１ａ、及び半導体チップ６０１ｂと固着されていることを特徴とする。
【００３８】
本発明の第２の実施の形態の半導体モジュール６００では、本発明の第１の実施の形態の半導体モジュール５００と同様の効果を奏することは言うまでもない。さらに、上記のように緩衝膜６０７ａを有するので、これら緩衝膜６０７ａ、６０７ｂは熱収縮率の差により、半導体チップ６０１ａとテープ６０８ａ、半導体チップ６０１ｂとテープ６０８ｂが夫々剥がれるのを防ぐように働く。したがって、本発明の第１の実施の形態の半導体モジュール５００の構造に比して、半導体チップ６０１ａとテープ６０８ａ、半導体チップ６０１ｂとテープ６０８ｂ夫々が剥がれにくい構造が得られる。
【００３９】
図７は本発明の第３の実施の形態の半導体モジュールについて説明するための断面図である。以下、図７を用いて本発明の第３の実施の形態の半導体モジュ−ルについて説明する。
【００４０】
この半導体モジュール７００は、本発明の第１の実施の形態の半導体モジュール５００とほぼ同様の構成のため、詳しい説明は省略する。本発明の第３の実施の形態の半導体モジュ−ル７００の半導体装置７００ａおよび７００ｂにおいて、導電層７１０ａと外部端子７０４ａ、導電層７１０ｂと外部端子７０４ｂの夫々の接続部が、夫々樹脂７０２ａおよび７０２ｂで覆われていることを特徴とする。
【００４１】
本発明の第３の実施の形態の半導体モジュール７００は、本発明の第１の実施の形態の半導体モジュ−ル５００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層７１０ａと外部端子７０４ａ、導電層７１０ｂと外部端子７０４ｂの夫々の接続部が、夫々樹脂７０２ａおよび７０２ｂで覆われている。このため、本発明の第１の実施の形態の半導体モジュール５００の構造に比して、導電層７１０ａと外部端子７０４ａ、導電層７１０ｂと外部端子７０４ｂが夫々剥がれにくい、堅固な構造を得ることができる。
【００４２】
図８は本発明の第４の実施の形態の半導体モジュールについて説明するための断面図である。以下、図８を用いて本発明の第４の実施の形態の半導体モジュ−ルについて説明する。
【００４３】
この半導体モジュール８００は、本発明の第１の実施の形態の半導体モジュール５００とほぼ同様の構成のため、詳しい説明は省略する。本発明の第４の実施の形態の半導体モジュ−ル８００の半導体装置８００ａおよび８００ｂにおいて、導電層８１０ａと外部端子８０４ａとの接続部を樹脂８０２ａが覆い、半導体チップ８０１ａの側面および裏面を樹脂８０６ａが覆い、導電層８１０ｂと外部端子８０４ｂとの接続部を樹脂８０２ｂが覆い、および半導体チップ８０１ｂの側面および裏面を樹脂８０６ｂが夫々覆うことを特徴とする。
【００４４】
本発明の第４の実施の形態の半導体モジュール８００は、本発明の第１の実施の形態の半導体モジュ−ル５００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層８１０ａと外部端子８０４ａとの接続部を樹脂８０２ａが覆い、半導体チップ８０１ａの側面および裏面を樹脂８０６ａが覆い、導電層８１０ｂと外部端子８０４ｂとの接続部を樹脂８０２ｂが覆い、および半導体チップ８０１ｂの側面および裏面を樹脂８０６ｂが夫々覆っている。このため、本発明の第１の実施の形態の半導体モジュール５００の構造に比して、半導体チップ８０１ａおよび８０１ｂの主表面方向からの外力に対してより強い、堅固な構造を得ることができる。
【００４５】
図９は本発明の第５の実施の形態の半導体モジュールについて説明するための断面図である。以下、図９を用いて本発明の第５の実施の形態の半導体モジュ−ルについて説明する。
【００４６】
この半導体モジュール９００は、半導体装置９００ａおよびプリント配線基板９２０から構成される。
【００４７】
この半導体装置９００ａは、主表面に複数の外部端子９０４を有する集積回路を形成された半導体チップ９０１と、導電層９１０、およびこの導電層９１０を絶縁層９０９、９１３で挟む構造からなるテープ９０８とから構成される。ここで、例えば導電層９１０はＣｕ、絶縁層９０９はポリイミドやガラスエポキシ、絶縁層９１３はソルダーレジストから構成される。
【００４８】
また、半導体チップ９０１の主表面は、パッシベーション膜９０５で覆われている。
【００４９】
テープ９０８は、半導体チップ９０１の主表面から裏面まで延在し、かつ半導体チップ９０１の主表面側および裏面側の夫々で半導体チップ９０１と固着されている。
【００５０】
さらに、導電層９１０は、複数の外部端子９０４と電気的に接続され、かつ、半導体チップ９０１の主表面および裏面の夫々に位置する絶縁層９１３に形成された開口部９０３ａおよび９０３ｂから露出されている。
【００５１】
この半導体装置９００ａの開口部９０３ｂで露出する導電層９１０の表面が、金属バンプ９０３を用いて、プリント配線基板９２０上のパッド９２１と電気的に接続されている。ここで、パッド９２１は、例えばＮｉ−Ａｕまたは半田から構成されている。
【００５２】
上述したように本発明の第５の実施の形態の半導体モジュール９００は、導電層９１０を露出する開口部９０３ａが半導体チップ９０１の主表面側に設けられている。したがって、半導体装置９００ａとプリント配線基板９２０との積み重ね実装を容易にする。さらに、実装に用いられなかった半導体装置の開口部９０３ａから露出する導電層９１０は、半導体装置９００ａとプリント配線基板９２０とが接続されているか否かの電気的テストに用いることができる。
【００５３】
図１０は本発明の第６の実施の形態の半導体装置モジュールについて説明するための断面図である。以下、図１０を用いて本発明の第６の実施の形態の半導体モジュ−ルについて説明する。
【００５４】
この半導体モジュール１０００は、本発明の第５の実施の形態の半導体モジュール９００とほぼ同様の構成のため、詳しい説明は省略する。本発明の第６の実施の形態の半導体モジュ−ル１０００の半導体装置１０００ａにおいて、テープ１００８が緩衝膜１００７、例えばエラストマーを介して、半導体チップ１００１と固着されていることを特徴とする。
【００５５】
本発明の第６の実施の形態の半導体モジュール１０００は、本発明の第５の実施の形態の半導体モジュ−ル９００と同様の効果を奏することは言うまでもない。さらに、上記のような緩衝膜１００７を有するので、この緩衝膜１００７は熱収縮率の差により、テープ１００８が半導体チップ１００１から剥がれるのを防ぐように働く。したがって、本発明の第５の実施の形態の半導体モジュール９００の構造に比して、よりテープ１００８と半導体チップ１００１が剥がれにくい構造が得られる。
【００５６】
図１１は本発明の第７の実施の形態の半導体装置モジュールについて説明するための断面図である。以下、図１１を用いて本発明の第７の実施の形態の半導体モジュ−ルについて説明する。
【００５７】
この半導体モジュール１１００は、本発明の第５の実施の形態の半導体モジュール９００ａとほぼ同様の構成のため、詳しい説明は省略する。本発明の第７の実施の形態の半導体モジュ−ル１１００の半導体装置１１００ａにおいて、導電層１１１０と外部端子１１０４との接続部が樹脂１１０２で覆われていることを特徴とする。
【００５８】
本発明の第７の実施の形態の半導体モジュール１１００は、本発明の第５の実施の形態の半導体モジュ−ル９００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層１１１０と外部端子１１０４との接続部が樹脂１１０２で覆われている。このため、本発明の第５の実施の形態の半導体モジュール９００の構造に比して、外部端子１１０４と導電層１１１０が剥がれにくい、堅固な構造を得ることができる。
【００５９】
図１２は本発明の第８の実施の形態の半導体装置モジュールについて説明するための断面図である。以下、図１２を用いて本発明の第８の実施の形態の半導体モジュ−ルについて説明する。
【００６０】
この半導体モジュール１２００は、本発明の第５の実施の形態の半導体モジュール９００とほぼ同様の構成のため、詳しい説明は省略する。本発明の第８の実施の形態の半導体モジュ−ル１２００の半導体装置１２００ａにおいて、導電層１２１０と外部端子１２０４との接続部を樹脂１２０２が覆い、さらには半導体チップ１２０１の側面および裏面を、樹脂１２０６が夫々覆うことを特徴とする。
【００６１】
本発明の第８の実施の形態の半導体モジュール１２００は、本発明の第５の実施の形態の半導体モジュ−ル９００と同様の効果を奏することは言うまでもない。さらに、上記のように導電層１２１０と外部端子１２０４との接続部を樹脂１２０２が覆い、さらには半導体チップ１２０１の側面および裏面を、樹脂１２０６が夫々覆っている。このため、本発明の第５の実施の形態の半導体モジュール９００の構造に比して、半導体チップ１２０１の主表面方向からの外力に対してより強い、堅固な構造を得ることができる。
【００６２】
【発明の効果】
本発明の半導体モジュ−ルは、第１に、半導体装置の主表面側に開口部、裏面側に開口部を有するので、開口部から露出する導電層、もしくは、開口部から露出する導電層、もしくは、これら両方と、外部装置、例えば他の半導体装置と電気的に接続できる。つまり、複数の半導体装置の積み重ね実装を容易にすることができる。第２に、開口部から露出する導電層、もしくは、開口部から露出する導電層の一方が他の半導体装置との接続に用いる場合、他方は半導体装置自身の電気的テストに用いることができる。
【００６３】
また、本発明の半導体モジュ−ルにおいて、第１の半導体装置は、開口部から露出する導電層を介して、第２の半導体装置または、プリント配線基板と接続される。したがって、本発明の半導体モジュ−ルは、複数の半導体装置の積み重ね実装を容易に行うことが可能となり、かつ容易に実装できるため、実装工程が簡易なため、コストを下げることも可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の構造を断面図で示すものである。
【図２】本発明の第２の実施の形態の半導体装置の構造を断面図で示すものである。
【図３】本発明の第３の実施の形態の半導体装置の構造を断面図で示すものである。
【図４】本発明の第４の実施の形態の半導体装置の構造を断面図で示すものである。
【図５】本発明の第１の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図６】本発明の第２の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図７】本発明の第３の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図８】本発明の第４の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図９】本発明の第５の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図１０】本発明の第６の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図１１】本発明の第７の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図１２】本発明の第８の実施の形態の半導体モジュールの構造を断面図で示すものである。
【図１３】従来のμＢＧＡ型半導体装置の構造の断面図を示すものである。
【符号の説明】
１００：半導体装置
１０１：半導体チップ
１０３ａ：開口部
１０３ｂ：開口部
１０４：外部端子
１０５：パッシベーション膜
１０８：テープ
１０９：絶縁層
１１０：導電層
１１３：絶縁層
Claims (12)
- 主表面に複数の外部端子を有する集積回路が形成された半導体チップと、
前記半導体チップの前記主表面から前記半導体チップの裏面まで延在し、かつ前記半導体チップの前記主表面側及び前記裏面側の夫々で前記半導体チップと固着されるテ−プとを有し、
前記テ−プは、導電層と、この導電層を挟む絶縁層とからなり、かつ前記導電層と前記複数の外部端子とが電気的に接続され、かつ前記半導体チップの前記主表面及び前記裏面の夫々に位置する前記絶縁層に前記導電層を露出する開口部を夫々に有し、かつ前記テープと前記半導体チップの側面との間には空隙部が設けられていることを特徴とする半導体装置。 - 前記半導体チップは、緩衝膜を介して前記テープと固着されていることを特徴とする請求項１に記載の半導体装置。
- 前記導電層と前記複数の外部端子との接続部が、樹脂で覆われていることを特徴とする請求項１に記載の半導体装置。
- 前記半導体チップの側面および前記裏面が、樹脂で覆われていることを特徴とする請求項１に記載の半導体装置。
- 主表面に複数の外部端子を有する集積回路が形成された半導体チップと、前記半導体チップの前記主表面から前記半導体チップの裏面まで延在し、かつ前記半導体チップの前記主表面側及び前記裏面側の夫々で前記半導体チップと固着されるテ−プとを有し、前記テ−プは、導電層と、この導電層を挟む絶縁層とからなり、かつ前記導電層と前記複数の外部端子とが電気的に接続され、かつ前記半導体チップの前記主表面及び前記裏面の夫々に位置する前記絶縁層に前記導電層を露出する開口部を夫々に有し、かつ前記テープと前記半導体チップの側面との間には空隙部が設けられている第１の半導体装置と、
前記開口部で露出する前記導電層表面と電気的に接続されている第２の半導体装置とを有することを特徴とする半導体モジュール。 - 前記半導体チップは、緩衝膜を介して前記テープと固着されていることを特徴とする請求項５に記載の半導体モジュール。
- 前記導電層と前記複数の外部端子との接続部が、樹脂で覆われていることを特徴とする請求項５に記載の半導体モジュール。
- 前記半導体チップの側面および前記裏面が、樹脂で覆われていることを特徴とする請求項５に記載の半導体モジュール。
- 主表面に複数の外部端子を有する集積回路が形成された半導体チップと、前記半導体チップの前記主表面から前記半導体チップの裏面まで延在し、かつ前記半導体チップの前記主表面側及び前記裏面側の夫々で前記半導体チップと固着されるテ−プとを有し、前記テ−プは、導電層と、この導電層を挟む絶縁層とからなり、かつ前記導電層と前記複数の外部端子とが電気的に接続され、かつ前記半導体チップの前記主表面及び前記裏面の夫々に位置する前記絶縁層に前記導電層を露出する開口部を有し、かつ前記テープと前記半導体チップの側面との間には空隙部が設けられている第１の半導体装置と、
前記第１の半導体装置と電気的に接続されているプリント配線基板とを備えたことを特徴とする半導体モジュール。 - 前記半導体チップは、緩衝膜を介して前記テープと固着されていることを特徴とする請求項９に記載の半導体モジュール。
- 前記導電層と前記複数の外部端子との接続部が、樹脂で覆われていることを特徴とする請求項９に記載の半導体モジュール。
- 前記半導体チップの側面および前記裏面が、樹脂で覆われていることを特徴とする請求項９に記載の半導体モジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11744299A JP3602000B2 (ja) | 1999-04-26 | 1999-04-26 | 半導体装置および半導体モジュール |
| US09/536,763 US6329708B1 (en) | 1999-04-26 | 2000-03-28 | Micro ball grid array semiconductor device and semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11744299A JP3602000B2 (ja) | 1999-04-26 | 1999-04-26 | 半導体装置および半導体モジュール |
Related Child Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003132848A Division JP3859617B2 (ja) | 2003-05-12 | 2003-05-12 | 半導体装置 |
| JP2003132849A Division JP3859618B2 (ja) | 2003-05-12 | 2003-05-12 | 半導体装置 |
| JP2003132850A Division JP2003309220A (ja) | 2003-05-12 | 2003-05-12 | 半導体装置 |
| JP2003132852A Division JP3836811B2 (ja) | 2003-05-12 | 2003-05-12 | 半導体モジュール |
| JP2003132851A Division JP3893363B2 (ja) | 2003-05-12 | 2003-05-12 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000307029A JP2000307029A (ja) | 2000-11-02 |
| JP3602000B2 true JP3602000B2 (ja) | 2004-12-15 |
Family
ID=14711761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11744299A Expired - Fee Related JP3602000B2 (ja) | 1999-04-26 | 1999-04-26 | 半導体装置および半導体モジュール |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6329708B1 (ja) |
| JP (1) | JP3602000B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL123207A0 (en) * | 1998-02-06 | 1998-09-24 | Shellcase Ltd | Integrated circuit device |
| US6323060B1 (en) | 1999-05-05 | 2001-11-27 | Dense-Pac Microsystems, Inc. | Stackable flex circuit IC package and method of making same |
| US6262895B1 (en) | 2000-01-13 | 2001-07-17 | John A. Forthun | Stackable chip package with flex carrier |
| JP2001223323A (ja) * | 2000-02-10 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置 |
| US6562641B1 (en) | 2000-08-22 | 2003-05-13 | Micron Technology, Inc. | Apparatus and methods of semiconductor packages having circuit-bearing interconnect components |
| AU2002216352A1 (en) * | 2000-12-21 | 2002-07-01 | Shellcase Ltd. | Packaged integrated circuits and methods of producing thereof |
| DE10120408B4 (de) * | 2001-04-25 | 2006-02-02 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung |
| CN1185915C (zh) * | 2001-06-13 | 2005-01-19 | 佳能株式会社 | 柔性基板、半导体器件、摄像装置和放射线摄像系统 |
| US6956284B2 (en) | 2001-10-26 | 2005-10-18 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US6914324B2 (en) | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
| US7485951B2 (en) | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
| US7310458B2 (en) | 2001-10-26 | 2007-12-18 | Staktek Group L.P. | Stacked module systems and methods |
| US20030234443A1 (en) | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
| US6940729B2 (en) | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
| US7026708B2 (en) | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
| US7202555B2 (en) * | 2001-10-26 | 2007-04-10 | Staktek Group L.P. | Pitch change and chip scale stacking system and method |
| US7053478B2 (en) | 2001-10-26 | 2006-05-30 | Staktek Group L.P. | Pitch change and chip scale stacking system |
| US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
| US7371609B2 (en) | 2001-10-26 | 2008-05-13 | Staktek Group L.P. | Stacked module systems and methods |
| US7081373B2 (en) | 2001-12-14 | 2006-07-25 | Staktek Group, L.P. | CSP chip stack with flex circuit |
| US6835592B2 (en) * | 2002-05-24 | 2004-12-28 | Micron Technology, Inc. | Methods for molding a semiconductor die package with enhanced thermal conductivity |
| DE10238581B4 (de) * | 2002-08-22 | 2008-11-27 | Qimonda Ag | Halbleiterbauelement |
| JP4081666B2 (ja) * | 2002-09-24 | 2008-04-30 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| CN1650426A (zh) * | 2002-12-17 | 2005-08-03 | 富士通株式会社 | 半导体装置及叠层型半导体装置 |
| US7542304B2 (en) | 2003-09-15 | 2009-06-02 | Entorian Technologies, Lp | Memory expansion and integrated circuit stacking system and method |
| SG120123A1 (en) * | 2003-09-30 | 2006-03-28 | Micron Technology Inc | Castellated chip-scale packages and methods for fabricating the same |
| US20060261458A1 (en) * | 2003-11-12 | 2006-11-23 | Amkor Technology, Inc. | Semiconductor package and manufacturing method thereof |
| US7309914B2 (en) | 2005-01-20 | 2007-12-18 | Staktek Group L.P. | Inverted CSP stacking system and method |
| US7033861B1 (en) | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
| US7566853B2 (en) * | 2005-08-12 | 2009-07-28 | Tessera, Inc. | Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture |
| US7576995B2 (en) | 2005-11-04 | 2009-08-18 | Entorian Technologies, Lp | Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area |
| US7605454B2 (en) | 2006-01-11 | 2009-10-20 | Entorian Technologies, Lp | Memory card and method for devising |
| US7304382B2 (en) | 2006-01-11 | 2007-12-04 | Staktek Group L.P. | Managed memory component |
| US7608920B2 (en) | 2006-01-11 | 2009-10-27 | Entorian Technologies, Lp | Memory card and method for devising |
| US7508058B2 (en) | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Stacked integrated circuit module |
| US7508069B2 (en) | 2006-01-11 | 2009-03-24 | Entorian Technologies, Lp | Managed memory component |
| US7468553B2 (en) | 2006-10-20 | 2008-12-23 | Entorian Technologies, Lp | Stackable micropackages and stacked modules |
| US7807508B2 (en) * | 2006-10-31 | 2010-10-05 | Tessera Technologies Hungary Kft. | Wafer-level fabrication of lidded chips with electrodeposited dielectric coating |
| US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
| JP5012612B2 (ja) * | 2008-03-26 | 2012-08-29 | 日本電気株式会社 | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 |
| EP2291858B1 (en) * | 2008-06-26 | 2012-03-28 | Nxp B.V. | Packaged semiconductor product and method for manufacture thereof |
| EP2390909A1 (en) * | 2010-05-24 | 2011-11-30 | Jerry Hu | Miniature packaging for discrete circuit components |
| US8310040B2 (en) | 2010-12-08 | 2012-11-13 | General Electric Company | Semiconductor device package having high breakdown voltage and low parasitic inductance and method of manufacturing thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583375A (en) * | 1990-06-11 | 1996-12-10 | Hitachi, Ltd. | Semiconductor device with lead structure within the planar area of the device |
| JP2570628B2 (ja) * | 1994-09-21 | 1997-01-08 | 日本電気株式会社 | 半導体パッケージおよびその製造方法 |
| US6002167A (en) * | 1995-09-22 | 1999-12-14 | Hitachi Cable, Ltd. | Semiconductor device having lead on chip structure |
| JP3011233B2 (ja) * | 1997-05-02 | 2000-02-21 | 日本電気株式会社 | 半導体パッケージ及びその半導体実装構造 |
| US6028365A (en) * | 1998-03-30 | 2000-02-22 | Micron Technology, Inc. | Integrated circuit package and method of fabrication |
-
1999
- 1999-04-26 JP JP11744299A patent/JP3602000B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-28 US US09/536,763 patent/US6329708B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000307029A (ja) | 2000-11-02 |
| US6329708B1 (en) | 2001-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3602000B2 (ja) | 半導体装置および半導体モジュール | |
| JP3893363B2 (ja) | 半導体モジュール | |
| US6812573B2 (en) | Semiconductor device and method for manufacturing the same | |
| US5182632A (en) | High density multichip package with interconnect structure and heatsink | |
| JP3410396B2 (ja) | 高性能集積回路チップパッケージ | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US6613606B1 (en) | Structure of high performance combo chip and processing method | |
| US6407448B2 (en) | Stackable ball grid array semiconductor package and fabrication method thereof | |
| US6921980B2 (en) | Integrated semiconductor circuit including electronic component connected between different component connection portions | |
| US6458627B1 (en) | Semiconductor chip package and method of fabricating same | |
| KR20010022384A (ko) | 칩 상의 도전성 에폭시 플립-칩 | |
| JPH07503579A (ja) | フリップチップ集積回路の背面接地 | |
| US6137162A (en) | Chip stack package | |
| JP3859618B2 (ja) | 半導体装置 | |
| JP3836811B2 (ja) | 半導体モジュール | |
| US4933810A (en) | Integrated circuit interconnector | |
| TWI893151B (zh) | 半導體封裝 | |
| JP3823636B2 (ja) | 半導体チップモジュール及びその製造方法 | |
| US5422515A (en) | Semiconductor module including wiring structures each having different current capacity | |
| JP3859617B2 (ja) | 半導体装置 | |
| US7193297B2 (en) | Semiconductor device, method for manufacturing the same, circuit substrate and electronic device | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP4364221B2 (ja) | 半導体装置 | |
| JP2003309220A (ja) | 半導体装置 | |
| JP3943037B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030610 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040921 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |