JPH0897312A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法

Info

Publication number
JPH0897312A
JPH0897312A JP6226416A JP22641694A JPH0897312A JP H0897312 A JPH0897312 A JP H0897312A JP 6226416 A JP6226416 A JP 6226416A JP 22641694 A JP22641694 A JP 22641694A JP H0897312 A JPH0897312 A JP H0897312A
Authority
JP
Japan
Prior art keywords
pad
chip
flexible printed
printed board
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6226416A
Other languages
English (en)
Other versions
JP2570628B2 (ja
Inventor
Kenichi Otake
健一 大竹
Manabu Bonshihara
学 盆子原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6226416A priority Critical patent/JP2570628B2/ja
Publication of JPH0897312A publication Critical patent/JPH0897312A/ja
Application granted granted Critical
Publication of JP2570628B2 publication Critical patent/JP2570628B2/ja
Priority to US08/912,001 priority patent/US5805422A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】半導体ＰＫＧのＭＢ搭載時の実装面積を小さ
く、かつ外部接続用端子数を多くする。 【構成】半田ボール６が付けられたＦＰＣ２にバンプ４
を介してＩＣチップ１を搭載する。次にＦＰＣ２を折り
曲げ、接着シート７でＩＣチップ１の外周に貼り付け、
これらの間隙に樹脂１１を流し込み、キャアし半導体Ｐ
ＫＧとする。 【効果】樹脂封止において、樹脂流れ止め用枠が不要
で、コストダウンとなる。樹脂封止後のＰＫＧ反りが小
さく、ＭＢ搭載時におけるオープン不良を削減できる。
半田ボール６をＩＣチップ１の下面上のＦＰＣ上にエリ
ア状に設けることが可能であり、端子数を多くすること
ができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体パッケージ（Ｐ
ＫＧ）およびその製造方法に関する。
【０００２】
【従来の技術】従来の半導体ＰＫＧは、図１２に示すよ
うにＩＣチップ１を接着用ペースト１２により基板１７
にダイアタッチし，ＩＣチップ１上の電極パッド３ａと
基板１７上のパッド１８とにワイヤ１６をボンディング
して電気的に接続し、基板１７の上面の周縁に流れ止め
用枠１４を固着してからその内側に封止用樹脂１１を充
填し固化していた。基板１７の下面のパッド１９にはマ
ザーボード（以下ＭＢと称す）に接続するための半田ボ
ール６が設けられ、パッド１８，１９がスルーホール１
３を介して電気的に接続されている（ＵＳＰ５，２４
１，１３３参照）。
【０００３】図１３は、従来の他の半導体ＰＫＧの断面
図で、ＩＣチップ１を搭載する基板２０のＩＣチップ１
の真下の部分にビア２１が設けられ、ビア２１直下のパ
ッド２２に半田ボール６が設けられている（ＵＳＰ５，
２１６，２７８参照）。
【０００４】さらに他の従来の半導体ＰＫＧとして特開
平４−３２２５３に示されたようなＩＣチップとＰＫＧ
基板は半田バンプにより接続され、内面をＩＣチップの
上面に半田付けし周縁をＰＫＧ基板に接着したキャップ
でＩＣチップの気密封止を行ったものがある。
【０００５】また、ＵＳＰ５，２２９，９１６には、図
１４〜図１６に示すようにＦＰＫ（フレキシブルプリン
ト板）１２０を折り曲げ、ＩＣチップ１の表面に沿わせ
た構造の半導体パッケージが開示されている。図１４に
おいて、ＩＣチップ１の表面，一側面及び裏面に沿って
ＦＰＣ１２０が曲げられ、ＩＣチップ１の表面及び一側
面には板１２６，１２４が接着され、裏面には放熱用の
板１２２が接着され、これらの板１２６，１２４，１２
２にＦＰＣ１２０が接着されている。ＩＣチップ１上の
パッド３ａはＦＰＣ１２０上のパッド１２８にワイヤ１
６で接続され、ＦＰＣ１２０の板１２４の反対側に設け
られたバンプ１３２とパッド１２８がＦＰＣ１２０上の
配線１３０で接続されている。この半導体ＰＫＧは立て
た状態でＭＢに搭載され、バンプ１３２によりＭＢ上の
パッドに接続される。図１５の半導体ＰＫＧはＴＡＢ技
術を用いてＦＰＣ１２０上の配線１３０から延長された
リード１３３をＩＣチップ上のパッド３ａに固着させた
ものである。図１６の半導体ＰＫＧはＦＰＣ１２０をバ
ンプ１６２でＩＣチップ１の表面に接続後、ＦＰＣ１２
０を折り曲げ反転させてからＩＣチップ１の一側面およ
び裏面の板１２４，１２２に接着させたものである。
【０００６】
【発明が解決しようとする課題】図１２または図１３に
示す従来の半導体ＰＫＧは、ＰＫＧ基板１７，２０のＩ
Ｃチップ１の周辺にパッド１８やスルーホール１３を設
けるＰＫＧ基板１７，２０の面積がＩＣチップ１より大
きく、実装面積が大きくなってしまう欠点がある。ま
た、ＰＫＧ基板１７，２０上に封止用樹脂１１を流し込
む際に樹脂流れ止め用枠１４を設ける必要があり資材費
と工数がかかる問題がある。
【０００７】さらに、樹脂１１を流し込んだ後のキュア
時の樹脂効果の際、ＰＫＧ機番１７，２０と樹脂１１の
収縮の差によりＰＫＧ基板に反りが発生し、ＭＢ搭載時
に複数の半田ボール６が部分的にＭＢのパッドに不着と
なり、オープン不良が発生する問題点があった。
【０００８】さらに、ＵＳＰ５，２２９，９１６に開示
された半導体ＰＫＧは、実装面積が小さくて済む。しか
し、ＦＰＣ１２０のＩＣチップ１の側面の部分に外部接
続用の端子であるバンプ１３２を設けているが、この側
面部分の面積が小さいことから外部接続用の端子を多く
設けることができない問題点があった。
【０００９】
【課題を解決するための手段】本発明の半導体ＰＫＧ
は、上面に複数のチップのパッド（３ａ）が設けられた
半導体チップ（１）と、この半導体チップ（１）の少な
くとも上面，１側面及び下面の一部を覆い前記半導体チ
ップの少なくとも下面に接着され前記半導体チップ
（１）の稜に沿って折り曲げられ前記半導体チップの上
面を覆う部分に前記チップのパッド（３ａ）に電気的に
接続された上面のパッド（３ｂ）が設けられ前記半導体
チップ（１）の下面を覆う部分の外側の面に前記上面の
パッド（３ｂ）に電気的に接続された下面のパッド（３
ｃ）が設けられたフレキシブルプリント板（２）と、前
記下面のパッド（３ｃ）上に設けられた下面のバンプ
（６）とを含むことを備えている。
【００１０】本発明の半導体ＰＫＧは、上面のパッド
（３ｂ）がフレキシブルプリント板（２）の内側の面に
設けられ、チップのパッド（３ａ）上に設けられたチッ
プのバンプ（４）が前記上面のパッド（３ｂ）に接続さ
れ、半導体チップ（１）の上面と前記フレキシブルプリ
ント板（２）との間隙に封止用樹脂（１１）が充填され
たことを特徴とする。
【００１１】本発明の半導体ＰＫＧは、フレキシブルプ
リント板（２）のチップのパッド（３ａ）に対応する部
分に穴が設けられ、上面のパッド（３ｂ）は前記フレキ
シブルプリント板（２）の外側の面に設けられ前記チッ
プのパッド（３ａ）と前記上面のパッド（３ｂ）とがボ
ンディングワイヤ（１６）で接続されたことを特徴とす
る。
【００１２】本発明の半導体ＰＫＧは、フレキシブルプ
リント板の半導体チップの上面を覆う部分の外側の面に
外部接続用パッドを設けてもよいし、フレキシブルプリ
ント板が半導体チップの外周のほぼ全面を覆うようにし
てもよい。
【００１３】本発明の半導体ＰＫＧの製造方法は、半導
体チップ（１）の上面にフレキシブルプリント板（２）
の対応する部分を位置合わせして載せ、前記半導体チッ
プ（１）の上面に設けられたチップのパッド（３ａ）上
のチップのバンプ（４）を前記フレキシブルプリント板
（２）に設けられた上面のパッド（３ｂ）に接続し、前
記フレキシブルプリント板（２）を前記半導体チップ
（１）の稜に沿って折り曲げて前記フレキシブルプリン
ト板（２）で前記半導体チップ（１）の少くとも１側面
を覆い、さらに前記フレキシブルプリント板（２）の前
記上面のパッド（３ｂ）に電気的に接続され下面のバン
プ（６）を設けた下面のパッド（３ｃ）が配置された部
分で前記半導体チップ（１）の下面の少くとも一部分を
覆うと共に接着し、前記フレキシブルプリント板（２）
に設けられた穴から前記フレキシブルプリント板（２）
と前記半導体チップ（１）との間隙に封止用樹脂（１
１）を流し込んで固化させることを特徴とする。
【００１４】本発明の半導体ＰＫＧの製造方法は、半導
体チップ（１）の上面にフレキシブルプリント板（２）
の対応する部分を位置合わせして載せ、前記フレキシブ
ルプリント板（２）を前記半導体チップ（１）の稜に沿
って折り曲げて前記フレキシブルプリント板（２）で前
記半導体チップ（１）の少くとも１側面を覆い、さらに
前記フレキシブルプリント板（２）の下面のバンプ
（６）を設けた下面のパッド（３ｃ）が配置された部分
で前記半導体チップ（１）の下面の少くとも一部分を覆
うと共に接着し、前記半導体チップ（１）の上面に設け
られ前記フレキシブルプリント板（２）に設けられた穴
を通して露出したチップのパッド（３ａ）と前記フレキ
シブルプリント板（２）に設けられ前記下面のパッド
（３ｃ）に電気的に接続された上面のパッド（３ｂ）と
をボンディングワイヤ（１６）で接続することを特徴と
する。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。
【００１６】図１および図５はそれぞれ本発明の一実施
例の断面図および底面図、図２は図１中のＦＰＣ２の展
開図である。
【００１７】図１に示すようにＩＣチップ１の上面のパ
ッド３ａにバンプ４が設けられ、バンプ４の表面は導電
性物質５で覆われている。図３に示すようにＩＣチップ
１の上面にＦＰＣ２の中央部を位置合わせして載せ、両
者を押し付け加熱してバンプ４にＦＰＣ２のパッド３ｂ
を接続し、ＦＰＣ２を折り曲げてＩＣチップ１の上面、
側面および下面をＦＰＣ２で覆い、接着シート７で接着
する。
【００１８】ＦＰＣ２は、厚さが５０μｍ程度のポリイ
ミドまたはポリエステル製で、折り曲げる前のＦＰＣ２
は図２に示すようにＩＣチップ１の上面に対応する中央
部の外周の４辺に接続してＩＣチップ１の４つの側面に
対応する部分が設けられ、これら部分それぞれに接続し
てＩＣチップ１の下面を対角線で４分割した三角形の領
域に対応する部分が設けられ、折り曲げたＦＰＣ２でＩ
Ｃチップ１のほぼ全外周面を覆うことができる。ＦＰＣ
２の外側の面の折り目には溝１０が予め設けられてい
る。溝１０はＦＰＣ２の厚さが５０μｍとすれば幅５〜
１０μｍとし、レーザービームでＦＰＣ２の表面を溶か
して形成するか、ＦＰＣ２の表面に金型を押し付けて形
成する。また、溝１０をＦＰＣ２の外側および内側の両
面に設けてもよい。ＦＰＣ２の内側の全面（ＩＣチップ
１の上面に対応する部分を除く）には予め粘着シート７
が付着されている。粘着シート７は後のキュア工程にお
いて固まる性質を有している。
【００１９】さらにＦＰＣ２には、予め内側の面のＩＣ
チップ１の上面に対応する部分に複数のパッド３ｂが設
けられ、外側の面のＩＣチップ１の下面に対応する部分
に複数のパッド３ｃが設けられ、対応するパッド３ｂ及
び３ｃが配線パターン８及びスルーホール（図示略）に
より接続され、パッド３ｃ上にＭＢに接続するための半
田ボール６からなるバンプが設けられている。従ってＩ
Ｃチップ１をＦＰＣ２で覆った半導体ＰＫＧの底面には
ＩＣチップ１のパッド３ａに電気的に接続された半田ボ
ール６が配設されている。
【００２０】ＦＰＣ２に半田ボール６を形成する方法
は、パッド３ｃにＳｎ／Ｐｂ共晶クリーム半田ペースト
を１５０μｍ厚のメタルマスクを用いて塗布し、次に最
高温度２３０℃でリフローを行い、半田を溶融してパッ
ド３ｃに半田ボール６を形成する。半田ボール６の高さ
を高くする場合は、Ｓｎ／Ｐｂ共晶半田ペーストの代わ
りにＳｎとＰｂ比が９／１の高温で溶ける半田を用い
る。または、Ａｌ，Ｃｕ等の導電性に優れ、かつ半田耐
性の高い金属ボールにＳｎ／Ｐｂ共晶半田メッキしたボ
ールをパッド３ｃ上に付着させる。この場合は、パッド
３ｃにはあらかじめフラックスを塗布しておき、その粘
性を利用してパッド３ｃに半田メッキボールを付け、加
熱、溶融することでＦＰＣ２のパッド３ｃ上に半田ボー
ル６を形成する。半田ボール用パッドのサイズはφ０．
６〜１．５ｍｍであり、かつピッチは１ｍｍ，１．２７
ｍｍおよび１．５ｍｍが標準仕様となっている。半田ボ
ール６のサイズはφ０．６〜φ１．５ｍｍであり、ＭＢ
に半導体ＰＫＧを搭載した後は潰れて変形するが、共晶
半田メッキしたボールを使用した場合は、半田ペースト
により作成された半田ボールより搭載後の変形が小さ
い。
【００２１】なお、ここでＩＣチップ１のパッド３ａに
設けるバンプ４の材料について説明する。バンプ４の材
料は、Ａｕ，Ｃｕまたは半田である。バンプ４を覆う導
電性物質５は、Ａｕバンプの場合は、Ａｇペーストもし
くはＳｎ／Ａｇ比が９６．５／３．５の半田ペースト、
またはＣｕバンプの場合はＳｕ／Ｐｂ共晶半田か、もし
くは前記のＳｎ／Ａｇ半田を用いる。なお、半田バンプ
の場合はバンプ４を導電性物質５で覆わない。
【００２２】ＩＣチップ１をＦＰＣ２で覆った後にＦＰ
Ｃ２に設けられた穴９からＩＣチップ１の上面とＦＰＣ
２との間隙にエポキシ系もしくはシリコン系の樹脂１１
を流し込み、キュアを行う。キュア条件としては、エポ
キシ系の場合、１２０℃〜１５０℃で約２時間シリコン
系では約１２０℃で１時間である。
【００２３】なお、バンプ４の代わりに図４に示す本発
明の他の実施例のようにワイヤ１６によりＩＣチップ１
とＦＰＣ２とを電気的に接続することもできる。この場
合はＩＣチップ１のパッド３ａに対応する部分に穴を設
けたＦＰＣ２を用い、ＩＣチップ１の上面とＦＰＣ２を
接着シート７で接着固定する。また、パッド３ｂをＦＰ
Ｃ２の外側の面に設けておき、ＩＣチップ１のパッド３
ａとＦＰＣ２上のパッド３ｂとにワイヤ１６をボンディ
ングする。ワイヤはＡｕ，もしくはＡｌワイヤを用い
る。
【００２４】図６は本発明のさらに他の実施例に用いる
ＦＰＣ２の展開図である（バンプ３ｂ，３ｃ等は省略し
て示してある。図８〜図９においても同じ）。このＦＰ
Ｃ２は図２に示したＦＰＣ２のＩＣチップ１の下面を４
分割した領域に対応する三角形の部分の頂点の部分を除
いた形状で、図７は図６のＦＰＣ２を用いた半導体パッ
ケージの底面図であり、底面の中央に四角形のＦＰＣ２
で覆われない穴が形成されている。この穴に接着剤を入
れて半導体ＰＫＧとＭＢの接続強度を向上させることも
できる。
【００２５】図８は本発明のさらに他の実施例に用いる
ＦＰＣ２の展開図で、このＦＰＣ２はＩＣチップ１の上
面および対応する２側面に対応する部分ならびにこの２
側面に接続する下面の対角線で分割された領域に対応す
る三角形の頂点の部分を除いた部分からなる。
【００２６】図９は本発明のさらに他の実施例に用いる
ＦＰＣ２の展開図で、このＦＰＣ２はＩＣチップ１の上
面および隣り合う２側面に対応する部分ならびにこの２
側面に接続する下面の対角線で分割された領域に対応す
る三角形の頂点の部分を除いた部分からなる。
【００２７】図１０は本発明のさらに他の実施例に用い
るＦＰＣ２の展開図で、このＦＰＣはＩＣチップ１の上
面，１側面および下面に対応する部分からなる。このよ
うに図２に示したＦＰＣ２の一部分を除去することによ
り半導体ＰＫＧ製造のための工数および資材費を削減で
きる。
【００２８】図１１は本発明のさらに他の実施例のＭＢ
１５に実装した状態を示す断面図である。本実施例では
ＦＰＣ２の上面の外側の面にもパッド３ｄを設け、パッ
ド３ｄ上にバンプ４を形成している。パッド３ｂは対応
するパッド３ｃまたはパッド３ｄにＦＰＣ２上の配線及
びスルーホールにより接続されている。ＭＢ１５に設け
られたパッド３ｆにパッド３ｃ上のバンプ６を溶融接続
することによりＩＣチップ１を内蔵する半導体ＰＫＧを
ＭＢ１５に搭載する。この半導体ＰＫＧを覆うようにＦ
ＰＣ２３を設け、ＦＰＣ２３に設けたパッド３ｅをパッ
ド３ｄ上のバンプ６に溶融接続し、ＭＢ１５に設けたパ
ッド３ｇ上のバンプ６をＦＰＣ２３に設けたパッド３ｈ
に溶融接続する。パッド３ｅは対応するパッド３ｈにＦ
ＰＣ２３の配線により接続されている。本実施例ではパ
ッド３ｃのほかにパッド３ｄを設けることにより、図１
の実施例よりもさらに多くの外部接続用の端子を設ける
ことができる。なお、ＦＰＣ２３ならびにパッド３ｄお
よび３ｇ上のバンプ６を設けずに、パッド３ｄとパッド
３ｇとをボンディングワイヤで接続することも可能であ
る。
【００２９】
【発明の効果】以上説明したように本発明は、半導体チ
ップに電気的に接続されたＦＰＣを折り曲げ半導体チッ
プの外周に貼り付けることにより、半導体チップとほと
んど同じ大きさとなっており、半導体チップを基板に搭
載して樹脂封止したものやキャップで封止したものより
ＭＢ等への搭載時において実装面積が小さくなる効果を
有する。
【００３０】また、外部との接続用の端子である下面の
バンプを半導体パッケージの下面に線状でなく面状の範
囲に配置でき、ＵＳＰ５，２２９，９１６に開示された
ものより多くの外部接続用端子を設けることができる。
【００３１】また、樹脂封止する場合でも、樹脂の流れ
止め用枠を用いる必要がないため資材費と工数を削減で
き、半導体ＰＫＧの製造コストを低くすることができ
る。
【００３２】さらに、厚さに対する縦横の長さが小さい
ことから、樹脂封止キュア後の半導体パッケージの反り
が小さくなり、ＭＢ等への搭載時におけるＭＢ上のパッ
ド等のオープン不良を削減できる効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体ＰＫＧの断面図であ
る。
【図２】図１中のＦＰＣ２の展開図である。
【図３】図１に示す実施例の製造方法を示すためのＩＣ
チップ１の上面にＦＰＣ２を取り付けた状態の断面図で
ある。
【図４】本発明の他の実施例の半導体ＰＫＧの断面図で
ある。
【図５】図１に示す実施例の底面図である。
【図６】本発明のさらに他の実施例の半導体ＰＫＧに用
いられるＦＰＣ２の展開図である。
【図７】図６に示すＦＰＣ２を用いた半導体ＰＫＧの底
面図である。
【図８】本発明のさらに他の実施例の半導体ＰＫＧに用
いられるＦＰＣ２の展開図である。
【図９】本発明のさらに他の実施例の半導体ＰＫＧに用
いられるＦＰＣ２の展開図である。
【図１０】本発明のさらに他の実施例の半導体ＰＫＧに
用いられるＦＰＣ２の展開図である。
【図１１】本発明のさらに他の実施例の半導体ＰＫＧを
ＭＢ１５に取り付けた状態の断面図である。
【図１２】従来の半導体ＰＫＧの部分断面図である。
【図１３】従来の他の半導体ＰＫＧの部分断面図であ
る。
【図１４】従来のさらに他の半導体ＰＫＧの断面図であ
る。
【図１５】従来のさらに他の半導体ＰＫＧの断面図であ
る。
【図１６】従来のさらに他の半導体ＰＫＧの断面図であ
る。
【符号の説明】
１ ＩＣチップ ２ ＦＰＣ ３ａ〜３ｈ パッド ４ バンプ ５ 導電性物質 ６ 半田ボール ７ 接着シート ８ パターン ９ 樹脂封止用穴 １０ 折り曲け用溝 １１ 封止用樹脂 １２ 接着用ペースト １３ スルーホール １４ 流れ止め用枠 １５ ＭＢ １６ ワイヤ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｒ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 上面に複数のチップのパッド（３ａ）が
    設けられた半導体チップ（１）と、この半導体チップ
    （１）の少なくとも上面，１側面及び下面の一部を覆い
    前記半導体チップの少なくとも下面に接着され前記半導
    体チップ（１）の稜に沿って折り曲げられ前記半導体チ
    ップの上面を覆う部分に前記チップのパッド（３ａ）に
    電気的に接続された上面のパッド（３ｂ）が設けられ前
    記半導体チップ（１）の下面を覆う部分の外側の面に前
    記上面のパッド（３ｂ）に電気的に接続された下面のパ
    ッド（３ｃ）が設けられたフレキシブルプリント板
    （２）と、前記下面のパッド（３ｃ）上に設けられた下
    面のバンプ（６）とを含むことを特徴とする半導体パッ
    ケージ。
  2. 【請求項２】 上面のパッド（３ｂ）がフレキシブルプ
    リント板（２）の内側の面に設けられ、チップのパッド
    （３ａ）上に設けられたチップのバンプ（４）が前記上
    面のパッド（３ｂ）に接続され、半導体チップ（１）の
    上面と前記フレキシブルプリント板（２）との間隙に封
    止用樹脂（１１）が充填されたことを特徴とする請求項
    １記載の半導体パッケージ。
  3. 【請求項３】 フレキシブルプリント板（２）のチップ
    のパッド（３ａ）に対応する部分に穴が設けられ、上面
    のパッド（３ｂ）は前記フレキシブルプリント板（２）
    の外側の面に設けられ前記チップのパッド（３ａ）と前
    記上面のパッド（３ｂ）とがボンディングワイヤ（１
    ６）で接続されたことを特徴とする請求項１記載の半導
    体パッケージ。
  4. 【請求項４】 フレキシブルプリント板（２）の半導体
    チップ（１）の上面を覆う部分の外側の面に外部接続用
    パッド（３ｄ）が設けられたことを特徴とする請求項２
    記載の半導体パッケージ。
  5. 【請求項５】 フレキシブルプリント板（６）が半導体
    チップ（１）の外周のほぼ全面を覆うことを特徴とする
    請求項１ないし４記載の半導体パッケージ。
  6. 【請求項６】 半導体チップ（１）の上面にフレキシブ
    ルプリント板（２）の対応する部分を位置合わせして載
    せ、前記半導体チップ（１）の上面に設けられたチップ
    のパッド（３ａ）上のチップのバンプ（４）を前記フレ
    キシブルプリント板（２）に設けられた上面のパッド
    （３ｂ）に接続し、前記フレキシブルプリント板（２）
    を前記半導体チップ（１）の稜に沿って折り曲げて前記
    フレキシブルプリント板（２）で前記半導体チップ
    （１）の少くとも１側面を覆い、さらに前記フレキシブ
    ルプリント板（２）の前記上面のパッド（３ｂ）に電気
    的に接続され下面のバンプ（６）を設けた下面のパッド
    （３ｃ）が配置された部分で前記半導体チップ（１）の
    下面の少くとも一部分を覆うと共に接着し、前記フレキ
    シブルプリント板（２）に設けられた穴から前記フレキ
    シブルプリント板（２）と前記半導体チップ（１）との
    間隙に封止用樹脂（１１）を流し込んで固化させること
    を特徴とする半導体パッケージの製造方法。
  7. 【請求項７】 半導体チップ（１）の上面にフレキシブ
    ルプリント板（２）の対応する部分を位置合わせして載
    せ、前記フレキシブルプリント板（２）を前記半導体チ
    ップ（１）の稜に沿って折り曲げて前記フレキシブルプ
    リント板（２）で前記半導体チップ（１）の少くとも１
    側面を覆い、さらに前記フレキシブルプリント板（２）
    の下面のバンプ（６）を設けた下面のパッド（３ｃ）が
    配置された部分で前記半導体チップ（１）の下面の少く
    とも一部分を覆うと共に接着し、前記半導体チップ
    （１）の上面に設けられ前記フレキシブルプリント板
    （２）に設けられた穴を通して露出したチップのパッド
    （３ａ）と前記フレキシブルプリント板（２）に設けら
    れ前記下面のパッド（３ｃ）に電気的に接続された上面
    のパッド（３ｂ）とをボンディングワイヤ（１６）で接
    続することを特徴とする半導体パッケージの製造方法。
JP6226416A 1994-09-21 1994-09-21 半導体パッケージおよびその製造方法 Expired - Lifetime JP2570628B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6226416A JP2570628B2 (ja) 1994-09-21 1994-09-21 半導体パッケージおよびその製造方法
US08/912,001 US5805422A (en) 1994-09-21 1997-08-15 Semiconductor package with flexible board and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6226416A JP2570628B2 (ja) 1994-09-21 1994-09-21 半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH0897312A true JPH0897312A (ja) 1996-04-12
JP2570628B2 JP2570628B2 (ja) 1997-01-08

Family

ID=16844786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6226416A Expired - Lifetime JP2570628B2 (ja) 1994-09-21 1994-09-21 半導体パッケージおよびその製造方法

Country Status (2)

Country Link
US (1) US5805422A (ja)
JP (1) JP2570628B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125705A (ja) * 1996-10-18 1998-05-15 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
WO1998046811A1 (en) * 1997-04-17 1998-10-22 Sekisui Chemical Co., Ltd. Conductive particles and method and device for manufacturing the same, anisotropic conductive adhesive and conductive connection structure, and electronic circuit components and method of manufacturing the same
US6331738B1 (en) 1998-12-08 2001-12-18 Nec Corporation Semiconductor device having a BGA structure
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JP2007188921A (ja) * 2006-01-11 2007-07-26 Nec Corp 半導体装置、その実装構造およびその実装方法
JP2007324564A (ja) * 2006-06-02 2007-12-13 Chicony Electronics Co Ltd 側部接点を有する電子モジュールを製造する方法
CN100428449C (zh) * 1996-07-12 2008-10-22 富士通株式会社 半导体装置
CN114420574A (zh) * 2022-03-31 2022-04-29 威海嘉瑞光电科技股份有限公司 一种柔性封装构件及其形成方法

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
KR100219806B1 (ko) * 1997-05-27 1999-09-01 윤종용 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6255140B1 (en) * 1998-10-19 2001-07-03 Industrial Technology Research Institute Flip chip chip-scale package
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
JP3554212B2 (ja) * 1998-12-21 2004-08-18 沖電気工業株式会社 半導体装置
JP3726998B2 (ja) * 1999-04-01 2005-12-14 株式会社村田製作所 表面波装置
JP3602000B2 (ja) * 1999-04-26 2004-12-15 沖電気工業株式会社 半導体装置および半導体モジュール
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6271060B1 (en) * 1999-09-13 2001-08-07 Vishay Intertechnology, Inc. Process of fabricating a chip scale surface mount package for semiconductor device
JP3495305B2 (ja) * 2000-02-02 2004-02-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体モジュール
SG114488A1 (en) * 2000-06-28 2005-09-28 Micron Technology Inc Flexible ball grid array chip scale packages and methods of fabrication
US6812048B1 (en) 2000-07-31 2004-11-02 Eaglestone Partners I, Llc Method for manufacturing a wafer-interposer assembly
US6686657B1 (en) 2000-11-07 2004-02-03 Eaglestone Partners I, Llc Interposer for improved handling of semiconductor wafers and method of use of same
US6580165B1 (en) * 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
US20020076854A1 (en) * 2000-12-15 2002-06-20 Pierce John L. System, method and apparatus for constructing a semiconductor wafer-interposer using B-Stage laminates
US6529022B2 (en) 2000-12-15 2003-03-04 Eaglestone Pareners I, Llc Wafer testing interposer for a conventional package
US6524885B2 (en) * 2000-12-15 2003-02-25 Eaglestone Partners I, Llc Method, apparatus and system for building an interposer onto a semiconductor wafer using laser techniques
US6842454B2 (en) * 2001-03-14 2005-01-11 Schneider Automation Inc. Method and system for device addressing on a computer network
EP1390902A4 (en) * 2001-04-27 2008-10-15 Atrua Technologies Inc CAPACITIVE SENSOR SYSTEM WITH IMPROVED CAPACITY MEASUREMENT SENSITIVITY
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US7259573B2 (en) * 2001-05-22 2007-08-21 Atrua Technologies, Inc. Surface capacitance sensor system using buried stimulus electrode
US20030013328A1 (en) * 2001-05-22 2003-01-16 Andrade Thomas L. Connection assembly for integrated circuit sensors
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
JP2003068928A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 高周波用配線基板の実装構造
US6882034B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Routing element for use in multi-chip modules, multi-chip modules including the routing element, and methods
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
US7154171B1 (en) * 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115459A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
JP4253475B2 (ja) * 2002-07-04 2009-04-15 パイオニア株式会社 発光素子駆動用半導体装置
US20050167817A1 (en) * 2002-08-05 2005-08-04 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US6765288B2 (en) 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
JP2004071737A (ja) * 2002-08-05 2004-03-04 Shinko Electric Ind Co Ltd 筐体形成体およびこれを用いた電子機器
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
JP2004103843A (ja) * 2002-09-10 2004-04-02 Renesas Technology Corp 電子素子およびその電子素子を用いた電子装置
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6906598B2 (en) 2002-12-31 2005-06-14 Mcnc Three dimensional multimode and optical coupling devices
US20040156177A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
US6841029B2 (en) * 2003-03-27 2005-01-11 Advanced Cardiovascular Systems, Inc. Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability
US6841855B2 (en) * 2003-04-28 2005-01-11 Intel Corporation Electronic package having a flexible substrate with ends connected to one another
US6995465B2 (en) * 2003-06-04 2006-02-07 Intel Corporation Silicon building block architecture with flex tape
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
JP3925503B2 (ja) * 2004-03-15 2007-06-06 カシオ計算機株式会社 半導体装置
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US20060278997A1 (en) * 2004-12-01 2006-12-14 Tessera, Inc. Soldered assemblies and methods of making the same
US7172454B2 (en) * 2004-12-30 2007-02-06 Nokia Corporation Electronic component assembly
US7281953B1 (en) * 2005-08-05 2007-10-16 Unisys Corporation Computer card adapter
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US7867404B2 (en) * 2005-11-15 2011-01-11 Joel Allen Deutsch Method for converting electrical components
WO2007058134A1 (ja) * 2005-11-15 2007-05-24 Nec Corporation 半導体パッケージ、電子部品、及び電子機器
US8026129B2 (en) * 2006-03-10 2011-09-27 Stats Chippac Ltd. Stacked integrated circuits package system with passive components
JP2007266240A (ja) * 2006-03-28 2007-10-11 Fujitsu Ltd 電子装置及びそれを有する電子機器
JP2008078205A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
WO2009038169A1 (ja) 2007-09-19 2009-03-26 Nec Corporation 半導体装置及びその製造方法
EP2637202A3 (en) 2007-09-28 2014-03-12 Tessera, Inc. Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
US10773327B2 (en) 2010-06-17 2020-09-15 Illinois Tool Works Inc. System and method for limiting welding output and ancillary features
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20130228916A1 (en) * 2012-03-02 2013-09-05 Texas Instruments Incorporated Two-solder method for self-aligning solder bumps in semiconductor assembly
CN103972264A (zh) * 2013-01-25 2014-08-06 财团法人工业技术研究院 可挠性电子装置
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3427715A (en) * 1966-06-13 1969-02-18 Motorola Inc Printed circuit fabrication
JPS62260343A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
JPH01283986A (ja) * 1988-05-11 1989-11-15 Shibaura Eng Works Co Ltd プリント基板
US4922059A (en) * 1988-12-29 1990-05-01 Motorola, Inc. Origami composite EMI/TEMPEST proof electronics module
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5229916A (en) * 1992-03-04 1993-07-20 International Business Machines Corporation Chip edge interconnect overlay element
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
CN100428449C (zh) * 1996-07-12 2008-10-22 富士通株式会社 半导体装置
JPH10125705A (ja) * 1996-10-18 1998-05-15 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
WO1998046811A1 (en) * 1997-04-17 1998-10-22 Sekisui Chemical Co., Ltd. Conductive particles and method and device for manufacturing the same, anisotropic conductive adhesive and conductive connection structure, and electronic circuit components and method of manufacturing the same
US6906427B2 (en) 1997-04-17 2005-06-14 Sekisui Chemical Co., Ltd. Conductive particles and method and device for manufacturing the same, anisotropic conductive adhesive and conductive connection structure, and electronic circuit components and method of manufacturing the same
KR100574215B1 (ko) * 1997-04-17 2006-04-27 세키스이가가쿠 고교가부시키가이샤 도전성 미립자
KR100589449B1 (ko) * 1997-04-17 2006-06-14 세키스이가가쿠 고교가부시키가이샤 전자회로부품
US6331738B1 (en) 1998-12-08 2001-12-18 Nec Corporation Semiconductor device having a BGA structure
JP2007188921A (ja) * 2006-01-11 2007-07-26 Nec Corp 半導体装置、その実装構造およびその実装方法
JP2007324564A (ja) * 2006-06-02 2007-12-13 Chicony Electronics Co Ltd 側部接点を有する電子モジュールを製造する方法
CN114420574A (zh) * 2022-03-31 2022-04-29 威海嘉瑞光电科技股份有限公司 一种柔性封装构件及其形成方法
CN114420574B (zh) * 2022-03-31 2022-06-21 威海嘉瑞光电科技股份有限公司 一种柔性封装构件及其形成方法

Also Published As

Publication number Publication date
US5805422A (en) 1998-09-08
JP2570628B2 (ja) 1997-01-08

Similar Documents

Publication Publication Date Title
JP2570628B2 (ja) 半導体パッケージおよびその製造方法
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP3414342B2 (ja) 集積回路チップの実装構造および実装方法
JP3238004B2 (ja) 半導体装置の製造方法
JPH07245360A (ja) 半導体パッケージおよびその製造方法
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP3552422B2 (ja) ボールグリッドアレイ半導体装置及びその実装方法
JPH0432541B2 (ja)
JP2003092376A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
WO2017043480A1 (ja) 半導体パッケージ
JP3686047B2 (ja) 半導体装置の製造方法
JP3332555B2 (ja) 半導体装置およびその製造方法
JP2677242B2 (ja) 半導体装置及びその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JP3529507B2 (ja) 半導体装置
JP2000100821A (ja) 半導体装置およびその製造方法
JP2806362B2 (ja) 半導体装置の製造方法
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JP4175339B2 (ja) 半導体装置の製造方法
JP3703960B2 (ja) 半導体装置
JP4260766B2 (ja) 半導体装置
JP3912888B2 (ja) パッケージ型半導体装置
JPH11260950A (ja) 半導体装置及びその製造方法
JPH08181168A (ja) 半導体装置
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 17

EXPY Cancellation because of completion of term