JPH10125705A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JPH10125705A
JPH10125705A JP8276634A JP27663496A JPH10125705A JP H10125705 A JPH10125705 A JP H10125705A JP 8276634 A JP8276634 A JP 8276634A JP 27663496 A JP27663496 A JP 27663496A JP H10125705 A JPH10125705 A JP H10125705A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
wiring board
semiconductor element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8276634A
Other languages
English (en)
Inventor
Toshisane Kawahara
登志実 川原
Mitsuhiro Oosawa
満洋 大澤
Norio Fukazawa
則雄 深澤
Yasuhiro Niima
康弘 新間
Masanori Onodera
正徳 小野寺
Junichi Kasai
純一 河西
Munetomo Morioka
宗知 森岡
Masaji Takenaka
正司 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8276634A priority Critical patent/JPH10125705A/ja
Priority to KR10-2002-7008494A priority patent/KR100418743B1/ko
Priority to KR1019980701863A priority patent/KR19990063586A/ko
Priority to EP97930760A priority patent/EP0853337B1/en
Priority to KR10-2003-7015884A priority patent/KR100469516B1/ko
Priority to CN97191078A priority patent/CN1110846C/zh
Priority to US09/029,608 priority patent/US20010003049A1/en
Priority to KR10-2003-7008937A priority patent/KR100484962B1/ko
Priority to KR1020017010285A priority patent/KR100357278B1/ko
Priority to CN2005101189007A priority patent/CN1783470B/zh
Priority to EP02016816A priority patent/EP1271640A3/en
Priority to EP01126200A priority patent/EP1189271A3/en
Priority to DE69730940T priority patent/DE69730940T2/de
Priority to EP01126199A priority patent/EP1189270A3/en
Priority to KR10-2001-7010597A priority patent/KR100373554B1/ko
Priority to CN02126232A priority patent/CN1420538A/zh
Priority to CNB021262330A priority patent/CN100428449C/zh
Priority to PCT/JP1997/002405 priority patent/WO1998002919A1/ja
Priority to TW086109806A priority patent/TW360961B/zh
Publication of JPH10125705A publication Critical patent/JPH10125705A/ja
Priority to US09/635,124 priority patent/US6881611B1/en
Priority to US09/766,656 priority patent/US20020030258A1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明はチップサイズパッケージ構造を有した
半導体装置の製造方法及び半導体装置に関し、半導体装
置の製造効率及び信頼性の向上を図ることを課題とす
る。 【解決手段】ベースフィルム17に半導体素子11及びリー
ド18が配設された構成の配線基板12を金型24内に装着
し、続いて半導体素子11の配設位置に封止樹脂27を供給
して半導体素子11を樹脂封止する樹脂封止工程と、配線
基板12に形成されたリード18と電気的に接続するよう突
起電極14を形成する突起電極形成工程とを有する半導体
装置の製造方法において、半導体素子11を樹脂封止する
手段として、圧縮成形法を用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法及び半導体装置に係り、特にチップサイズパッケージ
構造を有した半導体装置の製造方法及び半導体装置に関
する。近年、電子機器及び装置の小型化の要求に伴い、
半導体装置の小型化,高密度化が図られている。このた
め、半導体装置の形状を半導体素子(チップ)に極力近
づけることにより小型化を図った、いわゆるチップサイ
ズパッケージ構造の半導体装置が提案されている。
【0002】また、高密度化により多ピン化し、かつ半
導体装置が小型化すると、外部接続端子のピッチが狭く
なる。このため、省スペースに比較的多数の外部接続端
子を形成しうる構造として、外部接続端子として突起電
極(バンプ)を用いることが行われている。
【0003】
【従来の技術】図41(A)は、従来のベアチップ(フ
リップチップ)実装に用いられる半導体装置の一例を示
している。同図に示す半導体装置1は、大略すると半導
体素子2(半導体チップ),及び多数の突起電極4(バ
ンプ)等とにより構成されている。
【0004】半導体素子2の下面には外部接続端子とな
る突起電極4が、例えばマトリックス状に多数形成され
ている。この突起電極4は半田等の柔らかい金属により
形成されたものであるため傷が付きやすく、ハンドリン
グやテストを実施するのが難しいものである。
【0005】また、上記した半導体装置1を実装基板5
(例えば、プリント配線基板)に実装するには、図41
(B)に示されるように、先ず半導体装置1に形成され
ている突起電極4を実装基板5に形成されている電極5
aに接合する。続いて、図41(C)に示されるよう
に、半導体素子2と実装基板5との間に、いわゆるアン
ダーフィルレジン6(梨地で示す)を装填する。
【0006】このアンダーフィルレジン6は、比較的流
動性を有する樹脂を半導体素子2と実装基板5との間に
形成された間隙7(突起電極4の高さと略等しい)に充
填することにより形成される。このようにして形成され
るアンダーフィルレジン6は、半導体素子2と実装基板
5との熱膨張差に基づき発生する応力及び実装時の熱に
より開放された時に発生する半導体素子2の電極と突起
電極4との接合部に印加される応力により、突起電極4
と実装基板5の電極5aとの接合部位の破壊、若しくは
突起電極4と半導体素子2の電極との接合部位の破壊を
防止するために設けられるものである。
【0007】
【発明が解決しようとする課題】上記したようにアンダ
ーフィルレジン6は、突起電極4と実装基板5との破壊
(特に、電極と突起電極4との間における破壊)を防止
する面から有効である。しかるに、このアンダーフィル
レジン6は、半導体素子2と実装基板5との間に形成さ
れた狭い間隙7に充填する必要があるため充填作業が面
倒であり、また間隙7の全体に均一にアンダーフィルレ
ジン6を配設するのが困難である。このため、半導体装
置の製造効率が低下したり、またアンダーフィルレジン
6を形成したにも拘わらず突起電極4と電極5aとの接
合部、若しくは突起電極4と半導体素子2の電極との接
合部における破壊が発生し、実装における信頼性が低下
してしまうという問題点があった。
【0008】本発明は上記の点に鑑みてなされたもので
あり、半導体装置の製造効率及び信頼性の向上を図りう
る半導体装置の製造方法及び半導体装置を提供すること
を目的とする。
【0009】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項1
記載の発明では、少なくとも可撓性基材に半導体素子及
びリードが配設された構成の配線基板を金型内に装着
し、続いて前記半導体素子の配設位置に封止樹脂を供給
して前記半導体素子を樹脂封止する樹脂封止工程と、前
記配線基板に形成されたリードと電気的に接続するよう
突起電極を形成する突起電極形成工程とを有する半導体
装置の製造方法において、前記半導体素子を樹脂封止す
る手段として、圧縮成形法を用いたことを特徴とするも
のである。
【0010】また、請求項2記載の発明では、前記請求
項1記載の半導体装置の製造方法において、前記配線基
板を形成する際、前記半導体素子を収納するキャビティ
部が形成された枠体を配設することを特徴とするもので
ある。
【0011】また、請求項3記載の発明では、前記請求
項1または2記載の半導体装置の製造方法において、前
記樹脂封止工程で、前記金型の前記配線基板と対向する
位置に前記封止樹脂に対する離型性の良好なフィルムを
配設し、前記金型が前記フィルムを介して前記封止樹脂
と接触するよう構成したことを特徴とするものである。
【0012】また、請求項4記載の発明では、前記請求
項1または2記載の半導体装置の製造方法において、前
記樹脂封止工程で、前記金型の前記配線基板と対向する
位置に前記封止樹脂に対する離型性の良好な板状部材を
配設し、前記金型が前記板状部材を介して前記封止樹脂
と接触するよう構成したことを特徴とするものである。
【0013】また、請求項5記載の発明では、前記請求
項4記載の半導体装置の製造方法において、前記板状部
材として放熱性の良好な材料を選定したことを特徴とす
るものである。
【0014】また、請求項6記載の発明では、前記請求
項1乃至5のいずれかに記載の半導体装置の製造方法に
おいて、前記樹脂封止工程で用いられる金型に、余剰樹
脂を除去すると共に前記金型内における封止樹脂の圧力
を制御する余剰樹脂除去機構を設けたことを特徴とする
ものである。
【0015】また、請求項7記載の発明では、前記請求
項1乃至6のいずれかに記載の半導体装置の製造方法に
おいて、前記配線基板に前記半導体素子の形成位置より
側方に長く延出した延出部を形成し、前記樹脂封止工程
の終了後で前記突起電極形成工程の実施前に、前記延出
部を折り曲げる折曲工程を実施し、前記突起電極形成工
程において、折曲された前記延出部に前記突起電極を形
成することを特徴とするものである。
【0016】また、請求項8記載の発明では、前記請求
項1乃至6のいずれかに記載の半導体装置の製造方法に
おいて、前記配線基板に前記半導体素子の形成位置より
側方に長く延出した延出部を形成し、前記樹脂封止工程
の実施前に、前記延出部を折り曲げる折曲工程を実施
し、前記折曲工程を実施した後に、前記樹脂封止工程と
前記突起電極形成工程を実施することを特徴とするもの
である。
【0017】また、請求項9記載の発明では、前記請求
項7または8記載の半導体装置の製造方法において、前
記延出部の先端部に前記半導体素子と接続される接続電
極を形成しておき、前記折曲工程の実施後に、前記半導
体素子と前記接続電極とを接続する素子接続工程を行な
うことを特徴とするものである。
【0018】また、請求項10記載の発明では、前記請
求項8記載の半導体装置の製造方法において、前記接続
電極を千鳥状に配設すると共に、角部を曲線状に形成し
たことを特徴とするものである。
【0019】また、請求項11記載の発明では、半導体
素子と、外部接続端子として機能する突起電極と、可撓
性基材上に、前記半導体素子に一端が接続されると共に
他端部が前記突起電極に接続されるリードが形成された
配線基板と、前記半導体素子を封止する封止樹脂とを具
備する半導体装置において、前記配線基板に前記半導体
素子の形成位置より側方に長く延出すると共に折曲され
た延出部を形成し、前記延出部に前記突起電極が形成さ
れていることを特徴とするものである。
【0020】また、請求項12記載の発明では、前記請
求項11記載の半導体装置において、前記配線基板を支
持すると共に前記半導体素子を収納するキャビティ部が
形成された枠体が設けられていることを特徴とするもの
である。
【0021】更に、請求項13記載の発明では、前記請
求項11または12記載の半導体装置において、前記突
起電極は前記リードを塑性変形することにより形成され
たメカニカルバンプであることを特徴とするものであ
る。
【0022】上記した各手段は、次のように作用する。
請求項1記載の発明によれば、樹脂封止工程では、配線
基板は金型内に装着され、半導体素子は封止樹脂により
樹脂封止される。また、突起電極形成工程では、配線基
板に形成されたリードと電気的に接続するよう突起電極
が形成される。
【0023】この際、本請求項に係る発明では、樹脂封
止工程において半導体素子を樹脂封止する手段として圧
縮成形法を用いている。封止樹脂を圧縮形成法を用いて
形成することにより、半導体素子と配線基板との間に形
成される狭い隙間部分にも確実に樹脂を充填することが
できる。
【0024】また、圧縮形成法では成形圧力が低くてよ
いため、樹脂成形時に配線基板に変形が生じたり、また
半導体素子と配線基板との電気的接続部位(例えば、T
AB接続,或いはワイヤ接続される)に負荷が印加され
ることを防止できる。これにより、樹脂封止工程におい
て、半導体素子と配線基板との接続が切断されることを
防止することができる。
【0025】また、請求項2または請求項12記載の発
明によれば、半導体素子を収納するキャビティ部が形成
された枠体を配線基板に配設することにより、枠体によ
り可撓性を有する配線基板を支持することができると共
に、半導体素子を枠体により保護することができる。
【0026】また、請求項3または請求項4記載の発明
によれば、封止樹脂が金型に直接触れないため離型性を
向上することができ、また離型剤なしの密着性の高い高
信頼性樹脂の使用が可能となる。また、請求項5記載の
発明によれば、板状部材として放熱性の良好な材料を選
定したことにより、半導体素子で発生する熱は放熱板と
して機能する板状部材を介して放熱されるため、製造さ
れる半導体装置の放熱特性を向上させることができる。
【0027】また、請求項6記載の発明によれば、樹脂
封止工程で用いられる金型に、余剰樹脂を除去すると共
に金型内における封止樹脂の圧力を制御する余剰樹脂除
去機構を設けたことにより、封止樹脂の計量を容易とす
ることができると共に、常に適正な樹脂量で突起電極の
封止処理を行なうことができる。また、金型内における
封止樹脂の圧力を制御することができるため、成形時に
おる封止樹脂の圧力を均一化することができボイドの発
生を防止することができる。
【0028】また、請求項7、請求項8、または請求項
11記載の発明によれば、突起電極の形成領域を広く取
ることができるため、よって突起電極の配設ピッチを広
く設定したり、また突起電極の配設数を多くすることが
可能となる。この際、折曲工程の実施は樹脂封止工程の
前であっても、また後であってもかまわない。
【0029】また、請求項9記載の発明によれば、延出
部の先端部に半導体素子と接続される接続電極を形成し
ておき、折曲工程の実施後に、半導体素子と接続電極と
を接続する素子接続工程を行なうことにより、延出部の
折曲時においては半導体素子と接続電極とは接続されて
いない状態であるため、半導体素子と接続電極との電気
的接続の信頼性を向上することができる。
【0030】即ち、折曲工程前に半導体素子と接続電極
とを接続しておくと、延出部の折曲時に半導体素子と接
続電極との接続位置に負荷(折り曲げ処理により発生す
る負荷)が印加されるおそれがある。この負荷が大きい
場合には、半導体素子と接続電極との接続が切断される
おそれがある。しかるに、折曲工程の実施後に素子接続
工程を行なうことにより、折曲時に発生する負荷が問題
となることはなく、よって半導体素子と接続電極との電
気的接続の信頼性を向上することができる。
【0031】また、請求項10記載の発明によれば、接
続電極を千鳥状に配設することにより、各接続電極の面
積を広くすることができるため、半導体素子との電気的
接続処理を簡単化することができる。また、接続電極の
角部を曲線状に形成することにより、例えば半導体素子
と接続電極との接続にワイヤボンディング法を用いた場
合には、ボンディング治具(超音波溶接治具)が当接さ
れた時に発生する応力を分散することが可能となり、よ
って半導体素子と接続電極との電気的接続処理を確実に
行なうことができる。
【0032】更に、請求項13記載の発明によれば、突
起電極をリードを塑性変形することにより形成されるメ
カニカルバンプにより構成したことにより、リードを成
形することによりバンプが形成されるため、別個にバン
プ用のボール材を必要とすることはない。また、メカニ
カルバンプはリードを塑性変形する簡単な処理であるた
め、低コストでかつ容易に突起電極を形成することが可
能となる。
【0033】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図1乃至図3は本発明の第1実施
例である半導体装置及びその製造方法を示している。先
ず、図1を用いて本発明の第1実施例である半導体装置
10について説明する。尚、以下説明する各実施例にお
いては、T−BGA(Tape-Ball GridArray)構造の半導
体装置を例に挙げて本発明を説明するが、他のBGA構
造の半導体装置においても本発明を適用することができ
る。
【0034】半導体装置10は、大略すると半導体素子
11,配線基板12,枠体13,突起電極14,及び封
止樹脂15等により構成されている。半導体素子11は
いわゆるベアチップであり、その下面には複数のバンプ
電極16が形成されている。この半導体素子11は、フ
リップチップボンディングされることにより配線基板1
2に電気的にまた機械的に接続されている。
【0035】配線基板12は、ベースフィルム17(可
撓性基材),リード18及び絶縁膜19(ソルダーレジ
スト)等により構成されている。ベースフィルム17は
例えばポリイミド等の可撓性を有した絶縁性フィルムで
あり、このベースフィルム17には例えば銅箔等の導電
性金属膜により所定パターンのリード18が形成されて
いる。
【0036】また、ベースフィルム17はリード18及
び絶縁膜19に比べてその厚さが大であり、また機械的
強度も高く設定されている。よって、リード18及び絶
縁膜19はベースフィルム17に保持された構成とされ
ている。また、上記のようにベースフィルム17は可撓
性を有しており、かつリード18及び絶縁膜19は膜厚
が薄いため、配線基板12は折り曲げ可能な構成とされ
ている。更に、このベースフィルム17の略中央位置に
は、半導体素子11を装着するための装着孔17aが形
成されている。
【0037】一方、リード18は半導体素子11に配設
されたバンプ電極16の数に対応して複数個形成されて
おり、インナーリード部20及びアウターリード部21
を一体的に形成した構成とされている。インナーリード
部20はリード18の内側に位置する部分であり、半導
体素子11のバンプ電極16が接合される部位である。
また、アウターリード部21はインナーリード部20に
対し外周に位置する部分であり、突起電極14が接続さ
れる部位である。
【0038】また、絶縁膜19はポリイミド等の絶縁性
の樹脂膜であり、突起電極14の形成位置にいは接続孔
19aが形成されている。この接続孔を介してリード1
8と突起電極14とは電気的に接続される構成とされて
いる。この絶縁膜19によりリード18は保護される構
成となっている。
【0039】一方、枠体13は例えば銅或いはアルミニ
ウム等の金属材料により形成されている。この枠体13
の中央部には、前記したベースフィルム17に形成され
た装着孔孔17aと対向するよう構成されたキャビティ
23が形成されている。 本実施例においては、キャビ
ティ23は枠体13を上下に貫通した穴として構成され
ている。また、この枠体13は平面視した状態で矩形状
とされており、従ってキャビティ23が形成されること
により枠体13は矩形枠状形状を有した構造となる。
【0040】前記した配線基板12は上記構成とされた
枠体13の下面に接着剤22により接合され、これによ
り可撓性を有した配線基板12は枠体13に固定された
構成となる。また、配線基板12が枠体13に配設され
た状態において、前記したリード18のインナーリード
部20はキャビティ23内に延出するよう構成されてい
る。半導体素子11は、このキャビティ23内に延出し
たインナーリード部20にフリップチップ接合され、従
って半導体素子11はキャビティ23内に位置した構成
となる。
【0041】また、リード18のアウターリード部21
は枠体13の下面側に位置するよう配設されており、こ
のアウターリード部21には突起電極14が配設され
る。本実施例では、突起電極14として半田バンプを用
いており、この突起電極14は半田ボールを絶縁膜19
に形成された接続孔19aを介してアウターリード部2
1に接合することにより形成される。
【0042】この際、上記したように突起電極14が配
設されるアウターリード部21は枠体13の下面側に位
置しており、可撓性を有する配線基板12を用いてもア
ウターリード部21は枠体13により可撓変形が規制さ
れている。よって、可撓性を有する配線基板12を用い
ても、配設される突起電極14の位置にバラツキが発生
するようなことはなく、実装性を向上させることができ
る。
【0043】また、半導体素子11が装着されたキャビ
ティ23内には封止樹脂15が配設されている。この封
止樹脂15は、後述するように圧縮成形法を用いて形成
される。キャビティ23内に封止樹脂15を配設するこ
とにより、半導体素子11,バンプ電極16,及びリー
ド18のインナーリード部20は樹脂封止された構成と
なるため、半導体素子11及びリード18のインナーリ
ード部20を確実に保護することができる。
【0044】続いて、上記構成とされた半導体装置10
の製造方法(第1実施例に係る製造方法)について、図
2を用いて説明する。半導体装置10は、大略すると半
導体素子11を形成する半導体素子形成工程,配線基板
12を形成する配線基板形成工程,突起電極14を形成
する突起電極形成工程,半導体素子11を配線基板12
に搭載する素子搭載工程,封止樹脂15により半導体素
子11等を樹脂封止する樹脂封止工程,各種信頼性試験
を行なう試験工程等の種々の工程を実施することにより
製造される。
【0045】この各工程の内、半導体素子形成工程,配
線基板形成工程,突起電極形成工程,素子搭載工程,及
び試験工程は、周知の技術を用いて実施されるものであ
り、本願発明の要部は樹脂封止工程以降にあるため、以
下の説明では樹脂封止工程のみについて説明するものと
する。
【0046】図2は樹脂封止工程の第1実施例を示して
いる。樹脂封止工程が開始されると、先ず図2に示され
るように、半導体素子形成工程,配線基板形成工程,及
び素子搭載工程等を経ることにより半導体素子11が搭
載された配線基板12を半導体装置製造用金型24(以
下、単に金型という)に装着する。
【0047】ここで、金型24の構造について説明す
る。金型24は、大略すると上型25と下型26とによ
り構成されている。この上型25及び下型26には、共
に図示しないヒーターが内設されており、後述する成形
前状態の封止樹脂(成形前の封止樹脂を特に符号27を
附して示す)を加熱溶融しうる構成とされている。
【0048】上型25は、図示しない昇降装置により図
中矢印Z1,Z2方向に昇降動作する構成とされてい
る。また、上型25の下面はキャビティ面25aとされ
ており、このキャビティ面25aは平坦面とされてい
る。従って、上型25の形状は極めて簡単な形状とされ
ており、安価に上型25を製造することができる。
【0049】一方、下型26は第1の下型半体28と第
2の下型半体29とによりなり、第1の下型半体28は
第2の下型半体29の内部に配設された構成とされてい
る。この第1及び第2の下型半体28,29は、夫々図
示しない昇降機構により矢印Z1,Z2方向に独立して
移動可能な構成とされている。
【0050】また、本実施例では、第1の下型半体28
の上面に形成されたキャビティ面30に樹脂フィルム3
1が配設され、この樹脂フィルム31の上部に封止樹脂
27が載置されて樹脂封止処理が行なわれる。ここで用
いる樹脂フィルム31は、例えばポリイミド,塩化ビニ
ール,PC,Pet,静分解性樹脂を用いることが可能
であり、後述する樹脂成形時に印加される熱により劣化
しない材料が選定されている。
【0051】樹脂封止工程では、先ず半導体素子11が
搭載された配線基板12を金型24に装着する。具体的
には、上型25と第2の下型半体29とを離間させ、両
者の間に配線基板12を装着する。続いて、上型25と
第2の下型半体29とが近接するよう移動させて、上型
25と第2の下型半体29とにより配線基板12を挟持
する。図2は、上型25と第2の下型半体29との間に
配線基板12を挟持させることにより、配線基板12が
金型24に装着された状態を示している。
【0052】また、第1の下型半体28上に載置された
封止樹脂27は、例えばポリイミド,エポキシ(PP
S,PEEK,PES及び耐熱性液晶樹脂等の熱可塑性
樹脂)等の樹脂であり、本実施例においてはこの樹脂を
円柱形状に成形した構成のものを用いている。また、封
止樹脂27の載置位置は、配線基板12に搭載された半
導体素子11と対向するように、第1の下型半体28の
略中央位置に選定されている。
【0053】上記のように配線基板12が金型24に装
着されると、続いて封止樹脂27のの圧縮形成処理が実
施される。圧縮形成処理が開始されると、金型24によ
る加熱により封止樹脂27が溶融しうる温度まで昇温し
たことを確認した上で、第1の下型半体28がZ2方向
に上動される。
【0054】第1の下型半体28をZ2方向に上動する
ことにより過熱され溶融した封止樹脂27も上動し、や
がて封止樹脂27は配線基板12に至る。そして、更に
第1の下型半体28が上動することにより封止樹脂27
は圧縮され、インナーリード部20と半導体素子11と
の離間部分等よりキャビティ23内に封止樹脂27はは
進入する。
【0055】この際、上記のように封止樹脂27は第1
の下型半体28に押圧されることにより圧縮されてお
り、この圧縮率にをもって封止樹脂27はキャビティ2
3内に進行する。上記樹脂封止処理を行なうことによ
り、図1に示されるように、キャビティ23内及び半導
体素子11の上部に封止樹脂15が形成され、これによ
り半導体素子11,バンプ電極16,及びインナーリー
ド部20は封止樹脂15により保護さたれ状態となる。
【0056】上記のように、本実施例の樹脂封止工程で
は、封止樹脂27は金型24内で圧縮されつつ樹脂成形
されることとなる(この樹脂成形法を圧縮成形法とい
う)。このように封止樹脂27を圧縮形成法を用いて成
形することにより、半導体素子11と配線基板12との
間に形成される狭い隙間部分にも確実に樹脂を充填する
ことができる。
【0057】また、圧縮形成法では成形圧力が低くてよ
いため、樹脂成形時に配線基板24に変形が生じたり、
また半導体素子11と配線基板12との電気的接続部位
(即ち、バンプ電極16とインナーリード部20との接
続位置)に負荷が印加されることを防止できる。これに
より、樹脂封止工程において、半導体素子11と配線基
板12との接続が切断されることを防止することがで
き、信頼性の高い樹脂封止処理を行なうことができる。
【0058】尚、上記樹脂封止工程を実施する際、第1
の下型半体28の上昇速度が速いと圧縮成形による成形
圧力が急激に増大し、バンプ電極16とインナーリード
部20との接続位置等に損傷が発生するおそれがある。
また、第1の下型半体28の上昇速度が遅いと、成形圧
力が低くなることにより封止樹脂27が装填されない箇
所が発生したり、また樹脂封止に時間がかかるために製
造効率が低下することが考えられる。そこで、第1の下
型半体28の移動速度は、上記した相反する問題点が共
に発生しない適正な速度に選定されている。
【0059】上記のように封止樹脂15が形成される
と、続いて配線基板12を金型24から取り外す処理が
実施される。配線基板12を金型24から取り外すに
は、先ず第1の下型半体28をZ1方向に下動させる。
この際、第1の下型半体28のキャビティ面30には離
型性の良好な樹脂フィルム31が配設されているため、
第1の下型半体28は封止樹脂15から容易に離間す
る。
【0060】上記のように第1の下型半体28が封止樹
脂15から離間すると、続いて上型25と第2の下型半
体29は互いに離間する方向に移動し、これにより配線
基板12を金型24から取り外すことが可能となる。
尚、第1の下型半体28を移動させるタイミングと、第
2の下型半体29及び上型25を移動させるタイミング
は、同じタイミングとしても特に問題が発生するような
ことはない。
【0061】上記のように配線基板12が金型24から
取り外されると、続いて配線基板12に突起電極14が
形成される。この突起電極14の形成方法は種々ある
が、本実施例では半田ボールを予め製造しておき、この
半田ボールを配線基板12に形成されている接続孔19
aに転写した上で過熱処理しリード18に接合させる転
写法が用いられている。上記した一連の製造方法を経る
ことにより、図1に示される半導体装置が製造される。
【0062】一方、図3は図1に示した半導体装置10
を製造する際に実施される樹脂封止工程の第2実施例を
示している。図3において、図2に示した構成と同一構
成については同一符号を附してその説明を省略する。図
1に示した樹脂封止工程では、離型性を向上させるため
の樹脂フィルム31は、第1の下型半体28のキャビテ
ィ面30のみに配設された構成とされていた。しかる
に、図2に示されるように、上型25のキャビティ面2
5aも封止樹脂15と接触する部位を有している。
【0063】このため、本実施例に係る樹脂封止工程で
は、上型25のキャビティ面25aにも離型性の良好な
樹脂フィルム32を配設したことを特徴とするものであ
る。この樹脂フィルム32の材質は、前記した樹脂フィ
ルム31の材質と同じものでよい。また、樹脂フィルム
32を配設するには、配線基板12を金型24に装着す
る前に、予め樹脂フィルム32を上型25のキャビティ
面25aに配設しておき、その上で配線基板12を上型
25と第2の下型半体29により挟持させる。
【0064】このように、樹脂フィルム32を配設する
のに特に処理が増えるようなことはなく、かつ封止樹脂
15が形成され配線基板12を金型24から離型する際
には、封止樹脂15を上型25のキャビティ面25aか
ら容易に離間させることができる。
【0065】続いて、本発明の第2実施例である半導体
装置について説明する。図4は本発明の第2実施例であ
る半導体装置10Aを示している。尚、図4において図
1に示した第1実施例に係る半導体装置10と同一構成
については同一符号を附してその説明を省略する。
【0066】本実施例に係る半導体装置10Aは、封止
樹脂15の実装側面(図中下面)に放熱板33を設けた
ことを特徴とするものである。この放熱板33は、例え
ばアルミニウム等の放熱特性の良好な金属により形成さ
れている。このように、半導体素子11を封止する封止
樹脂15に放熱板33を配設することにより、半導体素
子11で発生した熱は放熱板33を介して効率よく放熱
される。よって、半導体素子11の温度上昇を抑制する
ことができ、半導体装置10Aの作動時における信頼性
を向上することができる。
【0067】また、本実施例に係る半導体装置10A
は、前記した第1実施例に係る半導体装置10に対し、
配線基板12の配設向きが上下逆となっている。即ち、
最下層にベースフィルム17が配設され、その上にリー
ド18,絶縁膜19が順次積層された構成とされてい
る。
【0068】従って、絶縁膜19が接着剤22により枠
体13に接合されており、また突起電極14が配設され
る接続孔17bはベースフィルム17に形成されてい
る。このように、配線基板12の配設向きは、接続孔1
7b,19aの形成位置を適宜選定することにより、ベ
ースフィルム17を上側としても、逆に絶縁膜19を上
側としても構わない。
【0069】図5及び図6は、図4に示した半導体装置
10Aの製造工程の内、樹脂封止工程を説明するための
図である。尚、図5及び図6において、図2及び図3に
示した構成と同一構成については同一符号を附してその
説明を省略する。図5に示す樹脂封止工程では、図2に
示した樹脂フィルム31に代えて、放熱板33を第1の
下型半体28のキャビティ面30上に配設したことを特
徴とするものである。従って、封止樹脂27は放熱板3
3の上部に載置されている。また、放熱板33の大きさ
はキャビティ面30の大きさに比べて若干小さく設定さ
れているため、放熱板33を配設することにより第1の
下型半体28の移動が阻害されるようなことはない。
【0070】上記のように放熱板33が配設された金型
24を用いた封止樹脂27の圧縮成形処理は、基本的に
は図2を用いて説明した圧縮成形処理と同様である。但
し、封止樹脂27は第1の下型半体28の上動に伴い上
動する放熱板33に押圧されて圧縮成形される。
【0071】この際、放熱板33と封止樹脂27の離型
性は良好ではなく、かつ放熱板33は単に金属製の第1
の下型半体28に載置されただけであるため、封止樹脂
15の成形後に第1の下型半体28を下動させると、放
熱板33は封止樹脂15に付着した状態となる。即ち、
樹脂封止工程を実施することにより、放熱板33を封止
樹脂15に配設する処理を同時に行なうことができ、よ
って放熱板33を有した半導体装置10Aを容易に製造
することができる。
【0072】図6に示す樹脂封止工程では、放熱板33
を第1の下型半体28のキャビティ面30上に配設する
と共に、図3に示したと同様に上型25のキャビティ面
25aに離型性の良好な樹脂フィルム32を配設したこ
とを特徴とするものである。よって、本実施例の樹脂封
止工程によっても放熱板33を有した半導体装置10A
を容易に製造することができ、かつ封止樹脂15を上型
25のキャビティ面25aから容易に離間させることが
できる。
【0073】続いて、本発明の第3実施例である半導体
装置について説明する。図7は本発明の第3実施例であ
る半導体装置10Bを示している。尚、図7において図
1に示した第1実施例に係る半導体装置10と同一構成
については同一符号を附してその説明を省略する。
【0074】本実施例に係る半導体装置10Bは、第2
実施例に係る半導体装置10Aと同様に封止樹脂15の
実装側面(図中下面)に第1の放熱板33を設けると共
に、枠体13の上面側に第2の放熱板34を設けたこと
を特徴とするものである。この第2の放熱板34も第1
の放熱板33と同様に、例えばアルミニウム等の放熱特
性の良好な金属により形成されている。
【0075】このように、半導体素子11を挟んでその
上部及び下部に夫々放熱板33,34を配設することに
より、半導体素子11で発生した熱をより効率的に放熱
することができ、半導体装置10Bの信頼性を向上する
ことができる。また、第2の放熱板34が配設される枠
体13の材料を放熱性の良好な材質に選定しておくこと
により、更に半導体装置10Bの放熱特性を向上させる
ことができる。
【0076】一方、本実施例に係る半導体装置10Bで
は、半導体素子11と配線基板12とを電気的に接続す
る手段としてワイヤ35を用いている。このため、半導
体素子11と配線基板12とを接続する方法としては、
先ず第2の放熱板34を枠体13の上面に例えば接着剤
(図示せず)を用いて接合し、枠体13に形成されたキ
ャビティ23に第2の放熱板34による底部が形成され
た構成とする。
【0077】続いて、このキャビティ23内の第2の放
熱板34に接着剤36を用いて半導体素子11を接着す
ると共に、枠体13の図中下面に配線基板12を接着す
る。そして、枠体13に第2の放熱板34及び配線基板
12が配設された上で、配線基板12のリード18と半
導体素子11との間にワイヤボンディング法を用いてワ
イヤ35を配設する。
【0078】そして、このワイヤボンディング処理が終
了すると、前記した実施例と同様に圧縮成形法により封
止樹脂15を形成する。この圧縮成形の際、前記したよ
うに、半導体素子11及び枠体13の上部に放熱板34
が配設されているため、封止樹脂15が直接上型25と
接触することはなく、よって離型性を向上させることが
できる。
【0079】尚、前記した実施例における放熱板34
は、半導体素子11がさほど発熱しないものの場合に
は、必ずしも放熱性の高い材質を選定する必要はなく、
放熱性の低い材質を用いてもよい。続いて、本発明の第
4実施例である半導体装置について説明する。
【0080】図8は本発明の第4実施例である半導体装
置10Cを示している。尚、図8において図7に示した
第3実施例に係る半導体装置10Bと同一構成について
は同一符号を附してその説明を省略する。本実施例に係
る半導体装置10Cに設けられた枠体13Aは、図7を
用いて説明した半導体装置10Bにおける第2の放熱板
34と枠体13とを一体化した構成とされている。従っ
て、枠体13Aに形成されるキャビティ23Aは、底部
37を有した有底形状とされている。
【0081】また、半導体素子11はこの底部37に接
着剤36を用いて固定され、また配線基板12は枠体1
3Aの図中下面に配設される。従って、本実施例の構成
でも半導体素子11と配線基板12とのワイヤボンディ
ングが可能となる。上記した本実施例に係る半導体装置
10Cの構成では、第3実施例に係る半導体装置10B
に比べて部品点数及び製造工程が削減されるため、半導
体装置10Cのコスト低減を図ることができる。尚、本
実施例の構成の半導体装置10Cにおいても、封止樹脂
15の形成方法として圧縮成形法を用いることができ
る。
【0082】続いて、本発明の第5実施例である半導体
装置について説明する。図9は本発明の第4実施例であ
る半導体装置10Dを示している。尚、図9において図
7に示した第3実施例に係る半導体装置10Bと同一構
成については同一符号を附してその説明を省略する。
【0083】本実施例に係る半導体装置10Dは、半導
体素子11を配線基板12Aの上部に搭載する構成とす
ることにより、突起電極14を半導体素子11の配設位
置の真下位置にも形成したことを特徴とするものであ
る。このため、本実施例に係る配線基板12Aは、上記
した各実施例に係る半導体装置10〜10Cと異なり、
装着孔17aは形成されていない。
【0084】本実施例のように配線基板12Aの上部に
半導体素子11を搭載し、半導体素子11の真下位置に
も突起電極14を形成することにより、突起電極14の
配設位置に自由度を持たせることができ、また半導体素
子10Dの小型化を図ることができる。尚、本実施例の
構成の半導体装置10Dにおいても、封止樹脂15の形
成方法として圧縮成形法を用いることができる。
【0085】続いて、図10を用いて樹脂封止工程の他
実施例について説明する。尚、図10において、先に図
2を用いて説明した金型24と同一構成については、同
一符号を附してその説明を省略する。本実施例に用いる
金型24Aも大略すると上型25と下型26Aとにより
構成されている。但し、本実施例で用いる金型24A
は、複数(本実施例では2個)の封止樹脂15を一括的
に形成することが可能な、いわゆる多連処理可能な構成
の金型である。
【0086】上型25は図2に示した金型24に設けら
れていたものと略同一構成とされている。しかるに、上
記のように本実施例に係る金型24Aは多連処理可能な
構成であるため、その形状は大きく形成されている。ま
た、下型26Aは第1及び第2の下型半体28,29A
とにより構成されており、第2の下型半体29の内部に
は2個の第1の下型半体28が配設された構成とされて
いる。
【0087】また本実施例では、第2の下型半体29A
の中央位置に余剰樹脂を除去する余剰樹脂除去機構40
が設けられている。この余剰樹脂除去機構40は、大略
すると開口部41,ポット部42,及び圧力制御ロッド
43等により構成されている。開口部41は第2の下型
半体29Aに形成された壁部38の上部に形成された開
口であり、この開口部41はポット部42と連通した構
成とされている。
【0088】ポット部42はシリンダ構造を有してお
り、このポット部42の内部にはピストン構造とされた
圧力制御ロッド43が摺動可能に装着されている。この
圧力制御ロッド43は、図示しない駆動機構に接続され
ており、図中矢印Z1,Z2方向に第2の下型半体29
Aに対して昇降動作可能な構成とされている。
【0089】続いて、上記構成とされた余剰樹脂除去機
構40を具備した金型24Aを用いた樹脂封止工程につ
いて説明する。本実施例に係る樹脂封止工程が開始され
ると、先ず基板装着工程が実施される。基板装着工程で
は、配線基板12を金型24Aに装着する。樹脂封止工
程の開始直後の状態では、下型26Aは上型25に対し
てZ1方向に下動した状態となっており、また余剰樹脂
除去機構40を構成する圧力制御ロッド43は上動限に
移動した状態となっている。
【0090】この状態の金型24Aに対し、先ず各第1
の下型半体28の上部に樹脂フィルム31を配設した上
で封止樹脂27を載置する。続いて、第2の下型半体2
9Aの上部に配線基板12を搭載した上で、上型25及
び下型26Aを互いが近接するよう移動させ、配線基板
12を上型25と下型26Aとの間にクランプする。図
10は、配線基板12を上型25と下型26Aとの間に
クランプした状態を示している。この時点で、金型24
A内の第1の下型半体28の上部にはキャビティ部39
(空間部)が形成されるが、前記した余剰樹脂除去機構
40を構成するポット部42は開口部41を介してキャ
ビティ部39に連通した構成となっている。
【0091】上記のように、線基板12がを上型25と
下型26Aとの間にクランプされると、各第1の下型半
体28はZ2方向に上動を開始する。これにより、封止
樹脂27はキャビティ部39内で圧縮されつつ樹脂成形
される。この際、半導体素子11を確実に樹脂封止する
ためには、第1の下型半体28の移動速度を適正な速度
に設定する必要がある。第1の下型半体28の移動速度
を適正化することは、換言すればキャビティ部39内に
おける封止樹脂27の圧縮圧力を適正化することと等価
である。
【0092】本実施例では、金型24Aに余剰樹脂除去
機構40を設けることにより、第1の下型半体28の移
動速度に加え、圧力制御ロッド43を上下駆動すること
によっても封止樹脂27の圧縮圧力を制御しうる構成と
されている。具体的には、圧力制御ロッド43を下動さ
せることによりキャビティ部39内における封止樹脂2
7の圧力は低くなり、また圧力制御ロッド43を上動さ
せることによりキャビティ部39内における封止樹脂2
7の圧力は高くなる。
【0093】例えば、封止樹脂27の樹脂量が形成しよ
うとする封止樹脂15の容積よりも多く、余剰樹脂によ
りキャビティ部39内の圧力が上昇した場合には、適正
な樹脂成形が行なえなくなるおそれがある。よって、こ
のような場合には余剰樹脂除去機構40の圧力制御ロッ
ド43をZ1方向に下動させることにより、余剰樹脂を
開口部41を介してポット部42内に除去する。これに
より、余剰樹脂が発生したとしても、キャビティ部39
内の圧力を低下させることができる。
【0094】このように、余剰樹脂除去機構40を設け
ることにより、封止樹脂27の成形時に余剰樹脂の除去
処理を同時に行うことができ、常に適正な圧縮力で樹脂
成形することが可能となり、封止樹脂15の成形処理を
良好に行なうことができる。また、余剰樹脂が金型24
Aから漏洩することを防止することができると共に、封
止樹脂27の計量精度は前記した各実施例に比べて低く
てもかまわないため封止樹脂27の計量の容易化を図る
ことができる。
【0095】尚、封止樹脂15が形成されると、続いて
離型工程が実施され封止樹脂15が形成された配線基板
12は金型24Aから離型される。上記したように、本
実施例に係る樹脂封止工程によれば、樹脂成形時におい
てキャビティ部39内の圧力を最適な圧力に制御すると
ができるため、封止樹脂15内に空気が残留し気泡(ボ
イド)が発生することを防止できる。
【0096】いま、仮に封止樹脂15に気泡が発生した
場合を想定すると、樹脂封止工程の後に加熱処理が行わ
れた場合、この気泡が膨張して封止樹脂15にクラック
等の損傷が発生するおそれがある。しかるに、上記のよ
うに余剰樹脂除去機構40を設けることにより、封止樹
脂15に気泡が発生することを防止できるため、加熱時
に封止樹脂15に損傷が発生するおそれれはなく、よっ
て半導体装置の信頼性を高めることができる。
【0097】続いて、本発明の第6実施例乃至第18実
施例に係る半導体装置及びその製造方法について説明す
る。尚、図11乃至図25において、図1及び図2に示
した第1実施例に係る半導体装置10の構成と対応する
構成については同一符号を附してその説明を省略するも
のとする。
【0098】図11は本発明の第6実施例である半導体
装置10Eを示しており、図12及び図13は半導体装
置10の製造方法を示している。第6実施例に係る半導
体装置10Eは、配線基板45に半導体素子11の側方
に長く延出した延出部46を形成し(図12(A)参
照)、この延出部46を枠体13に沿って折り曲げるこ
とにより枠体13の上面側に引き出すと共に、枠体13
の上面に位置する延出部46に突起電極14を形成した
ことを特徴とするものである。
【0099】本実施例で用いる配線基板45は、第1実
施例に係る半導体装置10に用いた配線基板12と同様
に、ベースフィルム17,リード18及び絶縁膜19と
により構成されている。しかるに、本実施例に係る配線
基板45は、ベースフィルム17の材質が第1実施例に
用いられているベースフィルムの材質に比べてより可撓
変形しやすい材質が選定されている。
【0100】また、配線基板45の枠体13の下面と対
向する部分は、第1実施例と同様に接着剤22を用いて
枠体13に固定され、延出部46は第2の接着剤47に
より枠体13の上面に固定される。従って、延出部46
を枠体13の上面に延出した構成としても、延出部46
が枠体13から剥がれるようなことはない。
【0101】上記構成とされた半導体装置10Eによれ
ば、突起電極14は枠体13の上面側に配設される構成
となり、また枠体13の上面は放熱板33等の他の構成
物は配設されないため、突起電極14の形成位置を自由
度をもって設定することができる。更に、突起電極14
が枠体13の仮面側に配設される第1実施例の半導体装
置10に比べて、装置形状の小型化を図ることができ
る。
【0102】続いて、上記構成とされた半導体装置10
Eの製造方法について説明する。半導体装置10を製造
するには、先ず図12(A)及び図26に示されるよう
な配線基板45を作成する。この配線基板45は、半導
体素子11が搭載される矩形状の基部51の外周四辺に
延出部46が形成された構成とされている。
【0103】また、基部51の中央位置には半導体素子
11が装着される装着孔48(図26に示される)が形
成されており、この装着孔48の外周縁位置から延出部
46の突起電極14が配設される位置に形成されたラン
ド部49までの間にはリード18が形成されている。更
に、延出部46の形状は、折り曲げた際に隣接する延出
部46同志が係合しないよう台形形状とされている。
【0104】尚、リード18は絶縁膜19により保護さ
れているが(図13(E)参照)、ランド部49の形成
位置、即ち突起電極14の形成位置は絶縁膜19は除去
され、リード18が露出した構成となっている。また、
図26は、図12(A)に示す配線基板45を拡大して
示す図である。
【0105】上記構成とされた配線基板45の上面側に
は、半導体素子11がフリップチツプ接合されると共
に、枠体13が接着剤22を用いて接合される。この
際、本実施例で用いる枠体13は、前記したように延出
部46がその外周に配設されるため、第1実施例で用い
た枠体13に比べて小さな形状とされている。尚、図1
2(A)は、半導体素子11が搭載された状態の配線基
板45を示している。
【0106】続いて、図12(A),(B)に示される
ように、半導体素子11及び枠体13が配設された配線
基板45を金型24に装着する。本実施例で用いている
金型24Bは、上型25Aに半導体素子11及び枠体1
3を収納するキャビテイ50が形成されている。
【0107】配線基板45が金型24Bに装着される
と、図12(C)に示されるように、放熱板33を介し
てその上部に封止樹脂27が載置された第1の下型半体
28は上動し、封止樹脂27は圧縮成形される。これに
より、図12(D)に示されるように、半導体素子11
及び配線基板45の下面所定範囲は封止樹脂15により
封止された構成となる。また、同時に放熱板は封止樹脂
15に接合された構成となる。
【0108】上記のように配線基板45に封止樹脂15
が形成されと、配線基板45は金型24Bから離型され
る。図13(E)は、金型24Bから離型された配線基
板45を示している。同図に示されるように、配線基板
24は、半導体素子11が搭載された基部51より側方
に長く延出した延出部46が形成された構成となってい
る。この離型直後の状態では、基部51及び延出部46
は面一状態となっている。本実施例では、この延出部4
6の上面には第2の接着剤47が塗布される。
【0109】上記のように、配線基板45に形成された
延出部46の状面に第2の接着剤47が塗布されると、
続いて延出部46を折曲する折曲工程が実施される。折
曲工程では、図13(F)に示されるように、延出部4
6を同図中矢印で示す方向に折曲処理を行い、この折曲
された延出部46を第2の接着剤47により枠体13の
上面に接着する。
【0110】図13(G)は、折曲工程が終了した状態
の配線基板45を示している。同図に示されるように、
延出部46を折曲形成して枠体13の上面に引き出す構
成とすることにより、突起電極14の形成位置であるラ
ンド部49の形成位置は、枠体13の上部に位置するこ
ととなる。
【0111】続いて、突起電極形成工程が実施され、前
記した枠体13の上部に位置するランド部49に、例え
ば転写法を用いて突起電極14が形成され、図11に示
す半導体装置10Eが形成される。上記したように、本
実施例に係る半導体装置10Eの製造方法も第1実施例
で説明した製造方法と同様に圧縮成形を用いて封止樹脂
15の形成を行うことができるため、信頼性の高い半導
体装置10Eを製造することができる。また、延出部4
6を枠体13の上面に引き出す処理も、単に延出部46
を折曲形成するだけで行えるため、容易に行うことがで
きる。
【0112】続いて、本発明の第7実施例に係る半導体
装置及びその製造方法について説明する。図14は本発
明の第7実施例である半導体装置10F及びその製造方
法を説明するための図である。尚、図14において、図
11乃至図13に示した構成と同一構成については同一
符号を付してその説明を省略する。
【0113】図14(D)は、本発明の第7実施例であ
る半導体装置10Fを示している。本実施例に係る半導
体装置10Fは、前記した第6実施例に係る半導体装置
10Eと同一構成とされている。しかるに、その製造方
法において、図14(A),(B)に示されるように、
第2の接着剤47を配線基板45ではなく、枠体13に
塗布しておく点で相違する。このように、第2の接着剤
47の塗布位置は、第6実施例で示したように配線基板
45に行っても、また本実施例のように枠体13に塗布
してもかまわない。
【0114】続いて、本発明の第8実施例に係る半導体
装置及びその製造方法について説明する。図15は本発
明の第8実施例である半導体装置10G及びその製造方
法を説明するための図である。尚、図15において、図
11乃至図13に示した構成と同一構成については同一
符号を付してその説明を省略する。
【0115】図15(D)は、本発明の第8実施例であ
る半導体装置10Eを示している。本実施例に係る半導
体装置10Gは、前記した第6及び第7実施例に係る半
導体装置10E,10Fに対し、配線基板45の配置が
上下逆の構成となっている点で相違した構成とされてい
る。
【0116】即ち、図15(A)に示されるように、配
線基板45は、下層側からベースフィルム17,リード
18,絶縁膜19が順次積層された構成となっている。
従って、折曲形成を行い延出部46が枠体13の上部に
位置した際、突起電極14をリード18と接続するため
の接続孔17bは、ベースフィルム17に形成されてい
る。
【0117】本実施例のように、第6及び第7実施例に
係る半導体装置10E,10Fに対して配線基板45が
上下逆に配設された構成としても、第6及び第7実施例
に係る半導体装置10E,10Fと同様の効果を有する
半導体装置10Gを実現することができる。また、本実
施例の構成では、絶縁膜19は必ずしも形成する必要は
なく、枠体13及び各接着剤22,47の材質を電気的
に絶縁性を有する材質とすることにより、絶縁膜19を
不要とすることができる。この場合、配線基板45のコ
スト低減を図ることができる。
【0118】続いて、本発明の第9実施例に係る半導体
装置及びその製造方法について説明する。図16は本発
明の第9実施例である半導体装置10H及びその製造方
法を説明するための図である。尚、図16において、図
11乃至図13に示した構成と同一構成については同一
符号を付してその説明を省略する。
【0119】図16(D)は、本発明の第9実施例であ
る半導体装置10Hを示している。本実施例に係る半導
体装置10Hは、前記した第6乃至第8実施例に係る半
導体装置10E,10F,10Gでは延出部46を枠体
13の上面側に折曲していたのに対し、延出部46を放
熱板33側に折曲したことを特徴とするものである。
【0120】図16(A)に示されるように、本実施例
で用いる配線基板45は、上層側からベースフィルム1
7,リード18,絶縁膜19が順次積層された構成とな
っている。従って、延出部46を放熱板33側に折曲形
成した場合、ベースフィルム17が半導体装置10Hの
下面に露出し、絶縁膜19が放熱板33と対向した状態
となる。このため、ベースフィルム17には突起電極1
4とリード18とを接続するための接続孔17bが形成
されている。また、延出部46を放熱板33に固定する
ために、絶縁膜19には第2の接着剤47が塗布されて
いる。
【0121】上記のように接続孔17b及び第2の接着
剤47が配設された配線基板45は、延出部46が図1
6(B)に矢印で示すように放熱板33側に折り曲げら
れる。これにより、延出部46は第2の接着剤47によ
り放熱板33に固定されると共に、接続孔17bは下方
に開口した状態となる。続いて、接続孔17bに転写法
等を用いてリード18と電気的に接続した状態の突起電
極14を形成する。これにより、図16(D)に示され
る半導体装置10Hが製造される。
【0122】上記製造方法により製造される半導体装置
10Hは、延出部46が放熱板33の下部に位置する構
成となるため、半導体素子11が外部に露出した構成と
なる。このため、半導体素子11で発生する熱を効率よ
く放熱することが可能となり、半導体装置10Hの放熱
特性を向上させることができる。
【0123】尚、本実施例に係る半導体装置10Hにお
いても、延出部46が折曲され、この折曲部分に突起電
極14が形成されるため、半導体装置10Hの小型化を
図ることができる。続いて、本発明の第10実施例に係
る半導体装置及びその製造方法について説明する。図1
7は本発明の第10実施例である半導体装置10I及び
その製造方法を説明するための図である。尚、図17に
おいて、図11乃至図13に示した構成と同一構成につ
いては同一符号を付してその説明を省略する。
【0124】図17(D)は、本発明の第10実施例で
ある半導体装置10Iを示している。本実施例に係る半
導体装置10Iは、前記した第9実施例に係る半導体装
置10Hと同一構成とされている。しかるに、その製造
方法において、図17(A),(B)に示されるよう
に、第2の接着剤47を配線基板45ではなく、放熱板
33に塗布しておく点で相違する。このように、第2の
接着剤47の塗布位置は、第9実施例で示したように配
線基板45に行っても、また本実施例のように放熱板3
3に塗布してもかまわない。
【0125】続いて、本発明の第11実施例に係る半導
体装置及びその製造方法について説明する。図18は本
発明の第11実施例である半導体装置10J及びその製
造方法を説明するための図である。尚、図18におい
て、図11乃至図13及び図17に示した構成と同一構
成については同一符号を付してその説明を省略する。
【0126】図18(D)は、本発明の第11実施例で
ある半導体装置10Jを示している。本実施例に係る半
導体装置10Jは、先に図17を用いて説明した半導体
装置10Iに放熱フィン52を配設した構造を有するこ
とを特徴とするものである。この放熱フィン52は、例
えば接着剤等を用いて半導体素子11及び枠体13の上
面に固定された構成とされている。
【0127】上記のように、本実施例に係る半導体装置
10Jは図17に示した半導体装置10Iと同様な配線
基板構造を有しているため、本実施例においても延出部
46は半導体素子11の下部に配設された放熱板33側
に折曲された構成とされている。このように、延出部4
6を放熱板33側に折曲することにより、半導体素子1
1の上面は露出した状態となっている。
【0128】従って、半導体素子11の露出部分に放熱
フィン52を配設することにより、図17に示した半導
体素子11の上面を露出させた構成に比べ、半導体素子
11で発生した熱をより効率良く放熱することができ
る。また、半導体素子11の上面が放熱フィン52によ
り覆われるため、放熱フィン52は半導体素子11を保
護する保護部材としても機能する。よって、放熱フィン
52を設けることにより、半導体装置10Jの信頼性を
向上させることができる。
【0129】続いて、本発明の第12実施例に係る半導
体装置及びその製造方法について説明する。図19は本
発明の第12実施例である半導体装置10K及びその製
造方法を説明するための図である。尚、図19におい
て、図7及び図11乃至図13に示した構成と同一構成
については同一符号を付してその説明を省略する。
【0130】図19(D)は、本発明の第12実施例で
ある半導体装置10Kを示している。本実施例に係る半
導体装置10Kは、先に図7を用いて説明した第3実施
例の係る半導体装置10Bと類似した構造を有してお
り、具体的には、枠体13の上面側に第2の放熱板34
を設けたことを特徴とするものである。この第2の放熱
板34も第1の放熱板33と同様に、例えばアルミニウ
ム等の放熱特性の良好な金属により形成されている。
【0131】このように、半導体素子11を挟んでその
上部及び下部に夫々放熱板33,34を配設することに
より、半導体素子11で発生した熱をより効率的に放熱
することができ、半導体装置10Kの信頼性を向上する
ことができる。続いて、半導体装置10Kの製造方法に
ついて説明する。本実施例に係る半導体装置10Kで
は、半導体素子11と配線基板45とを電気的に接続す
る手段としてワイヤ35を用いている。このため、半導
体素子11と配線基板45とをワイヤ接続するために、
先ず第2の放熱板34を枠体13の上面に例えば接着剤
(図示せず)を用いて接合して一体化し、枠体13に形
成されたキャビティ23に第2の放熱板34による底部
が形成された構成とする。
【0132】続いて、このキャビティ23内の第2の放
熱板34に接着剤36を用いて半導体素子11を接着す
ると共に、枠体13の図中下面に配線基板45を接着す
る。そして、枠体13に第2の放熱板34及び配線基板
45が配設された上で、配線基板45のリード18と半
導体素子11との間にワイヤボンディング法を用いてワ
イヤ35を配設する。
【0133】そして、このワイヤボンディング処理が終
了すると、前記した実施例と同様に圧縮成形法により封
止樹脂15を形成する。この圧縮成形の際、前記したよ
うに、半導体素子11及び枠体13の上部に放熱板34
が配設されているため、封止樹脂15が直接上型25と
接触することはなく、よって離型性を向上させることが
できる。図19(A)は、上記のようにして放熱板3
4,ワイヤ35,及び封止樹脂15が配設された配線基
板45を示している。尚、本実施例では放熱板34を用
いた構成としたが、放熱板34に代えて放熱特性の低い
板材を用いることも可能である。
【0134】続いて、図19(B),(C)に示される
ように、配線基板45に形成された延出部46を上記し
た放熱板34側に折曲し、第2の接着材47を用いて放
熱板34に固定する。その上で、突起電極14を延出部
46に露出した状態のランド部49に転写法等を用いて
設けることにより、図19(D)に示す半導体装置10
Kが製造される。
【0135】続いて、本発明の第13及び第14実施例
に係る半導体装置及びその製造方法について説明する。
図20は本発明の第13実施例である半導体装置10L
及びその製造方法を説明するための図であり、また図2
1は本発明の第14実施例である半導体装置10M及び
その製造方法を説明するための図である。尚、図20及
び図21において、図11乃至図13、及び図19に示
した構成と同一構成については同一符号を付してその説
明を省略する。
【0136】図20(D)は、本発明の第13実施例で
ある半導体装置10Lを示している。本実施例に係る半
導体装置10Lは、前記した第12実施例である半導体
装置10Kと同様に、枠体13の上面側に第2の放熱板
34を設けた構成とされている。しかるに、本実施例に
係る半導体装置10Lは、第12実施例である半導体装
置10Kに対し、配線基板45の配置が上下逆の構成と
なっている。
【0137】即ち、図20(A)に示されるように、配
線基板45は、下層側からベースフィルム17,リード
18,絶縁膜19が順次積層された構成となっている。
このように、第12実施例である半導体装置10Kに対
して配線基板45が上下逆に配置された構成としても、
第12実施例である半導体装置10Kと同様の効果を有
する半導体装置10Gを実現することができる。
【0138】尚、本実施例の構成では、延出部46は第
2の放熱板34側に向けて上側に折曲される構成とされ
ている。また、本実施例の構成では、絶縁膜19は必ず
しも形成する必要はなく、枠体13及び各接着剤22,
47の材質を電気的に絶縁性を有する材質とすることに
より、絶縁膜19を不要とすることができる。
【0139】図21(D)は、本発明の第14実施例で
ある半導体装置10Mを示している。本実施例に係る半
導体装置10Mも、前記した第12実施例である半導体
装置10Kと同様に、枠体13の上面側に第2の放熱板
34を設けた構成とされている。しかるに、本実施例に
係る半導体装置10Kでは、前記した第12及び第13
実施例に係る半導体装置10K,10Lでは延出部46
を第2の放熱板34側に折曲していたのに対し、延出部
46を放熱板33側に折曲したことを特徴とするもので
ある。尚、延出部46を折曲し放熱板33に接着する方
法は、先に図16を用いて説明した第9実施例に係る半
導体装置10Hと同じであるため、その説明は省略す
る。
【0140】本実施例に係る半導体装置10Mによれ
ば、延出部46が放熱板33の下部に位置する構成とな
るため、第2の放熱板34が外部に露出した構成とな
る。このため、半導体素子11で発生する熱を第2の放
熱板34を介して効率よく放熱することが可能となり、
よって半導体装置10Mの放熱特性を向上させることが
できる。更に、本実施例に係る半導体装置10Mにおい
ても、延出部46が折曲され、この折曲部分に突起電極
14が形成されるため、半導体装置10Mの小型化を図
ることができる。
【0141】続いて、本発明の第15実施例に係る半導
体装置及びその製造方法について説明する。図22は本
発明の第15実施例である半導体装置10N及びその製
造方法を説明するための図である。尚、図22におい
て、図8及び図11乃至図13に示した構成と同一構成
については同一符号を付してその説明を省略する。
【0142】図22(D)は、本発明の第15実施例で
ある半導体装置10Nを示している。本実施例に係る半
導体装置10Nに配設される枠体13Aは、図19を用
いて説明した半導体装置10Kにおける第2の放熱板3
4と枠体13とを一体化した構成とされている。従っ
て、枠体13Aに形成されるキャビティ23Aは、底部
37を有した有底形状とされている。
【0143】半導体素子11は底部37に接着剤36を
用いて固定され、また配線基板45は枠体13Aの図中
下面に配設される。従って、本実施例の構成でも半導体
素子11と配線基板45とのワイヤボンディングが可能
となる。また、本実施例に係る半導体装置10Nの構成
では、第12実施例に係る半導体装置10Kに比べて部
品点数及び製造工程が削減されるため、半導体装置10
Nのコスト低減を図ることができる。
【0144】続いて、半導体装置10Nの製造方法につ
いて説明する。本実施例に係る半導体装置10Nにおい
ても、半導体素子11と配線基板45とを電気的に接続
する手段としてワイヤ35を用いている。このため、先
ず枠体13Aに形成されている底部37に接着剤36を
用いて半導体素子11を接着すると共に枠体13Aの図
中下面に配線基板45を接着し、その上で配線基板45
のリード18と半導体素子11との間にワイヤボンディ
ング法を用いてワイヤ35を配設する。
【0145】このワイヤボンディング処理が終了する
と、前記した各実施例と同様に圧縮成形法により封止樹
脂15を形成する。この圧縮成形の際、枠体13Aは底
部37が形成されることにより面一の状態となってお
り、封止樹脂15が直接上型25と接触することはな
く、よって離型性を向上させることができる。図22
(A)は、上記のようにして放熱板34,ワイヤ35,
及び封止樹脂15が配設された配線基板45を示してい
る。
【0146】続いて、図19(B),(C)に示される
ように、配線基板45に形成された延出部46を枠体1
3Aの上面側に折曲し、第2の接着材47を用いて放熱
板34に固定する。その上で、突起電極14を延出部4
6に露出した状態のランド部49に転写法等を用いて設
けることにより、図22(D)に示す半導体装置10N
が製造される。
【0147】続いて、本発明の第16及び第17実施例
に係る半導体装置及びその製造方法について説明する。
図23は本発明の第16実施例である半導体装置10P
及びその製造方法を説明するための図であり、また図2
4は本発明の第17実施例である半導体装置10Q及び
その製造方法を説明するための図である。尚、図23及
び図24において、図11乃至図13、及び図22に示
した構成と同一構成については同一符号を付してその説
明を省略する。
【0148】図23(D)は、本発明の第16実施例で
ある半導体装置10Pを示している。本実施例に係る半
導体装置10Pは、前記した第15実施例である半導体
装置10Nと同様に、枠体13Aに底部37が一体的に
形成された構成とされている。しかるに、本実施例に係
る半導体装置10Pは、第15実施例である半導体装置
10Nに対し、配線基板45の配置が上下逆の構成とな
っている。
【0149】即ち、図23(A)に示されるように、配
線基板45は、下層側からベースフィルム17,リード
18,絶縁膜19が順次積層された構成となっている。
このように、第15実施例である半導体装置10Nに対
して配線基板45が上下逆に配置された構成としても、
第15実施例である半導体装置10Nと同様の効果を有
する半導体装置10Pを実現することができる。
【0150】尚、本実施例の構成では、延出部46は枠
体13Aの上面側に向けて上側に折曲される構成とされ
ている。また、本実施例の構成では、絶縁膜19は必ず
しも形成する必要はなく、枠体13A及び各接着剤2
2,47の材質を電気的に絶縁性を有する材質とするこ
とにより、絶縁膜19を不要とすることができる。
【0151】図24(D)は、本発明の第17実施例で
ある半導体装置10Qを示している。本実施例に係る半
導体装置10Qも、前記した第15実施例である半導体
装置10Nと同様に、枠体13Aに底部37が一体的に
形成された構成とされている。しかるに、本実施例に係
る半導体装置10Qでは、前記した第15及び第16実
施例に係る半導体装置10N,10Pでは延出部46を
枠体13Aの上面側に折曲していたのに対し、延出部4
6を放熱板33側に折曲したことを特徴とするものであ
る。尚、延出部46を折曲し放熱板33に接着する方法
は、先に図16を用いて説明した第9実施例に係る半導
体装置10Hと同じであるため、その説明は省略する。
【0152】本実施例に係る半導体装置10Qによれ
ば、延出部46が放熱板33の下部に位置し、この位置
に突起電極14が形成されるため、半導体装置10Qの
小型化を図ることができる。また、枠体13Aの上部に
は何も構成物が配設されないため、枠体13Aの材質を
放熱性の良好なものに選定することにより、半導体素子
11で発生する熱を第2の放熱板34を介して効率よく
放熱することが可能となり、よって半導体装置10Mの
放熱特性を向上させることができる。
【0153】続いて、本発明の第18実施例に係る半導
体装置及びその製造方法について説明する。図25は本
発明の第18実施例である半導体装置10R及びその製
造方法を説明するための図である。尚、図25において
図11乃至図13、及び図22に示した構成と同一構成
については同一符号を付してその説明を省略する。
【0154】図25(F)は、本発明の第18実施例で
ある半導体装置10Rを示している。本実施例に係る半
導体装置10Rに配設される枠体13Aは、図22を用
いて説明した半導体装置10Nと同一構成を有してい
る。即ち、枠体13Aは一体的に形成された底部37を
有した構成とされている。
【0155】しかるに、本実施例で用いられている配線
基板45Aは、図12(A)及び図26に示した配線基
板45と異なり、基部51Aに半導体素子11を装着す
るための装着孔48は形成されていない。ここで、本実
施例に係る半導体装置10Rに用いる配線基板45Aを
図29に拡大して示す。
【0156】同図に示されるように、後に突起電極14
が配設されるランド部49は配線基板45Aの基部51
Aに形成されており、基部51Aの外周四辺に延出形成
された各延出部の外側縁部には半導体素子11とワイヤ
ボンディングされる接続電極53が形成されている。こ
の接続電極53とランド部49とは、延出部46及び基
部51に形成されたリード18により電気的に接続され
ている。
【0157】上記構成とされた配線基板45Aは、図2
5(A)に示されるように、基部51Aが枠体13Aの
底部37上に位置決めされ、接着剤(図示せず)等を用
いてこの側部37に固定される。この状態において、延
出部46は枠体13Aの外周より外側に延出した状態と
なっている。また、枠体13Aに形成されたキャビティ
23Aの内部には半導体素子11が接着剤36により搭
載されており、更に枠体13Aの下面には、延出部46
を枠体13Aに固定するための接着剤47Aが塗布され
ている。
【0158】上記のように配線基板45Aの基部51A
が枠体13Aの底部37に固定されると、本実施例では
前記した各実施例と異なり樹脂封止工程を実施すること
なく、先ず延出部46を折曲形成する折曲工程を実施す
る。具体的には、図25(B)に矢印で示すように延出
部46を折り曲げ、延出部46を接着剤47Aにより枠
体13Aに固定する。
【0159】上記の折曲工程を行なうことにより、図2
5(C)に示すように、延出部46に形成されている接
続電極53と半導体素子11とは近接した状態となる。
この状態において、ワイヤボンディング法を用いて接続
電極53と半導体素子11との間にワイヤ35を配設す
る。図25(D)は接続電極53と半導体素子11との
間にワイヤ35が配設された状態を示している。
【0160】本実施例では、上記した延出部46を折曲
するの折曲工程、及びワイヤ35を配設するワイヤボン
ディング工程が終了した後、樹脂封止工程を実施して封
止樹脂15を形成する構成としている。図25(E)は
封止樹脂15が形成された配線基板45Aを示してい
る。この樹脂封止工程は、前記した金型24を用いて行
なうことができ、よって圧縮成形法により封止樹脂15
は形成される。また本実施例では、封止樹脂15の形成
と同時に放熱板33を配設する方法が用いられている
(図5参照)。
【0161】上記のように封止樹脂15が形成される
と、続いてランド部49に例えば転写法を用いて突起電
極14が形成され、図25(F)に示される半導体装置
10Rが製造される。このように、製造された半導体装
置10Rは、突起電極14の形成される位置が枠体13
Aの底部37側であり、この位置にはキャビティ23A
は形成されていないため、底部37の全領域を突起電極
14の形成領域とすることができる。このため、突起電
極14の配設ピッチを広く設定したり、また突起電極1
4の配設数を多くすることが可能となる。
【0162】続いて、上記した各実施例に係る半導体装
置10E〜10Rに用いられる配線基板45の他実施例
について図27乃至図33を用いて説明する。尚、図2
7乃至図34において、先に図26を用いて説明した配
線基板45の構成と対応する構成については同一符号を
附し、その説明を省略する。
【0163】図27に示される配線基板45Bは、半導
体素子11がフリップチップ接合されるタイプ(以下、
TABタイプという)の配線基板である。従って、イン
ナーリード部20は装着孔48の内部に突出した構成と
されている。本実施例に係る配線基板45Bは、折曲工
程において折り曲げられる部位のベースフィルム17を
除去したことを特徴とするものである。ベースフィルム
17を除去するとにより、リード18は露出された状態
となり強度が弱くなるため、このベースフィルム17の
除去位置には撓み易いソルダーレジスト54が配設され
ている。
【0164】上記構成とされた配線基板45Bによれ
ば、折曲位置において配線基板45Bの膨らみの発生を
防止でき、配線基板45Bと枠体13,13A,放熱板
33,34等との密着性を向上させることができる。従
って、配線基板45Bが枠体13,13A,放熱板3
3,34等から剥離することを防止できるため、半導体
装置10E〜10Rの信頼性を向上することができる。
また、上記のように配線基板45Bが枠体13,13
A,放熱板33,34等と密着した状態となることによ
り、半導体装置10E〜10Rの小型化を図ることがで
きる。
【0165】また、図28に示される配線基板45C
は、半導体素子11がリード18とワイヤボンディング
法で接合されるタイプ(以下、ワイヤ接続タイプとい
う)の配線基板であることを特徴とする。従って、図2
6及び図27に示したTABタイプの配線基板45,4
5Aと異なり、インナーリード部20は装着孔48の内
部に突出してはいない。尚、図29に示される配線基板
45Aは、先に説明たため、ここでの説明は省略する。
【0166】また、図30に示される配線基板45Dは
TABタイプの配線基板であり、本実施例では、各延出
部46Aの形状を三角形としたことを特徴とするもので
ある。このように、延出部46Aを三角形形状としたこ
とにより、パッド部49を三角形を構成する傾斜辺に沿
って配設することが可能となる。
【0167】これにより、隣接するパッド部49の(即
ち、突起電極14の)配設ピッチを広くすることができ
パッド部49の形成を容易に行なうことができると共
に、半導体素子11が高密度化し突起電極14の数が増
大しても、これに十分対応することができる。尚、図3
0に示す実施例では、延出部46Aの形状を三角形とし
た例を示したが、延出部46Aの形状は三角形に限定さ
れるものではなく、パッド部49の配設ピッチを広くす
ることができる形状であれば、他の形状としてもよい。
【0168】また、図31に示される配線基板45Eは
TABタイプの配線基板であり、延出部46Aの形状を
三角形とすると共に、ベースフィルム17の折り曲げら
れる部位を除去したことを特徴とするものである。本実
施例による配線基板45Eによれば、配線基板45Eが
枠体13,13A,放熱板33,34等から剥離するこ
とを防止できるため装置の小型化及び信頼性の向上を図
ることができ、かつ、パッド部49の形成の容易化及び
半導体素子11の高密度化に対応することができる。
尚、本実施例においても、ベースフィルム17の除去位
置にはリード18を保護するためのソルダーレジスト5
4が配設されている。
【0169】また、図32に示される配線基板45F,
45G,45HはTABタイプの配線基板であり、ベー
スフィルム17(図中、梨地で示す)に接続孔を形成す
ることによりランド部49を形成したことを特徴とする
ものである。図32(A)に示される配線基板45Fは
延出部46と基部51とが一体的にされた構成であり、
また図32(B)に示される配線基板45Gは折り曲げ
られる部分のベースフィルム17を除去してソルダーレ
ジスト54を配設したものであり、更に図32(C)に
示される配線基板45Hは基部51Aにランド部49を
形成たものである。
【0170】本実施例による配線基板45F,45G
は、先に説明した半導体装置10G(図15参照),1
0H(図16参照),10I(図17参照),10J
(図18参照),10L(図20参照),10M(図2
1参照),10P(図23参照),10Q(図24参
照)に適用することができる。また、本実施例による配
線基板45Hは先に説明した半導体装置10R(図25
参照)に適用することができる。
【0171】また、図32は先に図29を用いて説明し
た配線基板45Aの変形例である配線基板45Iを示し
ており、具体的には接続電極53(図中梨地で示す)の
形成部分を拡大して示している。本実施例に係る配線基
板45Iでは、千鳥状となるよう接続電極53を配設す
ると共に、各接続電極53の角部53aが曲線形状を有
するよう形成したことを特徴とするものである。接続電
極53を千鳥状とすることにより、各接続電極53の面
積を広くすることができるため、半導体素子11との間
にワイヤ35を配設する際にワイヤボンディング処理
(電気的接続処理)を簡単化することができる。
【0172】また、接続電極53の角部53aを曲線状
に形成することにより、例えば半導体素子11と接続電
極53とをワイヤボンディングする際、ワイヤ35と接
続電極53との接合に用いるボンディング治具(超音波
溶接治具)が当接された時に発生する応力を分散するこ
とが可能となり、よってワイヤ35と接続電極53との
電気的接続処理を確実に行なうことができる。
【0173】続いて、本発明の第19実施例に係る半導
体装置及びその製造方法について図34乃至図36を用
いて説明する。尚、図34乃至図36において、図11
乃至図13に示した第6実施例に係る半導体装置10E
の構成と対応する構成については同一符号を附してその
説明を省略するものとする。
【0174】図34は本発明の第19実施例である半導
体装置10Sを示しており、図35及び図36は半導体
装置10Sの製造方法を示している。本実施例に係る半
導体装置10Sは、突起電極としていわゆるメカニカル
バンプ55を用いたことを特徴とするものである。メカ
ニカルバンプ55は、配線基板45Jに形成されている
リード18を塑性加工することにより配線基板45Jの
表面から突出させ、これにより突起電極を形成した構成
とされている。
【0175】前記したようにメカニカルバンプ55はリ
ード18を塑性加工することにより形成されるため、突
起電極をメカニカルバンプ55により構成することによ
り、前記した各実施例で説明したように転写法を用いた
場合に必要となるボール材を不要とすることができ、よ
って部品点数の削減及び製造工程の簡易化を図ることが
できる。更に、塑性加工方法としては、例えばリード1
8をポンチ(治具)等でプレス加工するだけの簡単な処
理でよいため、低コストでかつ容易にメカニカルバンプ
55(突起電極)を形成することが可能となる。
【0176】次に、半導体装置10Sの製造方法につい
て説明する。図35(A)は、メカニカルバンプ55が
形成された配線基板45Jに樹脂封止工程を実施した状
態を示している。同図に示されるように、本実施例では
メカニカルバンプ55は配線基板45Jの延出部46に
形成されている。
【0177】ここで、図35(A)における矢印Aで示
す部分(メカニカルバンプ55の形成部分)を図35
(B)〜(D)に拡大して示す。各図に示されるよう
に、メカニカルバンプ55の構成は種々の態様とするこ
とが可能である。以下、夫々の構成について説明する。
【0178】図35(B)に示されるメカニカルバンプ
55Aは、リード18を絶縁膜19と一体的にプレス加
工(塑性加工)することにより、ベースフィルム17に
形成された接続孔17bから突出させ、更にリード18
及び絶縁膜19が突出されることによりその背面側に形
成される凹部内にコア56を配設したことを特徴とする
ものである。このコア56は例えば金属性により形成さ
れており、メカニカルバンプ55Aの背面側に形成され
る凹部に対応した形状とされている。
【0179】上記構成のメカニカルバンプ55Aは、リ
ード18を絶縁膜19と共にプレス加工するため、絶縁
膜19の除去処理が不要であり、よってメカニカルバン
プ55Aの形成工程を簡単化することができる。また、
メカニカルバンプ55Aの背面側に必然的に形成される
凹部にはコア56が配設されるため、半導体装置10S
を実装する際にメカニカルバンプ55Aが押圧された場
合においても、メカニカルバンプ55Aが変形するよう
なことはない。
【0180】図35(C)に示される構成では、絶縁膜
19を除去した上でリード18をプレス加工(塑性加
工)することによりメカニカルバンプ55Bが形成され
る。また、本実施例においてもメカニカルバンプ55B
の背面側に形成される凹部内にはコア56が配設され
る。
【0181】上記構成のメカニカルバンプ55Bは、リ
ード18のみをプレス加工するため、絶縁膜19と共に
リード18を加工する図35(B)の構成に比べてメカ
ニカルバンプ55Bの形状を精度よく形成することがで
きる。即ち、絶縁膜19の厚さにバラツキがあると形成
されるメカニカルバンプ55Bの形状にこれが影響する
ことが考えられるが、本実施例の構成では絶縁膜19の
厚さが影響することはなく、よって精度の高いメカニカ
ルバンプ55Bを形成することができる。
【0182】図35(D)に示される構成は、前記した
図35(B)に示される構成において、コア56を用い
ず、第2の接着剤47をメカニカルバンプ55Cの背面
側に形成される凹部内に充填した構成としたことを特徴
とするものである。前記したように、第2の接着剤47
は延出部46を枠体13等に固定する機能を奏するもの
であるが、この第2の接着剤47は固化することにより
所定の硬度を有するようになる。このため、第2の接着
剤47を前記した凹部に充填することにより、第2の接
着剤47にコア56と同等の機能を奏させることができ
る。
【0183】このように、第2の接着剤47をコア56
として用いることにより、図35(B),(C)に示す
構成に比べて部品点数を削減することができると共に、
メカニカルバンプ55Cの形成工程の簡単化を図ること
ができる。上記の各形成方法の何れかを用いて配線基板
45Jにメカニカルバンプ55が形成されると、この配
線基板45Jに半導体素子11がフリップチップ接合さ
れ、続いて圧縮成形法を用いて樹脂封止工程が実施さ
れ、図35(A)に示される状態となる。続いて、図3
6に示されるように折曲工程が実施され、延出部46は
枠体13の上面側に折曲され、第2の接着剤47により
枠体13に固定される。これにより、図34に示される
半導体装置10Sが製造される。
【0184】図37は、本発明の第20実施例である半
導体装置10T及びその製造方法を示している。先に図
34乃至図36を用いて説明した半導体装置10S及び
その製造方法では、半導体素子11と配線板45Jとの
接続方法として、フリップチップ接合を用いていた。
【0185】これに対して本実施例では、図37に示さ
れるように、半導体素子11と配線板45Jとをワイヤ
35により接続したことを特徴とするものである。この
ように、メカニカルバンプ55を用いた構成であって
も、半導体素子11と配線板45Jとの接続は、TAB
法或いはワイヤボンディング法の何れをも用いることが
可能である。尚、本実施例は、図34乃至図36を用い
て説明した半導体装置10S及びその製造方法に対し、
半導体素子11と配線板45Jとの接続構造が異なるの
みで、他の構成及び製造方法は同一であるためその説明
は省略する。
【0186】続いて、本発明の第21実施例に係る半導
体装置及びその製造方法について説明する。図38は本
発明の第21実施例である半導体装置10U及びその製
造方法を説明するための図である。尚、図38において
図25、及び図34乃至図35に示した構成と同一構成
については同一符号を付してその説明を省略する。
【0187】図38(F)は、本発明の第21実施例で
ある半導体装置10Uを示している。本実施例に係る半
導体装置10Uに配設される枠体13Aは、図25を用
いて説明した半導体装置10Rと同一構成を有してい
る。即ち、枠体13Aは一体的に形成された底部37を
有した構成とされている。また、本実施例で用いられて
いる配線基板45Kは、基部51Aに突起電極55が形
成された構成とされている。
【0188】上記構成とされた配線基板45Kは、図3
8(A)に示されるように、基部51Aが枠体13Aの
底部37上に位置決めされ、図中配線板45Kの下面に
配設されている第2の接着剤47を用いてこの側部37
に固定される。この状態において、延出部46は枠体1
3Aの外周より外側に延出した状態となっている。ま
た、枠体13Aに形成されたキャビティ23Aの内部に
は、半導体素子11が接着剤36により搭載されてい
る。
【0189】上記のように配線基板45Aの基部51A
が枠体13Aの底部37に固定されると、樹脂封止工程
を実施することなく図38(B),(C)に示すように
延出部46を折り曲げ、接着剤47Aにより延出部46
を枠体13Aに固定する。続いて、ワイヤボンディング
法を用いて接続電極53と半導体素子11との間にワイ
ヤ35を配設する。図38(D)は接続電極53と半導
体素子11との間にワイヤ35が配設された状態を示し
ている。
【0190】上記のようにワイヤ35が配設されると、
続いて樹脂封止工程が実施される。図38(E)は配線
基板45Kが金型24Cに装着された状態を示してい
る。本実施例では、樹脂封止工程の実施前に配線基板4
5Kにメカニカルバンプ55が形成されているため、金
型24Cの上型25Bにはメカニカルバンプ55が挿入
される挿入孔57が形成されている。
【0191】また、本実施例においても、封止樹脂15
の形成には圧縮成形法が用いられている。更に、本実施
例では、封止樹脂15の形成と同時に放熱板33を配設
する方法が用いられている。そして、封止樹脂15が形
成されることにより、図38(F)に示す半導体装置1
0Uが製造される。
【0192】上記のように製造された半導体装置10U
は、図25に示した半導体装置10Rと同様に、メカニ
カルバンプ55の形成される位置は枠体13Aの底部3
7側となり、この位置にはキャビティ23Aは形成され
ていないため、底部37の全領域をメカニカルバンプ5
5の形成領域とすることができる。このため、メカニカ
ルバンプ55の配設ピッチを広く設定したり、またメカ
ニカルバンプ55の配設数を多くすることが可能とな
る。
【0193】図39は、メカニカルバンプ55を適用し
た各種半導体装置を示す図である。図39(A)は、先
に図4を用いて説明した第2実施例に係る半導体装置1
0Aにおいて、突起電極としてメカニカルバンプ55を
用いた構成の半導体装置10Vである。また、図39
(B)は、先に図7を用いて説明した第3実施例に係る
半導体装置10Bにおいて、突起電極としてメカニカル
バンプ55を用いた構成の半導体装置10Wである。更
に、図39(C)は、先に図9を用いて説明した第5実
施例に係る半導体装置10Dにおいて、突起電極として
メカニカルバンプ55を用いた構成の半導体装置10X
である。
【0194】各図に示されるように、延出部46を折曲
形成しない半導体装置10V〜10Xにおいても、突起
電極としてメカニカルバンプ55を適用できることがで
きる。尚、図39に示した各半導体装置10V〜10X
において、メカニカルバンプ55以外の構成は、前記し
た半導体装置10A,10B,10Dと同一であるた
め、その説明については省略する。
【0195】続いて、本発明の第22実施例に係る半導
体装置及びその製造方法について説明する。図40は本
発明の第22実施例である半導体装置10Y及びその製
造方法を説明するための図である。尚、図40において
図38に示した構成と同一構成については同一符号を付
してその説明を省略する。
【0196】図40(E)は、本発明の第22実施例で
ある半導体装置10Yを示している。本実施例に係る半
導体装置10Yは、前記してきた各実施例に対し、枠体
13,13Aを設けない構成としたことを特徴とするも
のである。従って、半導体素子11は、封止樹脂15の
みにより保持された構成となっている。このように、枠
体13,13Aを取り除き、封止樹脂15のみにより半
導体素子11を保持する構成とすることにより、半導体
装置10Yの小型化を更に進めることができると共に、
部品点数が削減されることによりコスト低減及び組み立
て作業の簡単化を図ることができる。
【0197】続いて、上記構成とされた半導体装置10
Yの製造方法について説明する。尚、以下の説明におい
ては突起電極としてメカニカルバンプ55を用いている
者を例に挙げて説明するが、メカニカルバンプ以外の突
起電極が適用された半導体装置に対しても、以下の説明
に係る製造方法は適用できるものである。
【0198】図40(A)は、予めメカニカルバンプ5
5が形成されると共に、半導体素子11が搭載された配
線基板46Lを金型24Cに装着する状態を示してい
る。本実施例においては、半導体素子11と配線基板4
6Lとはワイヤ35を用いて電気的に接続されている。
また、本実施例で用いる金型24Cは、図38(E)で
示したものと同様に、上型25Bにメカニカルバンプ5
5が挿入される挿入孔57が形成されている。
【0199】配線基板46Lが金型24Cに装着される
と、上型25Bと下型26は近接いるように移動し、図
40(B)に示されるように、配線基板46Lは上型2
5Bと下型26との間にクランプされた状態となる。続
いて、図40(C)に示されるように第1の下型半体2
8は上動し、封止樹脂27は所定の圧縮圧力をもって半
導体素子11,ワイヤ35等を封止してゆく。即ち、本
実施例においても、封止樹脂15の形成には圧縮成形法
が用いられている。また、本実施例では、第1の下型半
体28の上部に放熱板33が載置された状態で樹脂封止
処理が行なわれる構成とされているため、封止樹脂15
の形成と同時に放熱板33を配設することができる。
【0200】図40(D)は、上記のように封止樹脂1
5が形成された配線基板45Lを金型24Cから離型し
た状態を示している。この状態では、配線基板45Lは
形成された封止樹脂15の側部に延出した不要延出部5
8が形成された状態となっている。この不要延出部58
は、離型処理が行なわれた後に切断除去され、これによ
り図40(E)に示される半導体装置10Yが製造され
る。
【0201】
【発明の効果】上述したように、本発明によれば次に述
べる種々の効果を実現することができる。請求項1記載
の発明によれば、半導体素子と配線基板との間に形成さ
れる狭い隙間部分にも樹脂を充填することができるた
め、半導体素子を封止樹脂により確実に封止することが
できる。
【0202】また、圧縮形成法では成形圧力が低くてよ
いため、樹脂成形時において、配線基板に変形が生じた
り、また半導体素子と配線基板との接続位置で断線が発
生することを確実に防止することができる。また、請求
項2または請求項12記載の発明によれば、枠体により
可撓性を有する配線基板を支持することができると共
に、半導体素子を枠体により保護することができる。
【0203】また、請求項3または請求項4記載の発明
によれば、封止樹脂が金型に直接触れないため離型性を
向上することができ、また離型剤なしの密着性の高い高
信頼性樹脂の使用が可能となる。また、請求項5記載の
発明によれば、半導体素子で発生する熱は放熱板として
機能する板状部材を介して放熱されるため、製造される
半導体装置の放熱特性を向上させることができる。
【0204】また、請求項6記載の発明によれば、封止
樹脂の計量を容易とすることができると共に、常に適正
な樹脂量で突起電極の封止処理を行なうことができる。
また、金型内における封止樹脂の圧力を制御することが
できるため、成形時におる封止樹脂の圧力を均一化する
ことができボイドの発生を防止することができる。
【0205】また、請求項7、請求項8、または請求項
11記載の発明によれば、突起電極の形成領域を広く取
ることができるため、突起電極の配設ピッチを広く設定
したり、また突起電極の配設数を多くすることが可能と
なる。また、請求項9記載の発明によれば、延出部の折
曲時においては半導体素子と接続電極とは接続されてい
ない状態であるため、半導体素子と接続電極との電気的
接続の信頼性を向上することができる。
【0206】また、請求項10記載の発明によれば、接
続電極を千鳥状に配設することにより、各接続電極の面
積を広くすることができるため、半導体素子との電気的
接続処理を簡単化することができる。また、接続電極の
角部を曲線状に形成することにより、半導体素子と接続
電極との接続時に発生する応力を分散することができ、
よって半導体素子と接続電極との電気的接続処理を確実
に行なうことができる。
【0207】更に、請求項13記載の発明によれば、リ
ードを成形することによりバンプが形成されるため別個
にバンプ用のボール材を必要とすることはなく、またメ
カニカルバンプはリードを塑性変形する簡単な処理であ
るため、低コストでかつ容易に突起電極を形成すること
が可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施例である半導体装置を説明す
るための図である。
【図2】本発明の第1実施例である半導体装置の製造方
法を説明するための図(その1)である。
【図3】本発明の第1実施例である半導体装置の製造方
法を説明するための図(その2)である。
【図4】本発明の第2実施例である半導体装置を説明す
るための図である。
【図5】本発明の第2実施例である半導体装置の製造方
法を説明するための図(その1)である。
【図6】本発明の第2実施例である半導体装置の製造方
法を説明するための図(その2)である。
【図7】本発明の第3実施例である半導体装置を説明す
るための図である。
【図8】本発明の第4実施例である半導体装置を説明す
るための図である。
【図9】本発明の第5実施例である半導体装置を説明す
るための図である。
【図10】余剰樹脂除去機構を説明するための図であ
る。
【図11】本発明の第6実施例である半導体装置を説明
するための図である。
【図12】本発明の第6実施例である半導体装置の製造
方法を説明するための図(その1)である。
【図13】本発明の第6実施例である半導体装置の製造
方法を説明するための図(その2)である。
【図14】本発明の第7実施例である半導体装置及びそ
の製造方法を説明するための図である。
【図15】本発明の第8実施例である半導体装置及びそ
の製造方法を説明するための図である。
【図16】本発明の第9実施例である半導体装置及びそ
の製造方法を説明するための図である。
【図17】本発明の第10実施例である半導体装置及び
その製造方法を説明するための図である。
【図18】本発明の第11実施例である半導体装置及び
その製造方法を説明するための図である。
【図19】本発明の第12実施例である半導体装置及び
その製造方法を説明するための図である。
【図20】本発明の第13実施例である半導体装置及び
その製造方法を説明するための図である。
【図21】本発明の第14実施例である半導体装置及び
その製造方法を説明するための図である。
【図22】本発明の第15実施例である半導体装置及び
その製造方法を説明するための図である。
【図23】本発明の第16実施例である半導体装置及び
その製造方法を説明するための図である。
【図24】本発明の第17実施例である半導体装置及び
その製造方法を説明するための図である。
【図25】本発明の第18実施例である半導体装置及び
その製造方法を説明するための図である。
【図26】配線基板の他の実施例を示す図である(その
1)。
【図27】配線基板の他の実施例を示す図である(その
2)。
【図28】配線基板の他の実施例を示す図である(その
3)。
【図29】配線基板の他の実施例を示す図である(その
4)。
【図30】配線基板の他の実施例を示す図である(その
5)。
【図31】配線基板の他の実施例を示す図である(その
6)。
【図32】配線基板の他の実施例を示す図である(その
7)。
【図33】図29に示す配線基板の変形例を説明するた
めの図である。
【図34】本発明の第19実施例である半導体装置及び
その製造方法を説明するための図である。
【図35】本発明の第19実施例である半導体装置の製
造方法を説明するための図(その1)である。
【図36】本発明の第19実施例である半導体装置の製
造方法を説明するための図(その2)である。
【図37】本発明の第20実施例である半導体装置及び
その製造方法を説明するための図である。
【図38】本発明の第21実施例である半導体装置及び
その製造方法を説明するための図である。
【図39】本発明の第22乃至第24実施例である半導
体装置を説明するための図である。
【図40】メカニカルバンプを適用した各種半導体装置
を説明するための図である。
【図41】従来の半導体装置及びその製造方法の一例を
説明するための図である。
【符号の説明】
10,10A〜10Z 半導体装置 11 半導体素子 12,12A,45,45A〜45L 配線基板 13,13A 枠体 14 突起電極 15 封止樹脂 16 バンプ電極 17 ベースフィルム 17a,48 装着孔 17B,19a 接続孔 18 リード 19 絶縁膜 22 接着剤 23,23A,50 キャビティ 24,24A〜24C 金型 25,25A,25B 上型 25a,30 キャビティ面 26,26A 下型 27 封止樹脂 28 第1の下型半体 29,29A 第2の下型半体 31,32 樹脂フィルム 33,34 放熱板 35 ワイヤ 37 底部 39 キャビティ部 40 余剰樹脂除去機構 41 開口部 42 ポット部 43 圧力制御ロッド 46,46A 延出部 47,47A 第2の接着剤 49 ランド部 51,51A 基部 52 放熱フィン 53 接続電極 54 ソルダーレジスト 55,55A〜55C メカニカルバンプ 56 コア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深澤 則雄 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 新間 康弘 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通オートメーション株式会社内 (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 森岡 宗知 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 竹中 正司 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも可撓性基材に半導体素子及び
    リードが配設された構成の配線基板を金型内に装着し、
    続いて前記半導体素子の配設位置に封止樹脂を供給して
    前記半導体素子を樹脂封止する樹脂封止工程と、 前記配線基板に形成されたリードと電気的に接続するよ
    う突起電極を形成する突起電極形成工程とを有する半導
    体装置の製造方法において、 前記半導体素子を樹脂封止する手段として、圧縮成形法
    を用いたことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記配線基板を形成する際、前記半導体素子を収納する
    キャビティ部が形成された枠体を配設することを特徴と
    する半導体装置の製造方法。
  3. 【請求項3】 請求項1または2記載の半導体装置の製
    造方法において、 前記樹脂封止工程で、前記金型の前記配線基板と対向す
    る位置に前記封止樹脂に対する離型性の良好なフィルム
    を配設し、前記金型が前記フィルムを介して前記封止樹
    脂と接触するよう構成したことを特徴とする半導体装置
    の製造方法。
  4. 【請求項4】 請求項1または2記載の半導体装置の製
    造方法において、 前記樹脂封止工程で、前記金型の前記配線基板と対向す
    る位置に前記封止樹脂に対する離型性の良好な板状部材
    を配設し、前記金型が前記板状部材を介して前記封止樹
    脂と接触するよう構成したことを特徴とする半導体装置
    の製造方法。
  5. 【請求項5】 請求項4記載の半導体装置の製造方法に
    おいて、 前記板状部材として放熱性の良好な材料を選定したこと
    を特徴とする半導体装置の製造方法。
  6. 【請求項6】 請求項1乃至5のいずれかに記載の半導
    体装置の製造方法において、 前記樹脂封止工程で用いられる金型に、余剰樹脂を除去
    すると共に前記金型内における封止樹脂の圧力を制御す
    る余剰樹脂除去機構を設けたことを特徴とする半導体装
    置の製造方法。
  7. 【請求項7】 請求項1乃至6のいずれかに記載の半導
    体装置の製造方法において、 前記配線基板に前記半導体素子の形成位置より側方に長
    く延出した延出部を形成し、 前記樹脂封止工程の終了後で前記突起電極形成工程の実
    施前に、前記延出部を折り曲げる折曲工程を実施し、 前記突起電極形成工程において、折曲された前記延出部
    に前記突起電極を形成することを特徴とする半導体装置
    の製造方法。
  8. 【請求項8】 請求項1乃至6のいずれかに記載の半導
    体装置の製造方法において、 前記配線基板に前記半導体素子の形成位置より側方に長
    く延出した延出部を形成し、 前記樹脂封止工程の実施前に、前記延出部を折り曲げる
    折曲工程を実施し、 前記折曲工程を実施した後に、前記樹脂封止工程と前記
    突起電極形成工程を実施することを特徴とする半導体装
    置の製造方法。
  9. 【請求項9】 請求項7または8記載の半導体装置の製
    造方法において、 前記延出部の先端部に前記半導体素子と接続される接続
    電極を形成しておき、前記折曲工程の実施後に、前記半
    導体素子と前記接続電極とを接続する素子接続工程を行
    なうことを特徴とする半導体装置の製造方法。
  10. 【請求項10】 請求項8記載の半導体装置の製造方法
    において、 前記接続電極を千鳥状に配設すると共に、角部を曲線状
    に形成したことを特徴とする半導体装置の製造方法。
  11. 【請求項11】 半導体素子と、 外部接続端子として機能する突起電極と、 可撓性基材上に、前記半導体素子に一端が接続されると
    共に他端部が前記突起電極に接続されるリードが形成さ
    れた配線基板と、 前記半導体素子を封止する封止樹脂とを具備する半導体
    装置において、 前記配線基板に前記半導体素子の形成位置より側方に長
    く延出すると共に折曲された延出部を形成し、前記延出
    部に前記突起電極が形成されていることを特徴とする半
    導体装置。
  12. 【請求項12】 請求項11記載の半導体装置におい
    て、 前記配線基板を支持すると共に前記半導体素子を収納す
    るキャビティ部が形成された枠体が設けられていること
    を特徴とする半導体装置。
  13. 【請求項13】 請求項11または12記載の半導体装
    置において、 前記突起電極は前記リードを塑性変形することにより形
    成されたメカニカルバンプであることを特徴とする半導
    体装置。
JP8276634A 1996-07-12 1996-10-18 半導体装置の製造方法及び半導体装置 Pending JPH10125705A (ja)

Priority Applications (21)

Application Number Priority Date Filing Date Title
JP8276634A JPH10125705A (ja) 1996-10-18 1996-10-18 半導体装置の製造方法及び半導体装置
EP01126200A EP1189271A3 (en) 1996-07-12 1997-07-10 Wiring boards and mounting of semiconductor devices thereon
DE69730940T DE69730940T2 (de) 1996-07-12 1997-07-10 Verfahren zur herstellung einer halbleiteranordnung
KR1019980701863A KR19990063586A (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치 제조용 금형 및 반도체 장치 및 그 실장방법
KR10-2003-7015884A KR100469516B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치
CN97191078A CN1110846C (zh) 1996-07-12 1997-07-10 半导体装置的制造方法
US09/029,608 US20010003049A1 (en) 1996-07-12 1997-07-10 Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device
KR10-2003-7008937A KR100484962B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치
KR1020017010285A KR100357278B1 (ko) 1996-07-12 1997-07-10 반도체 장치
EP01126199A EP1189270A3 (en) 1996-07-12 1997-07-10 Semiconductor device
EP02016816A EP1271640A3 (en) 1996-07-12 1997-07-10 Mold for manufacturing semiconductor device
KR10-2002-7008494A KR100418743B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치
EP97930760A EP0853337B1 (en) 1996-07-12 1997-07-10 Method for manufacturing semiconductor device
CN2005101189007A CN1783470B (zh) 1996-07-12 1997-07-10 半导体装置
KR10-2001-7010597A KR100373554B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법, 반도체 장치 및 그 실장 구조
CN02126232A CN1420538A (zh) 1996-07-12 1997-07-10 半导体装置的制造方法和半导体装置及其装配方法
CNB021262330A CN100428449C (zh) 1996-07-12 1997-07-10 半导体装置
PCT/JP1997/002405 WO1998002919A1 (fr) 1996-07-12 1997-07-10 Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif
TW086109806A TW360961B (en) 1996-07-12 1997-07-11 Method of producing semiconductor device, die for producing semiconductor device, semiconductor device and method of mounting the same
US09/635,124 US6881611B1 (en) 1996-07-12 2000-08-08 Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US09/766,656 US20020030258A1 (en) 1996-07-12 2001-01-23 Method and mold for manufacturing semiconductor device, semiconductor device, and method for mounting the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8276634A JPH10125705A (ja) 1996-10-18 1996-10-18 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH10125705A true JPH10125705A (ja) 1998-05-15

Family

ID=17572186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8276634A Pending JPH10125705A (ja) 1996-07-12 1996-10-18 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JPH10125705A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059033A1 (en) * 1999-03-25 2000-10-05 Seiko Epson Corporation Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2002036270A (ja) * 2000-07-21 2002-02-05 Apic Yamada Corp 樹脂封止方法及び樹脂封止装置
US6682958B2 (en) 2001-03-27 2004-01-27 Oki Electric Industry Co., Ltd. Method for manufacturing semiconductor device by using sealing apparatus
US6707151B2 (en) 2000-05-24 2004-03-16 Oki Electric Industry Co., Ltd. Semiconductor device
WO2007058134A1 (ja) * 2005-11-15 2007-05-24 Nec Corporation 半導体パッケージ、電子部品、及び電子機器
JP2020040369A (ja) * 2018-09-13 2020-03-19 日鉄日新製鋼株式会社 加熱圧着用治具及び複合体の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05229293A (ja) * 1991-12-26 1993-09-07 Kobe Steel Ltd 電子部品構成物内蔵インモールド品及びその製造方法
JPH05343458A (ja) * 1992-04-07 1993-12-24 Toshiba Corp 樹脂封止型半導体装置の製造方法
JPH07235618A (ja) * 1994-02-25 1995-09-05 Mitsui Toatsu Chem Inc 多端子半導体パッケージ
JPH0817855A (ja) * 1994-06-29 1996-01-19 Nitto Denko Corp 半導体装置の製造方法およびこれに用いられる積層体
JPH0831869A (ja) * 1994-05-09 1996-02-02 Nec Corp 半導体装置及びその製造方法及びその実装検査方法
JPH0897312A (ja) * 1994-09-21 1996-04-12 Nec Corp 半導体パッケージおよびその製造方法
JPH08148608A (ja) * 1994-09-20 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法及び半導体装置用基板
JPH08156029A (ja) * 1994-12-08 1996-06-18 Nitto Denko Corp 半導体パッケージの製造方法と、これに用いられるフィルムおよび金型

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05229293A (ja) * 1991-12-26 1993-09-07 Kobe Steel Ltd 電子部品構成物内蔵インモールド品及びその製造方法
JPH05343458A (ja) * 1992-04-07 1993-12-24 Toshiba Corp 樹脂封止型半導体装置の製造方法
JPH07235618A (ja) * 1994-02-25 1995-09-05 Mitsui Toatsu Chem Inc 多端子半導体パッケージ
JPH0831869A (ja) * 1994-05-09 1996-02-02 Nec Corp 半導体装置及びその製造方法及びその実装検査方法
JPH0817855A (ja) * 1994-06-29 1996-01-19 Nitto Denko Corp 半導体装置の製造方法およびこれに用いられる積層体
JPH08148608A (ja) * 1994-09-20 1996-06-07 Fujitsu Ltd 半導体装置及びその製造方法及び半導体装置用基板
JPH0897312A (ja) * 1994-09-21 1996-04-12 Nec Corp 半導体パッケージおよびその製造方法
JPH08156029A (ja) * 1994-12-08 1996-06-18 Nitto Denko Corp 半導体パッケージの製造方法と、これに用いられるフィルムおよび金型

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000059033A1 (en) * 1999-03-25 2000-10-05 Seiko Epson Corporation Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6507095B1 (en) 1999-03-25 2003-01-14 Seiko Epson Corporation Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument
US6707151B2 (en) 2000-05-24 2004-03-16 Oki Electric Industry Co., Ltd. Semiconductor device
JP2002036270A (ja) * 2000-07-21 2002-02-05 Apic Yamada Corp 樹脂封止方法及び樹脂封止装置
JP4484329B2 (ja) * 2000-07-21 2010-06-16 アピックヤマダ株式会社 樹脂封止方法及び樹脂封止装置
US7309919B2 (en) 2001-03-27 2007-12-18 Oki Electric Industry Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
US6682958B2 (en) 2001-03-27 2004-01-27 Oki Electric Industry Co., Ltd. Method for manufacturing semiconductor device by using sealing apparatus
US7800221B2 (en) 2001-03-27 2010-09-21 Oki Semiconductor Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
US8044507B2 (en) 2001-03-27 2011-10-25 Oki Semiconductor Co., Ltd. Sealing apparatus for semiconductor wafer, mold of sealing apparatus, and semiconductor wafer
WO2007058134A1 (ja) * 2005-11-15 2007-05-24 Nec Corporation 半導体パッケージ、電子部品、及び電子機器
US7847389B2 (en) 2005-11-15 2010-12-07 Nec Corporation Semiconductor package, electronic part and electronic device
JP5104315B2 (ja) * 2005-11-15 2012-12-19 日本電気株式会社 半導体パッケージ、電子部品、及び電子機器
JP2020040369A (ja) * 2018-09-13 2020-03-19 日鉄日新製鋼株式会社 加熱圧着用治具及び複合体の製造方法

Similar Documents

Publication Publication Date Title
US10573584B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP3137322B2 (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
US6287503B1 (en) Method for encasing array packages
KR0169187B1 (ko) 반도체장치 및 그 제조방법
EP0657921A1 (en) Semiconductor device and method of producing the same
US5672547A (en) Method for bonding a heat sink to a die paddle
US20040048418A1 (en) Low cost and compliant microelectronic packages for high I/O and fine pitch
JP2002324816A (ja) 半導体装置及びその製造方法
KR20050077866A (ko) 열방출형 반도체 패키지 및 그 제조방법
JP2003197655A (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP5262983B2 (ja) モールドパッケージおよびその製造方法
JP3397743B2 (ja) 半導体装置
JPH10125705A (ja) 半導体装置の製造方法及び半導体装置
JPH10335577A (ja) 半導体装置及びその製造方法
JP2002093982A (ja) 半導体装置及びその製造方法
JP3723545B2 (ja) 半導体装置
JPH1126642A (ja) 半導体装置及びその製造方法及びその実装構造
JPH09312372A (ja) 半導体装置の製造方法
JP2003031737A (ja) 半導体装置及びその製造方法
JP3599566B2 (ja) 半導体装置の製造方法
JP3606440B2 (ja) 半導体装置
JP4326385B2 (ja) 半導体装置
JPH1167975A (ja) 半導体装置及びその製造方法
JPH06163760A (ja) 放熱スラグを有した電子部品搭載用基板
JPH0637210A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020108