KR0169187B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR0169187B1
KR0169187B1 KR1019950002335A KR19950002335A KR0169187B1 KR 0169187 B1 KR0169187 B1 KR 0169187B1 KR 1019950002335 A KR1019950002335 A KR 1019950002335A KR 19950002335 A KR19950002335 A KR 19950002335A KR 0169187 B1 KR0169187 B1 KR 0169187B1
Authority
KR
South Korea
Prior art keywords
base
chip
support
semiconductor device
support frame
Prior art date
Application number
KR1019950002335A
Other languages
English (en)
Other versions
KR950025961A (ko
Inventor
시게하루 츠노다
준이치 사에키
이사무 요시다
가즈야 오오지
미치하루 혼다
마코토 기타노
나에 요네다
슈지 에구치
구니히코 니시
이치로 안죠
겐이치 오츠카
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR950025961A publication Critical patent/KR950025961A/ko
Application granted granted Critical
Publication of KR0169187B1 publication Critical patent/KR0169187B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

반도체 플라스틱 패키지, 특히 바람직한 패키지 구조와 BGA패키지의 제조방법에 관한 것이다. 반도체부 즉, IC칩, 회로기판 또는 회로필름을 고정 지지하는 지지프레임은 외부단자의 각각에 해당하는 위치에서 하나에 복수의 돌출부를 가지는 하부 금형 하프와 상부 금형 하프로 구성되는 금형을 사용하는 수지로 밀봉되는 수지밀봉 BGA패키지가 있다. 금형은 분할소자 사이의 환기구를 가지는 분할 구조로 되어 있다.

Description

반도체장치 및 그 제조방법
제1도는 제1실시예의 BGA패키지 구조의 일부 파단 사시도.
제2a도는 지지 리드프레임과, IC칩과 회로기판의 다중 셋트를 조립하는 프로세스를 나타내는 플로우 차트이고, 제2b도는 조립 프로세스와 그 결과 생기는 패키지를 나타내는 도면.
제3a도는 수지성형용 프로세스를 나타내는 플로우 차트이고, 제3b도는 그 프로세스를 나타내는 도면.
제4a도는 성형품을 마무리하는 프로세스를 나타내는 플로우 차트이고, 제4b도는 그 프로세스를 나타내는 도면.
제5도는 제2실시예의 BGA패키지 구조의 일부 파단 사시도.
제6도는 제3실시예의 BGA패키지 구조의 일부 파단 사시도.
제7도는 제4실시예의 BGA패키지 구조의 일부 파단 사시도.
제8도는 제5실시예의 BGA패키지 구조의 일부 파단 사시도.
제9도는 제6실시예의 BGA패키지 구조의 일부 파단 사시도.
제10도는 제7실시예의 BGA패키지 구조의 일부 파단 사시도.
제11a도는 제1, 제4 및 제6실시예에서 사용된 지지프레임의 평면도이고, 제11b도는 제11a도의 A-A선을 따라 자른 단면도.
제12a도는 제2, 제5 및 제7실시예에서 사용된 지지프레임의 평면도이고, 제12b도는 제11a도의 A-A선을 따라 자른 단면도.
제13a도는 제3실시예에서 사용된 지지프레임의 평면도이고, 제13b도는 제13a도의 A-A선을 따라 자른 단면도.
제14a도는 제11도의 지지프레임의 변형 평면도, 제14b도는 제14a도의 A-A선을 따라 자른 단면도.
제15a도는 제12도의 지지프레임의 변형 평면도, 제15b도는 제15a도의 A-A선을 따라 자른 단면도.
제16a도는 제13도의 지지프레임의 변형 평면도, 제16b도는 제16a도의 A-A선을 따라 자른 단면도.
제17도는 제8실시예의 BGA패키지 구조의 일부 파단 사시도.
제18a도는 지지 리드프레임과, IC칩과 회로필름의 수개의 그룹을 조립하는 프로세스를 나타내는 플로우 차트이고, 제18b도는 그 프로세스를 나타내는 도면.
제19도는 제9실시예의 BGA패키지 구조의 일부 파단 사시도.
제20도는 제10실시예의 BGA패키지 구조의 일부 파단 사시도.
제21도는 제11실시예의 BGA패키지 구조의 일부 파단 사시도.
제22도는 제12실시예의 BGA패키지 구조의 일부 파단 사시도.
제23도는 제13실시예의 BGA패키지 구조의 일부 파단 사시도.
제24a도는 제8, 제9 및 제10실시예에서 사용된 지지프레임의 평면도이고, 제24b도는 제24a도의 A-A선을 따라 자른 단면도.
제25a도는 제11∼13실시예에서 사용된 지지프레임의 평면도이고, 제25b도는 제25a도의 A-A선을 따라 자른 단면도.
제26a도 및 제26b도는 제2실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제27a도 및 제27b도는 제3실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제28a도 및 제28b도는 제4실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제29a도 및 제29b도는 제5실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제30a도 및 제30b도는 제6실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제31a도 및 제31b도는 제7실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제32a도 및 제32b도는 제8실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제33a도 및 제33b도는 제9실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제34a도 및 제34b도는 제10실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제35a도 및 제35b도는 제11실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제36a도 및 제36b도는 제12실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제37a도 및 제37b도는 제13실시예에서 성형된 각 금형의 일부 파단 사시도 및 일부 확대도.
제38도는 종래 페이스 업(face up)형태의 BGA패키지의 단면도.
제39도는 제38도의 BGA패키지의 평면도.
제40도는 제38도의 BGA패키지의 저면도.
제41도는 종래의 페이스 다운(face down)형태의 BGA패키지의 파단 사시도.
제42도는 제41도의 접속부의 확대도.
제43a도 및 제43c도는 각각 수지 충전하의 패키지의 모식적 평면도.
제43b도 및 제43d도는 각각 제43a도 및 제43c도의 A-A 및 B-B선을 따라 자른 단면도.
제44a도 및 제44b도는 각각 수지 충전 프로세스가 종료되었을 때의 PGA 패키지의 모식적 평면도와 제44a도의 C-C선을 따라 자른 단면도.
제45a도 및 제45b도는 각각 본 발명의 제14실시예의 하부 금형 캐비티 하프(HALF)의 중앙부의 확대 평면도이고, 제45a도의 A-A선을 따라 자른 확대 단면도.
제46a도, 제46b도 및 제46c도는 각각 제14실시예에서 금형 캐비티의 중앙부의 동작 상태를 나타내는 도면.
제47a도는 회로기판 단자와, 관련된 하부 금형 캐비티 하프의 돌출부와의 단면도, 제47b도는 제47a도의 확대 단면도, 제47c도는 제48b도의 결합된 소자 사이의 수지 충전을 나타내는 도면.
제48도는 본 발명의 제15실시예의 기판 단자의 각 표면을 금형 방출제로 도포하는 프로세스를 나타내는 플로우 차트.
제49도는 기판을 금형 방출제로 성형하는 프로세스를 나타내는 플로우 차트.
제50도는 제16실시예의 돌출부를 열경화성 고무수지로 도포하는 프로세스를 나타내는 플로우 차트.
제51도는 돌출부를 가지는 하부 캐비티 하프내에서 기판을 각각 경화성 고무수지로 성형하는 프로세스를 나타내는 플로우 차트.
제52도는 각 실시예에 대한 솔더범프 형성비율을 나타내는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : IC칩 2 : 기판
4 : 금속펌프 5 : 지지프레임(i)
7 : 회로기판 찹재용 지지부 15 : 지지 리드프레임
16 : 금형 18 : 런너(runner)
19 : 게이트 22 : 돌출부
24 : 절단다이 31 : 회로필름
32 : 인서트 56 : 상부 캐비티 하프
57 : 하부 캐비티 하프
본 발명은 플라스틱 패키지의 반도체장치 및 그 제조방법에 관한 것으로서, 특히 BGA(ball grid array)패키지의 반도체장치, 그 반도체장치의 구성부품을 고정하여 지지하는 방법 및 제조방법에 관한 것이다.
반도체 패키지의 구조는 구성부품의 실장밀도를 높이기 위해 소형, 박형화되는 방향으로 발달되고 있다. 1칩당 처리되는 정보량이 증가하는 경향이 있다. 패키지당 입출력용 핀수가 증가하는 경향이 있다. 그러나, 패키지의 사이즈를 소망하는 만큼 크게 할 수 없기 때문에, 리드핀의 수가 증가하는 만큼, 인접하는 리드핀 사이의 간격이 매우 좁게 되는 경향이 있다.
이 때문에, 회로기판상 또는 기판상에 장치를 실장하기 위한 고도의 기술이 요구되는 것이 현재의 상황이다. 장치의 실장을 용이하게 하기 위해, 외부 접속형태가 종래와 다른 PGA(pin grid array) 및 BGA와 같은 외부접속구조를 가진 패키지가 출현되었다. 페이스 업(face up)형태의 BGA패키지는 미국특허 No.5,216,278호에 개시되어 있다. 페이스 다운(face down)형태는 미국특허 No.5,148,265호에 개시되어 있다.
예를들면, 미국특허 No.5,216,278에 개시된 것과 유사한 BGA구조를, 페이스 업 형태의 일예로서 제38도∼제40도를 참조하여 다음에 대략 설명한다.
제38도는 BGA패키지의 단면도이다. IC칩(1)은 접착제 등의 수단에 의해 회로기판(2)에 부착된다. 기판(2)은 BT 수지와 같은 유기재료로 제조된다. IC칩(1)은 본딩와이어(13)에 의해 기판(2)상의 패드(12)에 전기적으로 접속된다.
제39도는 제38도의 BGA패키지의 평면도이다. 기판(2)상의 패드(12)에서 연장되는 각 배선패턴은 기판(2)의 이면상에서 단자(3)와 도통하도록 기판(2)상에 배치된다.
제40도는 제38도의 패키지의 저면도이다. 단자(3)는 그리드(grid)의 교점에 배치되고, 전기적인 배선은 금속범프(4)를 대응하는 단자(3)에 접합함으로써 완성된다. 보호 패키지는 구성부품인 IC칩(1)이 설치된 기판 표면을 수지(14)로 덮는 것에 의해 완성된다.
BGA패키지를 위한 복수의 캐비티 각각은 생산성을 고려하여 대개 금형내에 배치되고, 성형 프로세스에서 수지로 충전된다. 그러므로, BGA패키지를 이와 같은 배치로 금형내에 위치시키는 것이 어렵고, 성형품 제거 프로세스가 매우 복잡하게 된다. 이것이 제조 코스트를 상승시킨다.
미국특허 No.5,148,265호에 개시된 것과 유사한 페이스 다운 형태의 BGA패키지 구조를, 예를들면, 제41도 및 제42도에 대해서 설명한다. 제41도는 IC칩(1)의 회로 측면에 위치된 실리콘 고무 등의 인서트(insert)(32)와 인서트(32)상에 위치된 회로패턴을 가지는 회로필름(31)으로 구성되는 BGA패키지의 사시도이다. IC칩(1)과 회로필름(31)은 본딩 와이어(13)에 의해 접속된다.
제42도는 제41도의 접속부의 확대 단면도이다. 보호패키지는 패키지를 완성하기 위해 탄성수지(14)로 IC칩(1)과 단자(33)의 영역을 제외한 패키지를 덮는 것에 의해 완성된다. 이 경우, 페이스 업 형태의 패키지와 유사한 문제가 있다. 대개, 복수의 BGA패키지는 생산성을 고려하여 금형내에 배치되고, 성형 프로세스에서 수지로 충전되기 때문에, 패키지를 이와같은 배치로 금형내에 위치시키는 것이 어렵고, 성형품 제거 프로세스가 매우 복잡하게 된다. 이것이 제조 코스트를 상승시킨다.
회로기판을 포함하는 성형 패키지의 각 프로세스에 있어서, 회로기판은 대개 상부 금형 하프(upper mold half)와 하부 금형 하프(lower mold half)의 사이에 위치되고, 회로 기판상에 설치된 캐비티로 수지가 충전된다.
그러므로, 기판상으로 공급된 수지가 통과하는 유로(flow path)를 구성하는 런너와 게이트를 설치할 필요가 있고, 이것이 전기회로 설계의 제약이 된다.
또한, 이것은 성형 후에 불필요하게 되는 런너와 게이트의 제거 프로세스에서 회로기판이 손상될 가능성이 있기 때문에, 패키지의 신뢰성을 저하시킨다.
회로기판으로 충전된 수지가 통과하는 유로를 구성하는 회로기판상에 배치된 런너와 게이트를 사용하지 않는 다수의 공지된 종래 기술의 성형방법, 예를들면, 일본특허 JP-B-61-46049 및 JP-A-4-184944호가 있다. 일본 특허 JP-B-4-46049호 공보에서는 금형이 플레이트로 구성된 캐비티(캐비티 플레이트)로 공급되는 수지가 통과하는 유로의 일부를 구성하는 런너와 게이트를 가지고, 금형내에 캐비티와 회로기판이 위치된 배치로 행해지는 성형 프로세스를 개시하고 있다. 이 프로세스에 있어서, 회로기판상에서 전기회로의 설계에 제약은 없지만, 박형 패키지를 생산할 때, 캐비티 플레이트가 얇기 때문에 플레이트 자체의 변형 또는 회로기판상에 발생된 수지버(burr)의 제거 등과 같은 다른 문제가 생길 가능성이 있다. 또한, 매번 성형이 행해지면, 캐비티 플레이트를 새로운 것으로 교체할 필요가 있기 때문에, 성형 프로세스의 자동화가 어렵다.
일본특허 JP-A-4-184944호 공보에서는 금형내로 공급된 수지가 통과하는 유로를 구성하기 위해, 런너와 게이트가 금형내에 삽입되는 금형 구조를 개시한다. 이 런너와 게이트에서 결합부는 금형이 개방될 때 서로 슬라이드(slide)하도록 배치된다. 이 경우, 수지가 슬라이딩부로 흐르므로, 수지가 슬라이딩부 사이에 생길 수 있는 간격으로 쉽게 들어간다. 그래서, 수지버(burrs)가 쉽게 생성되어 미끌어짐 소자에 대한 미끌어짐 저항으로서 작용하기 때문에, 바람직하지 않게 오동작을 일으킨다. 이 오동작은 이들 패키지의 생산에 심각한 문제로 될 수 있다.
종래 기술은 수지성형시 사용된 금형내에 패키지의 구성부품을 위치시키는 것이 어렵다.
또한, 성형 프로세스가 복잡하게 되어 프로세스의 자동화 및 인력의 절감이 어렵다. 이들 요인들은 제조 코스트를 상승시킨다.
회로기판과 다른 구성부품을 포함하는 패키지의 성형 프로세스에 있어서, 수지가 금형내의 수지 유로에서 슬라이딩부 사이에서 생길 수 있는 간격으로 쉽게 들어가서 오동작을 일으키는 버(burrs)로 되기 때문에, 생산 효율성을 저감한다. 박형 패키지가 성형 프로세스에서 제조되는 경우, 런너와 게이트가 금형내의 캐비티 플레이트와 회로기판을 따라서 형성된 수지용 유로를 구성하는 배치를 사용하므로, 캐비티 플레이트가 얇게 될 필요가 있고, 박형 제품이 제조되는 경우, 플레이트 그 자체가 바람직하지 않게 변형된다.
또한, 각 성형 프로세스에 있어서, 캐비티 플레이트를 다른 것으로 교체할 필요가 있기 때문에, 성형 프로세스의 자동화가 어렵고, 성형의 효율성을 저감하며, 제조 코스트를 상승시킨다.
본 발명의 목적은 상기한 결점이 없고, 생산성이 높으며, 제조 코스트를 저감한 BGA패키지구조 및 그 제조방법을 제공하는데 있다.
본 발명의 하나의 양태는, 상기 목적을 달성하기 위해 IC칩, 회로기판 또는 회로필름을 고정하여 지지하는 지지프레임을 사용하는 BGA패키지구조를 제공한다.
다른 양태는, IC칩과 회로기판 또는 회로필름이 수지로 덮여져 BGA패키지 구조를 제공한다.
패키지의 구성부품이 금형 캐비티내에 쉽게 위치된 배치를 사용하므로, 성형 프로세스에서 다수의 BGA패키지가 별 문제없이 제조된다. 이것은 지지프레임을 열방사기로서 동작하게 하여 기판의 강도를 강화시키므로 회로기판의 굴곡을 저감한다. BGA패키지의 굴곡을 저감하기 위해 IC칩, 회로기판 또는 회로필름은 수지로 밀봉(seal)된다. 또한, 지지프레임의 사용은 각 프로세스 스텝의 자동화를 용이하게 하여 생산성을 향상시킨다.
본 발명의 실시예를 첨부된 도면을 참조해서 다음에 설명한다. 같은 구성부품은 같은 부호를 붙여 반복설명은 생략한다.
제1도는 제1실시예의 페이스 업(face up) BGA패키지를 개략적으로 나타내는 사시도이다. 페이스 업 BGA패키지는 IC칩(1), 베이스 부재로서의 회로기판(2), 회로기판의 구성부품 실장 측면에 설치된 외부도전용 단자(또는 전극)(3), 상기 단자(3)에 접합되어 외부단자로서 동작하는 금속범프(4) 및 이들 소자들을 고정하는 지지프레임(i)(5)으로 구성된다. 지지프레임(i)(5)은 리드프레임의 림(rim)(또는 외부림)(6), 회로기판 탑재용 지지부(7), 기판 고정림(8), 탭 지지부(9) 및 탭(tab)(10)으로 구성된다.(소자 7-10은 지지부를 구성한다). IC칩(1)과 회로기판(2)은 그 사이에 끼워진 탭(10)과 함께 접착제에 의해 고정된다. 회로기판(2)은 절연재료로 제조된다. IC칩(1)상의 패드(11)는 금(gold)배선(13)과 같은 와이어 본딩에 의해 회로기판(2)상의 배선패드(12)에 전기적으로 접속된다. 동 도면에는 도시되지 않지만, 전기적인 리드는 전기적인 접속부를 설치하기 위해 기판(2)상의 패드(12)로부터 기판(2)에 형성된 스루홀(도시되지 않음)등을 통해서 기판(2) 이면의 단자(3)까지 배치된다. 물론, 이들 전기적인 리드는 솔더레지스트(도시되지 않음)와 같은 절연재료에 의해 보호된다. 기판(2)의 이면측상의 전기적인 리드는 각각의 전극(3)으로 더 연장된다. 회로기판(2)의 구성부품 실장 표면상의 단자를 제외한 상태에서 금형내에 위치된 전체소자는 수지에 의해 밀봉, 보호되어 전체 패키지를 마무리한다. 금속범프, 예를들면, 솔더볼(solder ball)이 단자(3)에 접합되어 전기적인 배선을 완성하는 것에 의해 완성품을 제공한다.
제2도∼제4도는 각각 제조 프로세스를 나타내는 플로우 차트 및 그 프로세스를 개략적으로 보여준다. 일반적으로, 복수의 BGA패키지는 수지로 성형된다. 이 경우에 채용된 프로세스를 다음에 설명한다. 제2a도는 IC칩(1), 회로기판(2) 및 구성부품으로서의 지지프레임(i)(5)을 조립하는 프로세스를 나타내는 플로우 차트의 개요를 나타내고, 제2b도는 조립 프로세스를 도식적으로 나타내고 있다. 특히, 지지프레임(i)(5)은 동시에 복수의 BGA패키지를 성형하게 하는 제2b(b)도의 다중 구조를 가진다. IC칩(1)(제2b(a)도)은 다중 지지프레임(i)(5)(제2b(b)도)상의 각 탭(10)에 접착제로 접착된다. 그후, 회로기판(2)(제2b(c)도)은 지지프레임(i)(5)(제2b(b)도)의 이면에서 탭(10)의 이면과 회로기판 고정림(8)에 접착제로 고정되는 것에 의해 샌드위치된 탭(10)을 구비한 3층 구조를 제공한다. 프레임(i)(5)(제2b(b)도)은 자동적으로 각 제조 프로세스를 행하기 위해 림내에 가이드 홀(도시되지 않음)을 가진다. 그후, IC칩(1)상의 패드(도시되지 않음)는 회로기판(2)에 대한 전기적인 도전(導電)을 행하는 금배선(13)에 의해 회로기판(2)상의 패드(도시되지 않음)에 접속되고, IC칩과 회로기판의 다중셋트(제2b(d)도)가 그 위에 조립되는 다중 지지 리드프레임(15)을 완성한다.
제3a도는 IC칩과 회로기판의 다중 셋트가 조립된 지지 리드프레임(15)을 수지로 성형하는 프로세스를 나타내는 플로우 차트이고, 제3b도는 그 프로세스를 도식적으로 나타내는 도면이다. 지금, 열가소성 수지인 에폭시 수지를 사용하는 트랜스퍼(transfer)성형을 설명한다.
IC칩과 회로기판의 다중 셋트가 조립된 지지 리드프레임(15)(제3b(a)도)은 IC칩과 회로기판의 각 셋트가 금형(i)(16)(제3b(b)도)의 대응하는 캐비티(17)내에 위치되도록 위치된다. 이때, 금형(i)(16)은 에폭시 수지가 경화하는 높은 온도에 있다. 성형된 수지 태블릿(tablet)(도시되지 않음)은 금형의 포트(pot)(도시되지 않음)로 공급되어 플런저(plunger)에 의해 압축된다. 압축된 수지(14)는 가열, 용융되어 금형의 런너(runner)(18)와 게이트(19)를 통과해서 캐비티(17)로 공급되고, 경화반응에 의해 경화되어 완성품으로 된다. 캐비티(17)내의 상태를 제3b(c)도의 확대 단면도를 참조해서 설명한다. IC칩과 회로기판의 셋트가 그 위에 조립된 지지 리드프레임(15)은 상부 금형 하프(20)와 하부 금형 하프(21)의 사이에 위치된다. 각 칩/기판에 상당하는 탭(10)이 대응하는 캐비티(17)에 위치된다. 이때, 물론, 각지지 리드프레임(15)은 지지 리드프레임(15)내의 위치 설정홀(도시되지 않음)의 도움으로 캐비티(17)내의 금형에서 위치 설정핀(도시되지 않음)에 위치 설정된다. 이와같은 조건하에서, 수지가 캐비티(17)로 공급되어 단자를 제외한 조립품을 수지로 덮어 밀봉한다. 이때, 하부 금형 하프(21)의 캐비티에 설치된 돌출부(22)는 회로기판(2)의 패키지 표면상에서 단자(3)로의 수지(14)의 공급을 방지하여 노출된 나머지 단자(3)를 수지 성형으로 완성한다.
제4a도는 성형품을 완성품으로 완성하기 위한 개략적인 프로세스를 나타낸 플로우 차트이고, 제4b도는 그 프로세스를 도식적으로 나타낸다. 이제는 필요없는 수지성형 패키지(23)(제4b(a)도)의 리드프레임의 림(6), 게이트(19) 및 런너(18)는 수지성형품(23)(제4b(a)도)에서 절단다이(24)(제4b(b)도)에 의해 절단된다. 그후, 절단된 성형품(25)(제4b(c)도)은, 예를들면, 솔더볼(4)이 공급되는 외부단자 형성 프로세스(제4b(d)도)로 전달되고, 기판패키지 표면상에 미리 노출된 단자(3)에 가열, 접합되어 전체 프로세스를 종료시키는 최종 외부단자(26)를 완성하는 것에 의해, 수지 밀봉 BGA 패키지(제4b(e)도)를 완성한다. 칩/기판이 조립된 지지 리드프레임(15)을 사용하는 수지밀봉 프로세스는, 현재 일반적으로 사용되는 종래의 트랜스퍼 성형기술에 의해 달성되므로, 제조 코스트가 저감되고, 생산성의 효율이 향상된다. 유기재료로 제조된 기판은 칩/기판의 수지밀봉에 의해 주로 습기로부터 보호되므로 방습 신뢰성이 크게 증가된다. 특히, IC칩이 조립된 회로기판의 표면만이 수지로 밀봉되는 구조는, 예를들면 미국특허 No.5,216,278호에 개시되어 있고, 기판의 칩 실장면에서 배선 리드의 축소, 기판의 크랙(crack) 및 배선 리드의 부식이 습기에 의해 기판 단자측으로부터 생기기 쉽기 때문에, 이 구조는 방습 신뢰성을 보증하기가 상당히 어렵다. 반대로, 칩/기판을 수지로 밀봉하는 본 발명의 실시예는 방습 신뢰성을 보증할 수 있다. 가동시에 칩 발열이 많아 냉각이 필요한 완성품의 경우, 칩 하부의 탭과 회로기판 탑재용 리드프레임의 림을 통해서 열이 효과적으로 방열된다.
높은 방열성이 필요한 경우에는 절단되는 지지프레임의 림(6)을 절단하지 않고 방열기로 사용할 수 있다.
제5도는 본 발명의 제2실시예로서 탭과 탭 지지부가 없는 지지 리드프레임(ii)(27)으로 구성되는 BGA패키지 구조의 사시도이다. IC칩(1)은 회로기판(2)에 직접 접속된다. 지지프레임(ii)(27)은 림(8)에서 기판(2)에 부착되고, 그 결과 박형 패키지로 된다. 회로기판(2)상에서 패드(12)의 위치는 자유롭게 설계할 수 있다. 칩이 기판에 배선 접속되는 프로세스가 보다 용이하게 된다. 수지 성형시, 제3b(b)도 및 제3b(c)도의 금형(16)을 제26a도 및 제26b도의 금형(ii)(40)으로 교체할 필요가 있다. 물론, 제4b(b)도의 절단다이(24)는 패키지의 형태에 적합하게 할 필요가 있다.
제6도는 회로기판 탑재용 리드프레임의 지지부(7)가 굽혀져 리드프레임의 림(8)이 단자(3)가 설치된 회로기판(2)의 패키지 표면에 고정, 접합되는 지지프레임(iii)(28)을 포함하는 본 발명의 제3실시예로서 BGA패키지의 일부 파단 사시도이다. 이 장치에 있어서, 패드의 수가 많은 경우에도 패드(12)는 회로기판(2)상에 자유롭게 배치된다. 칩은 회로기판에 쉽게 배선 접속된다. 수지 성형시, 제3b(b) 및 (c)도의 금형(16)을 제27a도 및 제27b도의 금형(iii)(41)으로 교체할 필요가 있다. 물론, 제4b(b)도의 절단다이(24)는 패키지의 형태에 적합하게 할 필요가 있다.
제1∼제3실시예의 각각은 회로기판(2)상의 단자(3)를 제외한 모든 구성부품이 수지로 밀봉되는 것에 의해 높은 방습 신뢰성을 보증하는 구조를 갖는다. 이 밀봉은 유사한 밀봉 효과를 일으키는 무기재료에 의해 달성될 수 있다.
제4실시예로서 회로기판의 측면이 수지 밀봉되는 패키지 구조를 제7도를 참조해서 다음에 설명한다. 지지프레임의 구조는 제1실시예와 유사하다. 제8도에 나타낸 제5실시예는 지지프레임의 구조가 제2실시예와 유사하다.
제4 및 제5실시예는 회로기판상에서 단자(3)의 수가 많아 수지 밀봉이 어려울 때 유용하다. 제4실시예의 수지 성형시, 제3b(b) 및 제3b(c)도의 금형(16)을 제28a도 및 제28b도의 금형(iv)(42)으로 교체할 필요가 있다. 제5실시예의 수지 성형시, 제3b(b)도 및 제3b(c)도의 금형(16)을 제29a도 및 제29b도의 금형(v)(43)으로 교체할 필요가 있다. 이 경우, 물론, 제4b(b)도의 절단다이(24)는 성형품의 형태에 따라서 적절한 것으로 할 필요가 있다. 금형내에서 캐비티의 형성은(하부 캐비티 하프의 돌출부가 필요없고, 이에 대해서는 이후에 기술한다) 용이하게 되고, 제조 코스트는 크게 저감된다.
본 발명의 제6실시예를 나타내는 제9도를 참조해서 칩과 회로기판의 칩 실장면이 수지 밀봉되는 패키지 구조를 설명한다. 지지프레임은 제1실시예와 유사한 구조를 가진다. 제10도에 나타낸 제7실시예는 지지프레임이 제2실시예와 유사한 구조를 가진다. 이 성형을 위한 금형의 제조가 용이하게 되므로, 제조 코스트가 크게 저감된다.
회로기판상에서 단자(3)의 수가 많아 수지 밀봉이 어려울 때, 제6 및 제7실시예가 유용하다. 제6실시예의 수지 성형시, 제b(b)도 및 제3b(c)도의 금형(16)을 제30a도 및 제30b도의 금형(vi)(46)으로 교체할 필요가 있다. 제7실시예의 수지 성형시, 제3b(b)도 및 제3b(c)도의 금형(16)을 제31a도 및 제31b도의 금형(vii)(47)으로 교체할 필요가 있다. 이 경우, 물론, 제4b(b)도의 절단다이(24)는 성형품의 형태에 따라서 적절한 것으로 할 필요가 있다. 금형내에서 캐비티의 제조(하부 캐비티 하프의 돌출부가 필요없다)가 용이하게 되고, 제조 코스트가 크게 저감된다.
제1∼제7실시예에서 사용된 기판재료는 유기재료로 구성된 것에 대해서 주로 설명하였지만, 그 대신에 패키지의 사용 목적에 따라서 무기재료를 안전하게 사용할 수 있다. 제1∼제7실시예에서 공통인 것은, 성형 프로세스 후 불필요하게 되는 런너와 게이트가 절단될 때, 지지 프레임의 사용은 기판이 손상받을 가능성을 피하게 해준다는 것이다. 이 경우, 수지밀봉 패키지는 리드프레임의 지지부를 통해서 지지프레임의 림에 접속될 뿐이므로, 리드프레임의 림이 절단될 때, 회로기판에 스트레스가 인가되지 않아 신뢰성을 향상한다. 가동시 칩이 열을 대량으로 발생하고, 열이 대량으로 방열될 필요가 있는 경우, 절단되는 리드프레임의 림(6)은 절단되지 않고 방열기로서 유용하게 사용될 수 있다.
제11도∼제16도는 제1∼제7실시예에서 사용되는 압착된(stamped out) 지지프레임(5)의 패턴을 나타낸다. 제11a도 및 제11b도는 각각 제1, 제4 및 제6실시예에서 사용된 지지프레임의 평면도 및 제11a도의 A-A선을 따라서 자른 단면도이다. 리드프레임의 림(6)은 리드프레임의 지지부(7)에 의해 리드프레임의 림(8)에 접속된다. 탭(10)은 리드프레임의 탭 지지부(9)에 의해 림(8)에 접속된다. 제12a도 및 제12b도는 각각 제2, 제5 및 제7실시예에서 사용된 리드프레임의 지지부의 평면도 및 제12a도의 A-A선을 따라서 자른 단면도이다. 림(6,8)은 지지부(7)에 의해 접속된다. 제13a도 및 제13b도는 각각 제3실시예에서 사용된 리드프레임의 지비부의 평면도 및 제13a도의 A-A선을 따라서 자른 단면도이다. 림(6,8)은 리드프레임의 지지부(7)에 의해 접속된다. 지지부(7)가 굽혀져 림(8)이 림(6)의 아래에 위치된다. 리드프레임의 각 구성부품은 4개 지점에서 접속되는 것으로 나타내지만, 구성부품의 수는 필요에 따라 증가/감소될 수 있다.
제14도∼제16도는 회로기판 탑재용 리드프레임의 일부(30)가 림(8)의 형태 대신에 4개 지점에서 접속될 때 압착된 지지프레임(5)을 나타낸다. 제14a도는 제11a도 및 제11b도의 리드프레임의 지지부와 일부 절단된 회로기판 탑재용 리드프레임의 림을 포함하는 지지프레임의 평면도이다. 제14b도는 제14a도의 A-A선을 따라서 자른 단면도이다. 제15a도는 제12a도 및 12b도의 리드프레임의 지지부와 일부 절단된 회로기판 탑재용 리드프레임의 림을 포함하는 지지프레임의 평면도이다. 제15b도는 제15a도의 A-A선을 따라서 자른 단면도이다. 제16a도는 제13a도 및 13b도의 리드프레임의 지지부를 포함하는 지지부와 일부 절단된 회로기판 탑재용 리드프레임의 림을 포함하는 지지프레임의 평면도이다.
제16b도는 제16a도의 A-A선을 따라서 자른 단면도이다. 이와 같은 지지 리드 프레임의 사용은, 물론 상술한 것과 같은 효과를 나타낸다. 제11∼제16도의 지지 리드프레임은, 예를들면, Fe-Ni 합금 또는 Cu 합금으로 제조된다. 리드프레임의 구성부품이 4개 지점에서 접속된 것으로 나타나 있지만, 접속된 구성부품의 수는 필요에 따라 증가/감소될 수 있다. 제14~16를 참조해서 나타낸 리드프레임의 림(6)은 각각의 제조프로세스 스텝에서 림(6)을 통과시키는 가이드홀(29)을 구비한다.
제17도는 본 발명의 제8실시예로서 페이스 다운(face down) 형태의 BGA패키지의 일부 파단 단면 사시도이다. BGA패키지는 IC칩(1), 회로필름(31), 열 저항 절연재료상에 형성된 패턴, 절연 인서트(32), 회로필름(31)상의 단자(또는 전극)(33), 단자(33)에 접합된 외부단자로서의 금속범프(4) 및 이들 구성부품을 고정하는 지지프레임(iv)(34)으로 구성된다. 지지프레임(iv)(34)은 림(6), 탭 지지부(9) 및 탭(10)으로 구성된다. 탭(10)은 IC칩(1)이 그 이면에서 접착제로 접착되는 지지부를 구성한다. IC칩(1)의 패드(도시하지 않음)는 회로필름(31)의 배선패드(도시되지 않음)에 금속 접합되어 전기적으로 접속된다. 회로필름(31)상의 패드는 대응하는 외부단자(33)에 접속된다. 이들 구성부품은 금형내에 위치되어 탭(10)의 이면을 제외하고는 수지(14)로 밀봉되어 패키지를 완성한다. 그후, 전기적인 배선이 금속펌프(4), 예를들면 솔더볼을 단자(33)에 접합함으로써 완성되어 완성품을 제공한다.
본 실시예의 구성부품이 제1실시예와 다르기 때문에 제18도에 제조 프로세스의 개요를 나타낸다. 일반적으로 수지를 사용하여 복수의 패키지를 동시에 성형하는 프로세스를 설명한다. 제18a도는 다중 지지프레임(iv)(34)상의 구성부품으로서 IC칩(1), 회로필름(31) 및 인서트(32)의 복수그룹을 조립하는 개략적인 프로세스를 나타내는 플로우 차트이고, 제18b도는 그 프로세스를 도식적으로 나타낸다. 지지프레임(iv)(34)은 복수의 패키지를 성형하기 위해 제18(d)도에 나타낸 바와 같은 다중 구조를 구비한다.
이 경우, IC칩(1)(제18(c)도)은 우선 지지프레임(iv)(34)의 각 탭(10)에 접합된다. 그후, 절연 인서트(32)(제18(b)도)는 이들 패드를 제외한 각 IC칩(1)에 접합된다. 마지막으로, 회로필름(31)(제18(a)도)의 패드(도시되지 않음)는 각 칩 패드(도시되지 않음)에 정렬되어 대응하는 인서트(32)에 접합된다. 다중 지지프레임(iv)(34)은 림내에 제조 프로세스를 자동적으로 실행하는데 사용되는 가이드 홀(도시되지 않음)을 구비한다. IC칩(1)과 대응하는 회로필름(31)은, 예를들면 금, 솔더합금 또는 다른 금속재료를 가열 및 접합함으로써 전기적으로 접속되거나 또는 도전성 수지, 예를들면 에폭시 수지가 섞여진 금속분말로 접합함으로써 택일적으로 접속되어 IC칩과 회로필름의 복수 그룹이 조립된(제18(e)도) 지지 리드프레임을 완성한다. 그후, 제1실시예를 참조해서 설명된 제3도 및 제4도와 유사한 프로세스 스텝을 행한다. 이들 프로세스 스텝의 과정에 있어서, 제3b(b)도, 제3b(c)도의 금형(16)을 수지성형 목적을 위해 제32a도 및 32b도의 금형(viii)(48)으로 교체할 필요가 있다. 물론, 제4b(b)도의 절단다이(24)는 성형품의 형태에 따라서 적절한 것으로 교체할 필요가 있다. 이와 같은 배치에서, 탭(10)의 이면이 노출되므로 열이 크게 소비된다. 또한, 냉각핀과 같은 강제 냉각기구가 쉽게 부착될 수 있다. 회로필름(31)상의 외부단자(33)를 제외한 구성부품은 수지로 밀봉되기 때문에, 방습 신뢰성이 증가된다.
제19도는 외부단자(33)를 제외한 회로필름(31)상의 모든 구성부품이 수지(14)로 밀봉되는 제9실시예를 나타낸다. 제3b(b)도 및 제3b(c)도의 금형(16)은 제33a 및 33b도의 금형(ix)(49)으로 교체할 필요가 있다. 물론, 제4b(b)도의 금형(24)은 성형품의 형태에 따라서 적절한 것으로 교체할 필요가 있다. 이와 같은 구조는 높은 방습 신뢰성을 만족시킨다.
제20도는 칩/회로필름 패드 접착부만이 수지로 밀봉되는 제10실시예를 나타낸다. 제3b(b) 및 제3b(c)도의 금형(16)을 제34a 및 34b도의 금형(x)(50)으로 교체할 필요가 있다. 물론, 제4b(b)도의 절단다이(24)는 성형품의 형태에 따라서 적절한 것으로 교체할 필요가 있다. 이와 같은 배치의 사용은 박형 패키지를 제공하는데 적합하다.
외부단자의 수가 너무 많아서 모든 외부단자가 이 장치의 칩 영역내에 배치될 수 없는 경우, 제21도에 나타낸 바와 같이, 이들 단자를 잘 배치한 BGA패키지 구조를 사용하는 제11실시예가 제공된다. 지지프레임(v)(36)은 칩 영역상에 위치될 수 없는 확장 탭부(37)상에 이들 외부단자를 배치할 필요가 있기 때문에, 탭(10)의 각 측면에서 돌출할 수 있는 탭(10)의 확장부(37)를 가진다. 탭의 확장부(37)와 리드프레임의 탭 지지부(9)가 굽혀져 탭의 확장부(37)에 설치된 회로필름의 확장부(38)상의 단자(39)가 IC칩(1)상에 배치된 회로필름상의 단자(또는 전극)(33)와 동일한 평면(또는 동일한 높이)에 있으므로, 회로필름의 확장부(38)가 접합 및 고정될 때, 동일한 평면성이 유지된다. 이와 같은 조건하에서, 구성부품들이 수지 밀봉되어 BGA패키지를 제공한다. 제조 프로세스는 제18도에서 설명한 바와 같이 각 구성부품을 조립하는 스텝과 제1실시예에서 설명한 제3도 및 제4도와 유사한 스텝을 포함한다. 이 프로세스에 있어서, 수지성형은 제3b(b)도 및 제3b(c)도의 그형(16)을 제35a 및 35b도의 금형(xi)(51)으로 교체함으로써 실행할 수 있다. 물론, 제4b(b)도의 절단다이(24)는 성형품의 형태에 따라 적절한 것으로 교체할 필요가 있다. 이해할 수 있는 바와 같이, 지지프레임(v)(36)의 탭의 확장부(37)의 형태를 변경하는 것에 의해 다수의 단자가 쉽게 배치된다. 회로필름의 확장부(38)의 동일한 평면성이 쉽게 보증된다. 탭(10)이 노출되므로, 냉각기구가 쉽게 부착될 수 있다. 방열은 탭의 확장부(37)을 통해서 크게 향상된다. 물론, 수지밀봉에 의거해서 방습 신뢰성이 증가된다.
제22 및 23도는 제12 및 제13실시예를 각각 나타내며, 완성품의 요구사항에 따라서 수지밀봉이 다르다. 수지 성형시, 제3b(b) 및 제3b(c)도의 금형(16)을 제12실시예에서는 제36a 및 36b도의 금형(xii)(52)으로 교체할 필요가 있지만, 제13실시예에서는 제37a 및 37b도의 금형(xiii)(53)으로 교체할 필요가 있다. 물론, 제4b(b)도의 절단다이(24)는 성형품의 형태에 따라서 적절한 것으로 교체할 필요가 있다. 물론, 이들 패키지 구조는 제11실시예에서 언급된 것과 유사한 특징을 가진다.
제8∼제13실시예에서 공통인 것은 성형 후 불필요하게 되는 런너와 게이트가 절단될 때, 지지프레임의 사용은 회로기판이 손상받을 가능성을 회피하게 하는 것이다. 수지 밀봉 패키지가 리드프레임의 탭 지지부에 의해 지지프레임의 림에만 접속되므로, 런너와 게이트가 절단될 때 회로기판에 인가되는 스트레스가 가능한 한 제거되므로, 신뢰성을 보증한다. 가동시 칩내에서 대량의 열이 발생되어 고열의 방열이 필요할 때, 탭의 확장부가 방열기로서 동작하여 장치의 냉각 효율성을 증가시킨다. 리드프레임의 림(6)은 절단되지 않고 방열기로서 사용될 수 있다.
제24도 및 제25도는 제8∼제13실시예에서 사용된 압착된 지지프레임의 패턴을 나타낸다.
제24a도는 제8∼제10실시예의 지지프레임의 평면도이고, 제24b도는 제24a도의 A-A선을 따라서 자른 단면도이다. 리드프레임의 림(6)과 탭(10)은 리드프레임의 4개의 탭 지지부(9)에 의해 접속된다. 제25a도는 제11~제13실시예의 지지프레임의 평면도이고, 제25b도는 제25a도의 A-A선을 따라서 자른 단면도이다. 리드프레임의 림(6)과 탭(10)은 리드프레임의 4개의 탭 지지부(9)와 탭(10)의 4개 측면에서 돌출하는 탭의 4개 확장부(37)에 의해 접속된다. 탭의 확장부(37)와 리드프레임의 탭 지지부(9)는 굽혀져 회로필름의 확장부(38)상의 모든 단자(39)가 동일한 평면(또는 같은 높이)에 있다. 관련된 각 소자는 4개 지점에서 접속된 것으로 설명되었지만, 접속 리드의 수는 필요에 따라 증가/감소될 수 있다. 제24 및 제25도의 지지프레임은 각각, 예를들면 Fe-Ni합금, Cu합금 또는 다른 금속재료로 제조될 수 있다. 제24도 및 제25도의 리드프레임의 림(6)은 각 제조 프로세스내에 위치되도록 관련된 각 소자를 통하는 가이드 홀을 구비한다.
제1∼제3, 제8, 제9, 제11 및 제12실시예를 성형하기 위한 필요조건은, (1)내부에 빈 공간(air void)을 가지는 나쁜 외관의 형성을 회피하고, (2)범프가 접합될 때 회로기판상의 단자 표면상에 수지버(burr)의 생성을 회피하는 것이다. 빈 공간의 생성과정과 상기 필요조건 (1)에서 빈 공간의 생성을 방지하는 프로세스를 도식적으로 나타내기 위해 성형시 각각의 실시예에 수지가 충전된 상태를 제43도 및 제44도를 참조해서 설명한다.
제43a도, 제43b도, 제43c도, 제43d도는 각각 성형시에 충전된 수지를 도식적으로 나타낸다. 제43a도 및 제43c도는 각각 평면도이다. 제43b 및 제43d도는 각각 제43a도 및 제43d도의 A-A선 및 B-B선을 따라서 자른 단면도이다. 제43a도 및 제43b도는 게이트(19)를 통과한 후 캐비티에 수지(14)를 충전하는 프로세스를 나타낸다. 실선(54)은 상부 캐비티 하프내에 유동수의 정면을 나타내지만, 파선(55)은 같은 시간에 같은 점에서 하부 캐비티 하프에서 유동수지의 정면을 나타낸다. 제43a도의 단면도인 제43b도에서 알 수 있는 바와 같이, 상부 캐비티 하프(56)의 수지통로는 하부 캐비티(57)보다 훨씬 복잡하지 않으므로, 상부 캐비티 하프(56)내의 수지 충전이 하부 캐비티(57)내에서 보다 일찍 종료한다. 제43c도 및 제43d도는 수지가 충전된 후의 상태를 나타낸다. 상부 캐비티 하프(56)가 수지로 충전된 후, 수지 충전은 하부 캐비티 하프(57)의 4개 측면에서 그 중앙쪽으로 진행된다. 그러므로, 제43c도의 B-B선을 따라서 자른 제43d도의 단면도에 나타낸 바와 같이, 하부 캐비티 하프(57)내의 빈 공간(58)은 탈출구가 없이 캐비티내로 한정된다.
제44도는 BGA패키지에 대한 수지 충전의 완료를 나타내는 도면이다. 제44a도는 평면도이고, 제44b도는 제44a도의 C-C선을 따라서 자른 단면도이다. 빈 공간(58)은 하부 캐비티 하프(57)의 상부내로 한정된다. 그래서, 성형이 나쁘다. 이러한 상태를 회피하기 위해, 공간(58)을 회피하는 금형구조를 제45도 및 제46도를 참조해서 설명한다.
제45도는 제14실시예를 나타낸다. 제45a도는 하부 캐비티 하프(57)의 중앙부의 확대 평면도이고, 제45b도는 제45a도의 A-A선을 따라서 자른 단면도이다. 하부 캐비티 하프는 하나의 섹션이 다른 섹션과 연결된 복수의 섹션(section)으로 분할되고, 그 사이에 빈 공간이 탈출할 수 있는 공기 통로 또는 환기구(59)를 형성한다. 이 실시예에서, 하부 캐비티 하프(57)는 2개 섹션으로 분할되고, 즉, 제1 섹션(60)은 다른 돌출부와 동일한 형태로 이루어진 돌출부(22)와, 제1 섹션의 주변을 따라서 설치된 환기구(59)를 가지고, 제2 섹션(60')은 제1 섹션(60)을 수용하고, 빈 공간이 하부 캐비티 하프(57)의 벽을 통해서 제1 및 제2 섹션 사이의 경계(61)내의 환기구(59)에서 탈출한다. 제1 섹션(60)은 또한 성형품이 금형에서 제거될 때 미끌어져 나오는 돌출핀으로 기능한다.
제1 및 제2 섹션(60,60')의 슬라이딩 동작을 제46도를 참조하여 설명한다. 제46a도는 제1실시예와 같은 지지프레임(5), 회로기판(2) 및 IC칩(1)이 설정되는 캐비티의 중앙부의 확대 단면도이다. 제1 섹션(60)은 금형의 돌출핀 고정 플레이트(63)에 고정되는 돌출핀(62)으로서 기능한다. 제46b도는 수지(14)를 충전하는 스텝을 나타낸다. 한정된 빈 공간(58)은 환기구(59)를 통해서 아래로 흐른 후, 섹션(69')과 돌출핀 고정 플레이트(63)사이의 간격을 통해서 수평화살표 방향(58)으로 나간다. 제46c도는 충전된 수지(14)가 가열 및 경화된 후 금형으로부터의 성형품의 제거를 나타낸다. 돌출핀(62)은 금형에서 성형품(23)이 제거되도록 돌출핀 고정 플레이트(63)의 이동에 의해 미끌어져 나온다. 이 슬라이딩 동작에 의해, 환기구(59)에 부착 가능한 수지버(64)가 분리되고, 다음 프로세스를 위해 금형이 정상상태로 놓여진다. 2개 섹션 하부 캐비티 하프의 사용을 상술하였지만, 물론 하부 캐비티 하프는 필요에 따라 2개 섹션 이상으로 분할될 수 있다. 돌출핀은 정사각 단면의 로드의 형태로 나타냈지만, 직사각형 또는 원형 단면과 같은 다른 형태로 할 수 있다. 수지버의 제거를 용이하게 하기 위해, 폴리4-플루오르화물 에틸렌 코팅과 같은 표면처리가 물론 행해질 수 있다.
상술한 바와 같이, 인접 섹션들 사이에서 각각 환기구를 가지는 복수의 섹션으로 구성되는하부 캐비티 하프의 사용에 의해 빈 공간이 제거된다. 또한 환기구에 부착 가능한 수지버의 자동 제거가 돌출핀의 슬라이딩기능에 의해 달성되므로 성형 프로세스의 자동화를 용이하게 한다. 기판상의 단자 표면상에서 수지버의 생성과정과 상술한 주제 (2)와 같은 수지버의 생성을 방지하는 방법을 다음에 설명한다. 수지버의 생성과정은 제47도를 참조해서 설명한다.
제47a도는 기판 단자가 하부 금형 캐비티 하프의 돌출부와 접촉하게 위치된 확대 단면도이다. 기판(2)상에서 단자(3) 주위의 영역과 그 부근의 배선리드(도시되지 않음)는 절연재료(65)로 덮여진다. 캐비티에 있어서, 회로기판(2)상의 단자 표면(66)은 하부 금형 캐비티 하프내의 돌출부(22)의 상부(67)와 접촉하게 위치되어, 즉 고체면이 서로 접촉하게 위치된다. 제47b는 제47a도의 원(圓)부의 확대 개략도이다. 즉, 실제로 단자의 거친 표면(66)은 돌출부(22)의 거친 상면과 접촉하게 위치되고, 그 사이에 간격(68)이 형성된다. 이 상태에서 수지 성형이 행해질 때, 제47c도에 나타난 바와 같이, 수지(14)가 간격(68)으로 밀어 넣어져 단자 표면(66)에 남겨지는 수지버(64)로 된다. 또한, 기판 그 자체를 고려할 때, 굴곡에 기인한 그 이상의 수지버의 생성과 기판 그 자체의 변형 또는 기판 두께의 변동이 가능하다. 이와 같은 수지버의 생성을 방지하기 위해, 하부 금형 캐비티 하프의 돌출부에 대향해서 강제로 기판을 압박하는 방법을 사용할 수 있다. 그러나, 이 방법의 사용은 압력의 크기에 따라 기판에 손상을 줄 수 있다. 그래서, 본 발명은 다른 방법을 사용하고, 제48∼51도를 참조해서 제15실시예로서 이하에 설명한다.
먼저, 제15실시예는 제48도 및 제49도를 참조해서 설명한다. 제48도는 기판 단자와 돌출부의 확대 단면도를 개략적으로 나타내서 수지버의 생성을 방지하기 위한 프로세스를 나타낸다. 제48(a)도는 기판(2)상의 단자(3)와 동일한 배열로 배치된 더미 돌출부(69)의 상부에 도포된 금형 방출제(70)를 나타낸다. 바람직하게 금형 방출제는, 예를들면 실리콘 수지 또는 폴리4-플루오르화물 에틸렌 수지가 분산된 솔벤트 또는 성형온도 부근의 액체인 왁스수지이다. 제48(b)도에 나타낸 바와 같이, 회로기판(2)은 더미 돌출부(69)상에 위치되고, 제48(c)도에 나타낸 바와 같이 금형 방출제(70)는 기판(2)상의 단자 표면(66)으로 전달되어 금형 방출제를 가지는 기판(71)을 형성한다.
제49도는 금형 방출제가 그 위에 배치된 기판(71)을 사용하는 PGA패키지 성형 프로세스를 나타낸다. 제49(a)도에서, 기판(71)상의 단자 표면(66)은 금형 방출제(70)을 통해서 하부 캐비티 하프의 돌출부(22)의 상면(67)과 접촉하게 위치된다. 제49(b)도는 수지 성형을 나타낸다. 기판(2)상의 단자 표면(66)은 금형 방출제(70)을 통해서 하부 금형 캐비티 하프의 돌출부(22)와 밀착 접촉하게 위치되어 단자 표면(66)과 돌출부(22)사이의 간격을 가능한 한 제거하므로 수지버의 생성을 방지한다. 제49(c)도는 수지성형이 끝난 후 성형된 기판의 상태를 나타낸다. 기판(2)상의 단자 표면(66)과 하부 캐비티 하프의 상면 (67)에는 나머지 금형 방출제(70)가 있다. 금형 방출제가 제거된 후, 범프와 같은 외부단자가 기판(2)상의 단자 표면(66)상에 형성된다.
제16실시예는 제50도 및 제51도를 참조해서 설명한다. 제50도는 기판 단자와 돌출부의 단면을 개략적으로 나타내고, 수지버의 생성을 방지하기 위한 프로세스를 나타낸다. 제50(a)도는 하부 금형 캐비티 하프내의 돌출부(22)와 동일한 배열로 배치되어 열경화 고무수지(72)로 도포되는 기판(2)상의 단자(3)를 나타낸다. 바람직하게 열경화 고무수지는, 예를들면 실리콘 수지 또는 폴리 4-플루오르화물 에틸렌 수지를 포함한다. 제50(b)도에서 나타낸 바와 같이, 기판(3)은 하부 금형 캐비티 하프의 돌출부(22)상에 위치되고, 제50(c)도에 나타낸 바와 같이 돌출부(22)로 고무수지를 전달한다. 그후, 고무수지는 소정의 경화 조건하에서 경화된다.
제51도는 하부 금형 캐비티 하프의 돌출부(22)에 경화 고무수지를 사용하는 패키지 성형 프로세스를 나타낸다. 제51(a)도에서, 기판(2)의 단자표면(66)과 하부 금형 캐비티 하프의 돌출부(22)는 경화 고무수지(73)를 통해서 서로 접촉하게 위치된다. 제51(b)도는 수지 성형을 나타낸다. 제43도 및 제44도를 참조해서 상술한 바와 같이, 상부 금형 캐비티 하프는 하부 금형 캐비티 하프보다 일찍 수지로 충전되므로, 기판(2)은 하부 금형 캐비티 하프의 돌출부(22)와 대향해서 압축되고, 단자 표면(66)과 돌출부(22) 사이의 경화 고무수지(73)는 탄성적으로 변형되어, 단자 표면(66)과 돌출부(22)의 상면을 서로 밀접하게 접촉하도록 위치시켜 그 사이에 간격이 생기지 않으므로 수지버의 생성을 방지한다. 제51(c)도는 성형된 장치의 완성을 나타낸다. 탄성적으로 변형된 경화 고무수지(73)가 원래의 형태로 회복될 때, 성형품(23)은 다음 성형 프로세스를 준비하기 위해 금형에서 제거된다. 그후, 범프 등과 같은 외부단자는 기판(2)의 단자 표면(66)상에 형성된다.
제52도는 수지버 방지효과를 나타내는 솔더범프를 형성하는 비율의 일예를 나타낸다. 이 경우, 400개의 단자가 일예로 사용된다. 기판 단자 표면과 금형 돌출부의 사이에 탄성재료가 없으면, 솔더범프의 형성비율은 약 50%인 것이 명백해질 것이다. 반대로, 제15 및 제16실시예에서 금형 돌출부와 기판 단자 표면의 사이에 탄성재료가 설치되면, 솔더범프의 형성비율은 거의 100%인 것이 명백해질 것이다.
그래서, 제15 및 제16실시예의 배치에 따라서, 기판상의 단자 표면과 금형 돌출부 사이의 탄성재료의 설치는 회로기판의 두께의 굴곡과 변동을 제거하고, 단자 표면과 금형 돌출부 양자 사이의 밀착 접촉의 강도를 증가시켜 수지버의 생성을 방지한다. 금형 방출제의 사용과 경화 고무수지의 사용에 대해 설명하였지만, 몰론 성형온도에서 변형되는 어느 탄성재료도 유사한 이점을 일으킬 수 있다.
본 발명에 의하면, 생산성의 증가와 제조 코스트의 저감은 지지프레임의 사용에 의해 쉽게 달성된다. BGA소자의 수지밀봉에 의해, 방습 신뢰성이 크게 증가된다. 제11∼제13실시예에서 칩의 위뿐만 아니라 외부에 배치된 다수의 단자를 가지는 패키지 형성은 지지프레임 구조에서 탭의 형태를 확장된 것으로 변형함으로서 쉽게 달성된다. 지지프레임의 사용과 종래 성형기술의 채용은 성형 프로세스의 자동화와 인력의 절감을 용이하게 하여 생산성을 향상시키고 안정된 생산을 보증한다.
수지 성형시 빈 공간의 생성과 기판 단자 표면상에서 수지버의 생성을 방지하는 금형주조의 사용은 생성성을 향상시키고, 안정된 생산을 보증한다.

Claims (43)

  1. IC칩과, 상기 IC칩이 실장되어 접속되는 베이스와, 상기 IC칩과 외부를 접속하기 위해 상기 베이스상에 배치되는 복수의 단자와, 상기 복수의 단자상에 각각 형성되는 복수의 금속범프와, 상기 IC칩 또는 상기 베이스를 고정하여 지지하는 지지프레임을 구비하고, 상기 베이스는 절연 베이스상에 형성된 회로패턴을 가지는 회로기판 또는 회로필름을 포함하며, 상기 지지프레임은 외부 림과, 상기 IC칩 또는 기판을 지지하기 위해 상기 외부 림과 분리되어 내부에 배치되는 지지부와, 상기 외부 림과 지지부를 접속하기 위한 복수의 접속부를 포함하는 것인 반도체장치.
  2. 제1항에 있어서, 상기 지지프레임의 복수의 접속부는 상기 외부 림이 절단될 때 절단되는 절단부를 구성하는 것인 반도체장치.
  3. IC칩과, 상기 IC칩과 대향하고, 상기 IC칩에 대한 복수의 전기적인 접속부를 가지는 제1표면과, 복수의 단자가 배치되고, 각각의 단자는 대응하는 상기 복수의 전기적인 접속부와 전기적으로 접속되는 제2표면과, 측면을 가지는 베이스와, 상기 복수의 단자상에 각각 형성되는 복수의 금속범프와, 상기 베이스 또는 상기 IC칩을 고정하여 지지하는 지지프레임과, 적어도 상기 IC칩과 상기 베이스의 제1표면을 밀봉하는 밀봉재료를 구비하고, 적어도 상기 금속범프는 밀봉되지 않게 노출되어 있는 것인 반도체장치.
  4. 제3항에 있어서, 상기 베이스는 회로기판 또는 회로필름으로 제조되는 것인 반도체 장치.
  5. 제3항에 있어서, 상기 지지프레임은 금속재료로 제조되는 것인 반도체장치.
  6. 제5항에 있어서, 상기 지지프레임은 림과, 상기 베이스와 상기 IC칩의 적어도 하나를 지지하기 위해 상기 외부 림과 분리되어 내부에 배치되는 지지부와, 상기 외부 림과 지지부를 접속하기 위한 복수의 접속부를 구비하여 일체로 형성된 구조의 부재인 것인 반도체장치.
  7. 제6항에 있어서, 상기 외부 림은 노출되어 남겨지고, 방열기로서 기능하는 것인 반도체 장치.
  8. 제6항에 있어서, 상기 지지프레임의 상기 복수의 접속부는 상기 외부 림이 절단될 때 절단되는 절단부를 구성하는 것인 반도체장치.
  9. 제3항에 있어서, 상기 베이스는 본딩와이어를 통해서 상기 IC칩에 접속되는 회로기판을 구비하는 것인 반도체장치.
  10. 제3항에 있어서, 상기 베이스는 금속 또는 도전성 수지에 의해 상기 IC칩에 접속되는 회로필름을 구비하는 것인 반도체장치.
  11. 제3항에 있어서, 상기 밀봉재료는 유기재료를 구비하는 것인 반도체장치.
  12. 제3항에 있어서, 상기 베이스는 회로기판을 구비하고, 상기 밀봉재료는, 상기 회로기판의 제2표면과 상기 범프를 노출시킨 채로 상기 회로기판의 측면까지 더 밀봉하는 것인 반도체장치.
  13. 제16항에 있어서, 상기 베이스는 회로기판을 구비하고, 상기 밀봉재료는, 상기 범프를 노출시킨채로 상기 회로기판의 제2표면까지 더 밀봉하는 것인 반도체장치.
  14. 제3항에 있어서, 상기 베이스는 회로필름을 구비하고, 상기 밀봉재료는, 상기 IC칩과 상기 회로필름의 상기 제1표면과 상기 IC칩이 서로 접합되는 부분을, 상기 회로필름의 상기 제2표면과 상기 범프를 노출시킨채로 밀봉하는 것인 반도체장치.
  15. 제14항에 있어서, 상기 밀봉재료는, 상기 범프를 노출시킨채로 상기 회로필름의 상기 제2표면까지 더 밀봉하는 것인 반도체장치.
  16. IC칩과 회로기판 또는 회로필름을 포함하는 베이스를 지지프레임상에 실장하는 스텝과, 접속장치에 의해 IC칩과 베이스를 전기적으로 접속하는 스텝과, IC칩과, 베이스와, 지지프레임과의 조립체의 소정부분을 유기수지로 충전 및 밀봉하는 스텝과, 베이스상에 배치된 복수의 외부 접속단자상에 각각 복수의 솔더범프를 하나씩 형성하는 스텝을 구비하는 반도체장치의 생산방법.
  17. 제16항에 있어서, 상기 충전 및 밀봉스텝은 금형으로 행해지는 것인 반도체장치의 생산방법.
  18. 제17항에 있어서, 상기 금형은 상부 금형 하프와 하부 금형 하프로 구성되고, 상기 하부 및 상부 금형 하프는, 그 사이에 조립체를 유지할 때 IC칩의 측면과 외부 접속단자의 측면상의 조립체상에 캐비티를 형성하여 수지가 캐비티내로 흘러 들어가게 하는 홈(recess)을 각각 가지며, 상기 밀봉 스텝은, IC칩과 베이스가 실장되는 지지프레임을 상부 및 하부 금형 하프 사이에서 유지하는 스텝과, 수지를 캐비티내로 밀어 넣는 스텝을 구비하고, 하부 금형 하프는, 복수의 외부 접속단자에 대한 수지의 부착을 회피하고 금속범프의 각각을 위한 간격을 확보하기 위해 홈내에 복수의 돌출부를 복수의 외부접속단자의 각각에 대해서 하나씩 가지는 것인 반도체장치의 생산방법.
  19. 제18항에 있어서, 돌출부가 배치된 하부 금형 하프의 부분은 서로 연결된 복수의 블록을 포함하고, 각각의 블록은 외부 접속단자에 대응하는 돌출부와 어느 2개의 블록이 인접하는 적어도 하나의 경계상에서 형성되는 환기구를 함께 가지는 것인 반도체장치의 생산방법.
  20. 제18항에 있어서, 상기 하부 금형 하프내에 설치된 돌출부의 각각의 상면은 탄성 플라스틱재료로 덮혀지는 것인 반도체장치의 생산방법.
  21. 제18항에 있어서, 상기 하부 금형 하프내에 설치된 돌출부의 각각의 상면은 금형 방출제로 덮혀지는 것인 반도체장치의 생산방법.
  22. IC칩과, 상기 IC칩에 대한 복수의 전기적인 접속부를 가지는 제1표면과, 복수의 단자가 배치된 제2표면과, 측면을 가지되, 각각의 단자는 상기 복수의 전기적인 접속부와 각각 전기적으로 접속되는 것인 베이스와, 상기 복수의 단자상에 각각 하나씩 형성되는 복수의 금속범프와, 상기 베이스의 적어도 4 귀퉁이의 제1표면상에 적어도 하나가 배치되는 복수의 지지부를 가지는 지지프레임을 구비하는 반도체장치.
  23. IC칩과, 상기 IC칩에 대한 복수의 전기적인 접속부를 가지는 제1표면과, 복수의 단자가 배치된 제2표면과, 측면을 가지되, 각각의 단자는 상기 복수의 전기적인 접속부와 각각 전기적으로 접속되는 것인 베이스와, 상기 복수의 단자상에 각각 하나씩 형성되는 복수의 금속범프와, 상기 베이스의 적어도 4귀퉁이에 인접한 제1표면상에 적어도 하나가 배치되는 복수의 제1지지부와, 상기 베이스의 중앙에 인접한 제1표면상에 배치된 제2지지부와, 제1지지부와 제2지지부 사이를 접속하는 복수의 접속부를 가지는 지지프레임을 구비하는 반도체장치.
  24. IC칩과, 상기 IC칩에 대한 복수의 전기적인 접속부를 가지는 제1표면과, 복수의 단자가 배치된 제2표면과, 측면을 가지되, 각각의 단자는 상기 복수의 전기적인 접속부와 각각 전기적으로 접속되는 것인 베이스와, 상기 복수의 단자상에 각각 하나씩 형성되는 복수의 금속범프와, 상기 베이스의 제1표면상에 배치되고, 제1표면의 칩 실장 영역의 외부에 배치되는 지지 림을 가지는 지지프레임을 구비하는 반도체장치.
  25. IC칩과 상기 IC칩에 대한 복수의 전기적인 접속부를 가지는 제1표면과, 복수의 단자가 배치된 제2표면과, 측면을 가지되, 각각의 단자는 상기 복수의 전기적인 접속부와 각각 전기적으로 접속되는 것인 베이스와, 상기 복수의 단자상에 각각 하나씩 형성되는 복수의 금속범프와, 상기 베이스의 제1표면의 중앙에 배치된 지지부와, 상기 지지부의 외부에 배치된지지 림과, 지지부와 지지 림을 접속하는 복수의 접속부를 가지는 지지프레임을 구비하는 반도체장치.
  26. 제22항에 있어서, 상기 IC칩과, 상기 베이스의 상기 제1표면과, 상기 측면은 수지로 밀봉되는 것인 반도체장치.
  27. 제23항에 있어서, 상기 IC칩과, 상기 베이스의 상기 제1표면과, 상기 측면은 수지로 밀봉되는 것인 반도체장치.
  28. 제24항에 있어서, 상기 IC칩과, 상기 베이스의 상기 제1표면과, 상기 측면은 수지로 밀봉되는 것인 반도체장치.
  29. 제25항에 있어서, 상기 IC칩과, 상기 베이스의 상기 제1표면과, 상기 측면은 수조로 밀봉되는 것인 반도체장치.
  30. 제22항에 있어서, 상기 베이스는 하나의 회로기판과 회로필름을 포함하는 것인 반도체장치.
  31. 제23항에 있어서, 상기 베이스는 하나의 회로기판과 회로필름을 포함하는 것인 반도체장치.
  32. 제24항에 있어서, 상기 베이스는 하나의 회로기판과 회로필름을 포함하는 것인 반도체장치.
  33. 제25항에 있어서, 상기 베이스는 하나의 회로기판과 회로필름을 포함하는 것인 반도체장치.
  34. 지지프레임과 베이스를 접속하는 제1접속 스텝으로서, 상기 베이스에는, IC칩이 실장되고, 상기 베이스는 상기 IC칩에 대한 복수의 전기적인 접속부를 가지는 제1표면과, 복수의 단자가 배치된 제2표면과, 각각의 단자가 상기 복수의 전기적인 접속부와 각각 전기적으로 접속되는 측면을 가지는 것인 제1접속 스텝과, IC칩과, 베이스와, 지지프레임과의 조립체를 수지로 밀봉하는 밀봉스텝과, 제2표면의 복수의 단자상에 각각 복수의 금속범프를 하나씩 접속하는 제2접속 스텝을 구비하는 반도체장치의 생산방법.
  35. 제34항에 있어서, 상기 밀봉 스텝은 상기 IC칩과, 상기 베이스의 상기 제1표면과, 상기 베이스의 측면을 밀봉하는 것인 반도체장치의 생산방법.
  36. 제34항에 있어서, 상기 지지프레임은 상기 베이스의 적어도 4 귀퉁이의 상기 제1표면상에 적어도 하나가 배치되는 복수의 지지부를 포함하는 것인 반도체장치의 생산방법.
  37. 제34항에 있어서, 상기 지지프레임은 상기 베이스의 적어도 4 귀퉁이의 각각에 인접한 상기 제1표면상에 적어도 하나가 배치되는 복수의 제1지지부와, 상기 베이스의 중심부와 인접한 상기 제1표면상에 배치되는 제2지지부와, 상기 제1지지부와 상기 제2지지부의 사이를 접속하는 복수의 접속부를 가지는 것인 반도체장치의 생산방법.
  38. 제34항에 있어서, 상기 지지프레임은, 상기 베이스의 상기 제1표면상에 배치되고 상기 제1표면의 칩 실장 영역의 외부에 배치되는 지지 림을 가지는 것인 반도체장치의 생산방법.
  39. 제34항에 있어서, 상기 지지프레임은 상기 베이스의 중앙에 배치된 지지부와, 상기 지지부의 외부에 배치된 지지 림과, 지지부와 지지 림을 접속하는 복수의 접속부를 가지는 것인 반도체장치의 생산방법.
  40. 제36항에 있어서, 상기 베이스는 회로기판과 회로필름중의 하나를 포함하는 것인 반도체장치의 생산방법.
  41. 제37항에 있어서, 상기 베이스는 회로기판과 회로필름중의 하나를 포함하는 것인 반도체장치의 생산방법.
  42. 제38항에 있어서, 상기 베이스는 회로기판과 회로필름중의 하나를 포함하는 것인 반도체장치의 생산방법.
  43. 제39항에 있어서, 상기 베이스는 회로기판과 회로필름중의 하나를 포함하는 것인 반도체장치의 생산방법.
KR1019950002335A 1994-02-10 1995-02-09 반도체장치 및 그 제조방법 KR0169187B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1610594 1994-02-10
JP94-16105 1994-02-10

Publications (2)

Publication Number Publication Date
KR950025961A KR950025961A (ko) 1995-09-18
KR0169187B1 true KR0169187B1 (ko) 1999-01-15

Family

ID=11907244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002335A KR0169187B1 (ko) 1994-02-10 1995-02-09 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US5914531A (ko)
KR (1) KR0169187B1 (ko)
CN (2) CN1132236C (ko)
MY (1) MY115170A (ko)
TW (1) TW344109B (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US5738531A (en) * 1996-09-09 1998-04-14 International Business Machines Corporation Self-alligning low profile socket for connecting ball grid array devices through a dendritic interposer
JP2924840B2 (ja) * 1997-02-13 1999-07-26 日本電気株式会社 Ｔａｐｅ−ＢＧＡタイプの半導体装置
US6001672A (en) 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP3532395B2 (ja) * 1997-10-03 2004-05-31 株式会社ルネサステクノロジ 半導体装置の製造方法、プレス金型、ガイドレール
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JPH11354689A (ja) * 1998-06-04 1999-12-24 Oki Electric Ind Co Ltd フレーム状基板とその製造方法及び半導体装置の製造方法
JP3842447B2 (ja) * 1998-08-17 2006-11-08 シチズン時計株式会社 Ｉｃの実装構造
JP3492212B2 (ja) 1998-08-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージ及びその製造方法
US6034425A (en) * 1999-03-17 2000-03-07 Chipmos Technologies Inc. Flat multiple-chip module micro ball grid array packaging
US6329220B1 (en) 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
IT1318257B1 (it) * 2000-07-27 2003-07-28 St Microelectronics Srl Lead-frame per dispositivi a semiconduttore.
US6838319B1 (en) * 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
FR2820240B1 (fr) * 2001-01-26 2004-07-16 St Microelectronics Sa Substrat support de puce a circuits integres adapte pour etre place dans un moule
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
JP3456983B2 (ja) * 2001-06-27 2003-10-14 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
KR100900416B1 (ko) * 2001-08-22 2009-06-01 소니 가부시끼 가이샤 모듈 전자 부품의 성형 방법
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
JP2004055480A (ja) * 2002-07-24 2004-02-19 Pioneer Electronic Corp フラットディスプレイパネル
WO2004097896A2 (en) * 2003-04-26 2004-11-11 Freescale Semiconductor, Inc. A packaged integrated circuit having a heat spreader and method therefor
DE10323296A1 (de) * 2003-05-21 2005-01-05 Infineon Technologies Ag Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages
US7144538B2 (en) * 2003-06-26 2006-12-05 Semiconductor Components Industries, Llc Method for making a direct chip attach device and structure
KR100765604B1 (ko) * 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
JP2008522090A (ja) * 2004-11-30 2008-06-26 エー．ピー．モーラー−メルスク エー／エス ディーゼル・エンジンの燃料消費を低減するための方法とシステム
JP2007081232A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
JP2007179176A (ja) * 2005-12-27 2007-07-12 Disco Abrasive Syst Ltd 配線基板及びメモリーカードの製造方法
US7440282B2 (en) * 2006-05-16 2008-10-21 Delphi Technologies, Inc. Heat sink electronic package having compliant pedestal
TWI309879B (en) * 2006-08-21 2009-05-11 Advanced Semiconductor Eng Reinforced package and the stiffener thereof
JP5259197B2 (ja) * 2008-01-09 2013-08-07 ソニー株式会社 半導体装置及びその製造方法
TWI466242B (zh) * 2009-01-05 2014-12-21 Nanya Technology Corp 具有護桿的半導體封裝體結構
US8072764B2 (en) * 2009-03-09 2011-12-06 Apple Inc. Multi-part substrate assemblies for low profile portable electronic devices
CN102148175A (zh) * 2011-01-05 2011-08-10 无锡市玉祁红光电子有限公司 半导体芯片模板结构
JP5484529B2 (ja) 2012-08-07 2014-05-07 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法
US9067342B2 (en) * 2012-09-26 2015-06-30 Intel Corporation Mold chase for integrated circuit package assembly and associated techniques and configurations
TWI688054B (zh) * 2017-06-05 2020-03-11 日月光半導體製造股份有限公司 封裝模具及半導體封裝製程
JP2020004840A (ja) * 2018-06-28 2020-01-09 アルパイン株式会社 電子ユニットおよびその製造方法
CN111465169A (zh) * 2020-03-25 2020-07-28 万安裕维电子有限公司 一种防翘曲pcb板
CN111465312A (zh) * 2020-04-14 2020-07-28 杭州洛微科技有限公司 基于周期性阵列排布的光电产品封装生产方法
US11387213B2 (en) * 2020-06-05 2022-07-12 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146049A (ja) * 1984-08-10 1986-03-06 Hitachi Ltd 半導体装置
JPS62277753A (ja) * 1986-05-27 1987-12-02 Sumitomo Electric Ind Ltd 半導体パツケ−ジ
US4899207A (en) * 1986-08-27 1990-02-06 Digital Equipment Corporation Outer lead tape automated bonding
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
JPH0732215B2 (ja) * 1988-10-25 1995-04-10 三菱電機株式会社 半導体装置
JPH02309660A (ja) * 1989-05-24 1990-12-25 Shinko Electric Ind Co Ltd リードフレーム
JP2875334B2 (ja) * 1990-04-06 1999-03-31 株式会社日立製作所 半導体装置
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2977889B2 (ja) * 1990-11-20 1999-11-15 シチズン時計株式会社 Ｉｃの樹脂封止方法
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2670408B2 (ja) * 1992-10-27 1997-10-29 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH06146049A (ja) * 1992-10-30 1994-05-27 Kobe Steel Ltd チタン等の高融点な活性金属の溶融塩電解採取方法
US5294827A (en) * 1992-12-14 1994-03-15 Motorola, Inc. Semiconductor device having thin package body and method for making the same
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5991156A (en) * 1993-12-20 1999-11-23 Stmicroelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package

Also Published As

Publication number Publication date
US6114192A (en) 2000-09-05
CN1113035A (zh) 1995-12-06
KR950025961A (ko) 1995-09-18
CN1489192A (zh) 2004-04-14
US5914531A (en) 1999-06-22
TW344109B (en) 1998-11-01
CN1132236C (zh) 2003-12-24
MY115170A (en) 2003-04-30
CN1290165C (zh) 2006-12-13

Similar Documents

Publication Publication Date Title
KR0169187B1 (ko) 반도체장치 및 그 제조방법
US6392308B2 (en) Semiconductor device having bumper portions integral with a heat sink
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP2875139B2 (ja) 半導体装置の製造方法
US6879037B2 (en) Semiconductor device and a method of manufacturing the same
JP2972096B2 (ja) 樹脂封止型半導体装置
US6610162B1 (en) Methods for stress reduction feature for LOC lead frame
JP3173459B2 (ja) 半導体装置の製造方法
JPH10200016A (ja) ボールグリッドアレイ半導体パッケージ用印刷回路基板及びこれを用いるボールグリッドアレイ半導体パッケージのモールディング方法
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
US6686226B1 (en) Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
JP3404438B2 (ja) 半導体装置及びその製造方法
JP4065889B2 (ja) Ｂｇａパッケージ構造を有する半導体装置の製造方法
JP3839408B2 (ja) 半導体装置及びその製造方法
JP4313407B2 (ja) 半導体装置の製造方法
KR19980070675A (ko) 오프셋 다이 패드를 갖는 반도체 패키지 및 그 제조 방법
JPH09312372A (ja) 半導体装置の製造方法
KR20120117483A (ko) 전력 반도체 패키지 및 그 제조방법
JP4688647B2 (ja) 半導体装置とその製造方法
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH0637210A (ja) 半導体装置とその製造方法
JPH09283549A (ja) 半導体装置およびその製造方法
JPH0758245A (ja) 半導体装置及びその製造方法
JPH0951019A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101007

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee