JPH0758245A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0758245A JPH0758245A JP5200812A JP20081293A JPH0758245A JP H0758245 A JPH0758245 A JP H0758245A JP 5200812 A JP5200812 A JP 5200812A JP 20081293 A JP20081293 A JP 20081293A JP H0758245 A JPH0758245 A JP H0758245A
- Authority
- JP
- Japan
- Prior art keywords
- package
- island
- heat dissipation
- plate
- dissipation plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Abstract
(57)【要約】
【目的】封止前にアイランドに接合される放熱板の板面
をパッケ−ジから容易に露出させることが可能な半導体
装置を提供することにある。 【構成】ＩＣチップ１２と、このＩＣチップ１２が装着
されたアイランド１３と、これらＩＣチップ１２とアイ
ランド１３とを封止したパッケ−ジ１４と、アイランド
１３に接合されるとともにパッケ−ジ１４に挿入されパ
ッケ−ジ１４から板面１９を露出させた放熱板１７と、
パッケ−ジ１４内に設けられるとともにパッケ−ジ１４
の厚さ方向に延び、パッケ−ジ１４の放熱板１７の板面
１９が露出した側に対して逆の側からその先端面２０を
露出させた突起１８とを具備した。
をパッケ−ジから容易に露出させることが可能な半導体
装置を提供することにある。 【構成】ＩＣチップ１２と、このＩＣチップ１２が装着
されたアイランド１３と、これらＩＣチップ１２とアイ
ランド１３とを封止したパッケ−ジ１４と、アイランド
１３に接合されるとともにパッケ−ジ１４に挿入されパ
ッケ−ジ１４から板面１９を露出させた放熱板１７と、
パッケ−ジ１４内に設けられるとともにパッケ−ジ１４
の厚さ方向に延び、パッケ−ジ１４の放熱板１７の板面
１９が露出した側に対して逆の側からその先端面２０を
露出させた突起１８とを具備した。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、放熱板を備
え、半導体素子の熱を放熱板を介してパッケ−ジの外へ
放出する半導体装置及びその製造方法に関する。
え、半導体素子の熱を放熱板を介してパッケ−ジの外へ
放出する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】一般に、半導体素子の熱抵抗を低減させ
ることを目的として放熱板を備えた半導体パッケ−ジ
（半導体装置）が知られている。すなわち図９に示すよ
うに、この種の半導体パッケ−ジ１においては、ＩＣチ
ップ（半導体素子）２と放熱板３とがパッケ−ジ４の中
にインサ−トされている。
ることを目的として放熱板を備えた半導体パッケ−ジ
（半導体装置）が知られている。すなわち図９に示すよ
うに、この種の半導体パッケ−ジ１においては、ＩＣチ
ップ（半導体素子）２と放熱板３とがパッケ−ジ４の中
にインサ−トされている。
【０００３】ＩＣチップ２と放熱板３との間にはアイラ
ンド５が介在しており、ＩＣチップ２はアイランド５の
一方の板面に装着されている。また、放熱板３はアイラ
ンド５の逆側の板面に接合されている。アイランド５は
金属製であり、半導体パッケ−ジ１の製造の際に、複数
のリ−ド６（二つのみ図示）とともにリ−ドフレ−ムか
ら打ち抜かれる。リ−ド６はＩＣチップ２の対応する電
極にワイヤ結線されている。また、パッケ−ジ４の材質
として、主にエポキシ樹脂が採用されている。
ンド５が介在しており、ＩＣチップ２はアイランド５の
一方の板面に装着されている。また、放熱板３はアイラ
ンド５の逆側の板面に接合されている。アイランド５は
金属製であり、半導体パッケ−ジ１の製造の際に、複数
のリ−ド６（二つのみ図示）とともにリ−ドフレ−ムか
ら打ち抜かれる。リ−ド６はＩＣチップ２の対応する電
極にワイヤ結線されている。また、パッケ−ジ４の材質
として、主にエポキシ樹脂が採用されている。
【０００４】放熱板３は、パッケ−ジ４のモ−ルディン
グの後、接着剤を介してアイランド５及びパッケ−ジ４
に接合される。放熱板３は放熱用の板面７をパッケ−ジ
４から面一で露出させている。そして、ＩＣチップ２の
動作に伴って発生した熱は、アイランド５を介して放熱
板３に伝わり、放熱板３から外気中へ放出される。な
お、放熱板３の接着の際には、アイランド５から放熱板
３へ充分に熱が伝わるよう、接着剤の種類や塗布方法が
選択される。
グの後、接着剤を介してアイランド５及びパッケ−ジ４
に接合される。放熱板３は放熱用の板面７をパッケ−ジ
４から面一で露出させている。そして、ＩＣチップ２の
動作に伴って発生した熱は、アイランド５を介して放熱
板３に伝わり、放熱板３から外気中へ放出される。な
お、放熱板３の接着の際には、アイランド５から放熱板
３へ充分に熱が伝わるよう、接着剤の種類や塗布方法が
選択される。
【０００５】
【発明が解決しようとする課題】ところで、上述のよう
な従来の半導体パッケ−ジには以下のような不具合があ
る。つまり、放熱板３が封止の後、即ちパッケ−ジ４の
モ−ルディングの後にパッケ−ジ４に組まれるので、モ
−ルディングの際に、アイランド５に薄バリが発生する
場合がある。このため、放熱板３をアイランド５に接着
する前に薄バリを取り除く必要がある。これは、アイラ
ンド５と放熱板３との間に薄バリが残っていると、熱伝
達が妨げられ、放熱効果が低減するためである。このよ
うに、封止後に放熱板３を組込む場合には、アイランド
５の薄バリを除去する工程が必要であり、その分工数が
多くなる。
な従来の半導体パッケ−ジには以下のような不具合があ
る。つまり、放熱板３が封止の後、即ちパッケ−ジ４の
モ−ルディングの後にパッケ−ジ４に組まれるので、モ
−ルディングの際に、アイランド５に薄バリが発生する
場合がある。このため、放熱板３をアイランド５に接着
する前に薄バリを取り除く必要がある。これは、アイラ
ンド５と放熱板３との間に薄バリが残っていると、熱伝
達が妨げられ、放熱効果が低減するためである。このよ
うに、封止後に放熱板３を組込む場合には、アイランド
５の薄バリを除去する工程が必要であり、その分工数が
多くなる。
【０００６】そこで、放熱板３をアイランド５に接着し
てからモ−ルディングを行う方法が考えられる。モ−ル
ディングの前に放熱板３をアイランド５に接合すれば、
アイランド５に薄バリが生じることを防止できる。しか
し、放熱板３をインサ−ト成形した場合には、図１０に
示すように、モ−ルディングの際に放熱板３が浮いてモ
−ルド樹脂９が放熱板３の下に入込んだり、放熱板３の
板面７に薄バリが発生したりする場合がある。
てからモ−ルディングを行う方法が考えられる。モ−ル
ディングの前に放熱板３をアイランド５に接合すれば、
アイランド５に薄バリが生じることを防止できる。しか
し、放熱板３をインサ−ト成形した場合には、図１０に
示すように、モ−ルディングの際に放熱板３が浮いてモ
−ルド樹脂９が放熱板３の下に入込んだり、放熱板３の
板面７に薄バリが発生したりする場合がある。
【０００７】そして、これらの結果、外観上の不良が生
じるばかりでなく、放熱板３の板面７がモ−ルド樹脂９
によって覆われるので放熱効果が低減する。また、放熱
板３とともにＩＣチップ２が傾くと、ワイヤ８同士が接
触し、不良品が生じる。したがって、封止前に放熱板３
をアイランド５に接着する場合には、放熱板３の板面７
を確実に露出させることは困難だった。
じるばかりでなく、放熱板３の板面７がモ−ルド樹脂９
によって覆われるので放熱効果が低減する。また、放熱
板３とともにＩＣチップ２が傾くと、ワイヤ８同士が接
触し、不良品が生じる。したがって、封止前に放熱板３
をアイランド５に接着する場合には、放熱板３の板面７
を確実に露出させることは困難だった。
【０００８】本発明は上述のような不具合を解決するた
めになされたもので、その目的とするところは、封止前
にアイランドに接合される放熱板の板面をパッケ−ジか
ら容易に露出させることが可能な半導体装置及びその製
造方法を提供することにある。
めになされたもので、その目的とするところは、封止前
にアイランドに接合される放熱板の板面をパッケ−ジか
ら容易に露出させることが可能な半導体装置及びその製
造方法を提供することにある。
【０００９】
【課題を解決するための手段および作用】上記目的を達
成するために請求項１の発明は、半導体素子と、この半
導体素子が装着されたアイランドと、これら半導体素子
とアイランドとを封止したパッケ−ジと、アイランドに
接合されるとともにパッケ−ジに挿入されパッケ−ジか
ら板面を露出させた放熱板と、パッケ−ジ内に設けられ
るとともにパッケ−ジの厚さ方向に延び、パッケ−ジの
放熱板の板面が露出した側に対して逆の側からその先端
面を露出させた突起とを具備した半導体装置にある。
成するために請求項１の発明は、半導体素子と、この半
導体素子が装着されたアイランドと、これら半導体素子
とアイランドとを封止したパッケ−ジと、アイランドに
接合されるとともにパッケ−ジに挿入されパッケ−ジか
ら板面を露出させた放熱板と、パッケ−ジ内に設けられ
るとともにパッケ−ジの厚さ方向に延び、パッケ−ジの
放熱板の板面が露出した側に対して逆の側からその先端
面を露出させた突起とを具備した半導体装置にある。
【００１０】また、請求項５の発明は、半導体素子とこ
の半導体素子が装着されたアイランドとをパッケ−ジ中
に封止し、上記パッケ−ジに放熱板を挿入し、この放熱
板の板面をパッケ−ジから露出させた半導体装置の製造
方法において、放熱板に突起を形成する第１の工程と、
放熱板をアイランドに接合する第２の工程と、半導体素
子とアイランドと放熱板とを成形用金型のキャビティに
挿入し、突起を利用して放熱板を位置決め固定し半導体
素子とアイランドとを封止する第３の工程とを具備した
半導体装置の製造方法にある。そして、これらの発明
は、封止前にアイランドに接合される放熱板の板面をパ
ッケ−ジから容易に露出させることができるようにし
た。
の半導体素子が装着されたアイランドとをパッケ−ジ中
に封止し、上記パッケ−ジに放熱板を挿入し、この放熱
板の板面をパッケ−ジから露出させた半導体装置の製造
方法において、放熱板に突起を形成する第１の工程と、
放熱板をアイランドに接合する第２の工程と、半導体素
子とアイランドと放熱板とを成形用金型のキャビティに
挿入し、突起を利用して放熱板を位置決め固定し半導体
素子とアイランドとを封止する第３の工程とを具備した
半導体装置の製造方法にある。そして、これらの発明
は、封止前にアイランドに接合される放熱板の板面をパ
ッケ−ジから容易に露出させることができるようにし
た。
【００１１】
【実施例】以下、本発明の各実施例を図１〜図８に基づ
いて説明する。図１（ａ）及び（ｂ）は本発明の一実施
例を示すもので、図中の符号１１は半導体装置としての
ＱＦＰ(Quad Flat Package) である。このＱＦＰ１１に
おいては、半導体素子としてのＩＣチップ１２がアイラ
ンド１３の一方の板面に装着されており、これらはパッ
ケ−ジ１４の中に封止されている。パッケ−ジ１４の材
質として、エポキシ樹脂が採用されている。
いて説明する。図１（ａ）及び（ｂ）は本発明の一実施
例を示すもので、図中の符号１１は半導体装置としての
ＱＦＰ(Quad Flat Package) である。このＱＦＰ１１に
おいては、半導体素子としてのＩＣチップ１２がアイラ
ンド１３の一方の板面に装着されており、これらはパッ
ケ−ジ１４の中に封止されている。パッケ−ジ１４の材
質として、エポキシ樹脂が採用されている。
【００１２】パッケ−ジ１４の四つの側面からは多数の
リ−ド１５が突設されており、これらのリ−ド１５はガ
ルウイング型に成形されている。アイランド１３とリ−
ド１５とは同一のリ−ドフレ−ム（図示しない）から打
ち抜かれている。また、各リ−ド１５は、ボンディング
ワイヤ１６を介してＩＣチップ１２の対応する各電極
（図示しない）に接続されている。
リ−ド１５が突設されており、これらのリ−ド１５はガ
ルウイング型に成形されている。アイランド１３とリ−
ド１５とは同一のリ−ドフレ−ム（図示しない）から打
ち抜かれている。また、各リ−ド１５は、ボンディング
ワイヤ１６を介してＩＣチップ１２の対応する各電極
（図示しない）に接続されている。
【００１３】アイランド１３には放熱板１７が接合され
ている。放熱板１７は略正方形な金属板であり、アイラ
ンド１３の、ＩＣチップ１２が接合された側の板面に対
して逆側の板面に接着されている。放熱板１７は半導体
素１２との間にアイランド１３を介在させている。さら
に、放熱板１７の外形寸法はアイランド１３よりも大き
く設定されている。ここで、放熱板１７をアイランド１
３に接合するための接着剤として、一般的な種々のもの
を採用することが可能である。
ている。放熱板１７は略正方形な金属板であり、アイラ
ンド１３の、ＩＣチップ１２が接合された側の板面に対
して逆側の板面に接着されている。放熱板１７は半導体
素１２との間にアイランド１３を介在させている。さら
に、放熱板１７の外形寸法はアイランド１３よりも大き
く設定されている。ここで、放熱板１７をアイランド１
３に接合するための接着剤として、一般的な種々のもの
を採用することが可能である。
【００１４】放熱板１７には四つの突起１８が設けられ
ている。各突起１８はプレス加工されており、放熱板１
７に一体である。さらに、突起１８の形状は角柱状であ
る。突起１８は放熱板１７の各隅部に配置されており、
アイランド１３の外側に位置している。さらに、突起１
８はアイランド１３及びＩＣチップ１２の側に突出して
おり、放熱板１７に対して略垂直である。そして、突起
１８はパッケ−ジ１４の中で、パッケ−ジ１４の厚さ方
向に延びている。
ている。各突起１８はプレス加工されており、放熱板１
７に一体である。さらに、突起１８の形状は角柱状であ
る。突起１８は放熱板１７の各隅部に配置されており、
アイランド１３の外側に位置している。さらに、突起１
８はアイランド１３及びＩＣチップ１２の側に突出して
おり、放熱板１７に対して略垂直である。そして、突起
１８はパッケ−ジ１４の中で、パッケ−ジ１４の厚さ方
向に延びている。
【００１５】図２に示すように、突起１８の突出量Ａ
は、放熱板１７の厚さＢ及びパッケ−ジ１４の厚さＣに
基づいて決められている。つまり、突起１８の突出量Ａ
と放熱板１７の厚さＢとの合計は、パッケ−ジ１４の厚
さＣに一致している。そして、放熱板１７の板面１９及
び突起１８の先端面２０がパッケ−ジ１４の表面２１と
裏面２２に面一で露出している。ここで、本実施例で
は、パッケ−ジ１４の厚さＣは約１mmである。
は、放熱板１７の厚さＢ及びパッケ−ジ１４の厚さＣに
基づいて決められている。つまり、突起１８の突出量Ａ
と放熱板１７の厚さＢとの合計は、パッケ−ジ１４の厚
さＣに一致している。そして、放熱板１７の板面１９及
び突起１８の先端面２０がパッケ−ジ１４の表面２１と
裏面２２に面一で露出している。ここで、本実施例で
は、パッケ−ジ１４の厚さＣは約１mmである。
【００１６】つぎに、上述のＱＦＰ１１の製造方法を図
３及び図４に基づいて説明する。まず、図４中の左側に
示すように、放熱板の金属板がプレス加工され、所定の
サイズの放熱板１７が得られる。さらに、放熱板１７に
四つの突起１８が成形される。これらの突起１８はプレ
ス成形によって同時に、且つ、放熱板１７に一体に作成
される。さらに、突起１８の作製に伴って、放熱板１７
には孔２４が形成される。この後、放熱板１７が、リ−
ドフレ−ム３１のアイランド１３に接着される。さら
に、アイランド１３にＩＣチップ１２が装着され、ＩＣ
チップ１２と多数のリ−ド１５とがワイヤ決線される。
３及び図４に基づいて説明する。まず、図４中の左側に
示すように、放熱板の金属板がプレス加工され、所定の
サイズの放熱板１７が得られる。さらに、放熱板１７に
四つの突起１８が成形される。これらの突起１８はプレ
ス成形によって同時に、且つ、放熱板１７に一体に作成
される。さらに、突起１８の作製に伴って、放熱板１７
には孔２４が形成される。この後、放熱板１７が、リ−
ドフレ−ム３１のアイランド１３に接着される。さら
に、アイランド１３にＩＣチップ１２が装着され、ＩＣ
チップ１２と多数のリ−ド１５とがワイヤ決線される。
【００１７】つぎに、リ−ドフレ−ム３１が成形用金型
３２に位置合せされ、ＩＣチップ１２、アイランド１
３、放熱板１７、及び、リ−ド１５の基端部がキャビテ
ィ３３に挿入される。成形用金型３２の上型３４と下型
３５とを閉じてリ−ドフレ−ム３１を挟持すると、突起
１８の先端面２０が上型３４の成型面３６に当接し、放
熱板１７の板面１９が下型３５の成型面３７に当接す
る。突起１８が上型３４に当接することにより、放熱板
１７がキャビティ３３の上下方向に規制され、下型３５
に押え付けられて位置決め固定される。この後、キャビ
ティ３３にモ−ルド樹脂が供給され、パッケ−ジ１４の
トランスファモ−ルドが行われる。
３２に位置合せされ、ＩＣチップ１２、アイランド１
３、放熱板１７、及び、リ−ド１５の基端部がキャビテ
ィ３３に挿入される。成形用金型３２の上型３４と下型
３５とを閉じてリ−ドフレ−ム３１を挟持すると、突起
１８の先端面２０が上型３４の成型面３６に当接し、放
熱板１７の板面１９が下型３５の成型面３７に当接す
る。突起１８が上型３４に当接することにより、放熱板
１７がキャビティ３３の上下方向に規制され、下型３５
に押え付けられて位置決め固定される。この後、キャビ
ティ３３にモ−ルド樹脂が供給され、パッケ−ジ１４の
トランスファモ−ルドが行われる。
【００１８】ここで、突起１８の作製と放熱板１７の作
製の順番を入れ替えたり、同時に行ったりすることも可
能である。また、放熱板１７とアイランド１５の接着、
ＩＣチップ１２とアイランド１５との接合、及び、ワイ
ヤ結線の順番も任意に変更することが可能である。
製の順番を入れ替えたり、同時に行ったりすることも可
能である。また、放熱板１７とアイランド１５の接着、
ＩＣチップ１２とアイランド１５との接合、及び、ワイ
ヤ結線の順番も任意に変更することが可能である。
【００１９】上述のようなＱＦＰ１１においては、放熱
板１７に突起１８が設けられており、樹脂封止の際に、
放熱板１７が突起１８を利用してパッケ−ジ１４の厚さ
方向に位置決め固定されるので、放熱板１７と下型３５
との間にモ−ルド樹脂が侵入することを阻止できる。し
たがって、放熱板１７が傾いたり、放熱板１７に薄バリ
が生じたりすることを防止できる。そして、薄バリの除
去作業が不要になる。この結果、成形品の歩留りが向上
するとともに、製造が容易になる。
板１７に突起１８が設けられており、樹脂封止の際に、
放熱板１７が突起１８を利用してパッケ−ジ１４の厚さ
方向に位置決め固定されるので、放熱板１７と下型３５
との間にモ−ルド樹脂が侵入することを阻止できる。し
たがって、放熱板１７が傾いたり、放熱板１７に薄バリ
が生じたりすることを防止できる。そして、薄バリの除
去作業が不要になる。この結果、成形品の歩留りが向上
するとともに、製造が容易になる。
【００２０】また、放熱板１７に突起が設けられている
ので、放熱板１７とパッケ−ジ１４との密着性がよい。
つまり、一般に、放熱板１７の材質とパッケ−ジ１４の
材質とが異なっている（金属と樹脂）ため、放熱板１７
とパッケ−ジ１４との密着性は良くないが、本実施例に
おいては、モ−ルド樹脂の硬化後に突起１８がパッケ−
ジ１４に係合するため、放熱板１７とパッケ−ジ１４と
の密着性がよい。したがって、放熱板１７の取付け強度
が高く、構造上の信頼性が高い。
ので、放熱板１７とパッケ−ジ１４との密着性がよい。
つまり、一般に、放熱板１７の材質とパッケ−ジ１４の
材質とが異なっている（金属と樹脂）ため、放熱板１７
とパッケ−ジ１４との密着性は良くないが、本実施例に
おいては、モ−ルド樹脂の硬化後に突起１８がパッケ−
ジ１４に係合するため、放熱板１７とパッケ−ジ１４と
の密着性がよい。したがって、放熱板１７の取付け強度
が高く、構造上の信頼性が高い。
【００２１】なお、本発明は、要旨を逸脱しない範囲で
種々に変形することが可能である。例えば、本実施例で
は半導体装置としてＱＦＰ１１が説明されているが、本
発明はこれに限定されるものではなく、一般的な種々の
タイプの半導体装置に適用することが可能である。
種々に変形することが可能である。例えば、本実施例で
は半導体装置としてＱＦＰ１１が説明されているが、本
発明はこれに限定されるものではなく、一般的な種々の
タイプの半導体装置に適用することが可能である。
【００２２】また、本実施例では突起１８の数が四つで
あり、突起１８は放熱板１７の四隅に配置されている
が、本発明はこれに限定されるものではなく、突起１８
の数の増減や配置の変更を任意に行うことが可能であ
る。
あり、突起１８は放熱板１７の四隅に配置されている
が、本発明はこれに限定されるものではなく、突起１８
の数の増減や配置の変更を任意に行うことが可能であ
る。
【００２３】また、本実施例においては、突起１８がプ
レス加工によって作製されており、放熱板１７と一体で
あるが、例えば、放熱板１７と突起１８とを別体とし、
突起１８を放熱板１７に接合してもよい。この場合に
は、突起１８の断面形状の設定の自由度が高まる。
レス加工によって作製されており、放熱板１７と一体で
あるが、例えば、放熱板１７と突起１８とを別体とし、
突起１８を放熱板１７に接合してもよい。この場合に
は、突起１８の断面形状の設定の自由度が高まる。
【００２４】さらに、本発明は、ＱＦＰを封止工程で単
数個取りする場合にも、或いは、多数個取りする場合に
も適用することが可能である。また、本実施例では、放
熱板１７がアイランド１３に接着されているが、例えば
接着以外の接合方法を採用してもよい。
数個取りする場合にも、或いは、多数個取りする場合に
も適用することが可能である。また、本実施例では、放
熱板１７がアイランド１３に接着されているが、例えば
接着以外の接合方法を採用してもよい。
【００２５】また、本実施例においては、突起１８の突
出量Ａと放熱板１７の厚さＢとの合計がパッケ−ジ１４
の厚さＣに一致しているが、例えば、図５或いは図６に
示すように、これらの関係を変更してもよい。
出量Ａと放熱板１７の厚さＢとの合計がパッケ−ジ１４
の厚さＣに一致しているが、例えば、図５或いは図６に
示すように、これらの関係を変更してもよい。
【００２６】図５（ａ）及び（ｂ）のＱＦＰ４１（半導
体装置）においては、パッケ−ジ４２の表面４３に複数
の窪み４４が設けられており、この窪み４４の底面に突
起４５の先端面４６が面一で露出している。この窪み４
４の作製のために、成形用金型（図示しない）の上型に
窪み形成用の突部が設けられ、突起４５はこの突部に当
接する。
体装置）においては、パッケ−ジ４２の表面４３に複数
の窪み４４が設けられており、この窪み４４の底面に突
起４５の先端面４６が面一で露出している。この窪み４
４の作製のために、成形用金型（図示しない）の上型に
窪み形成用の突部が設けられ、突起４５はこの突部に当
接する。
【００２７】このようなＱＦＰ４１によれば、封止の際
に、第１実施例と同様に放熱板１７を位置決め固定しな
がらモ−ルディングを行うことができる。そして、放熱
板１７が傾いたり、放熱板１７に薄バリが生じたりする
ことを防止できる。
に、第１実施例と同様に放熱板１７を位置決め固定しな
がらモ−ルディングを行うことができる。そして、放熱
板１７が傾いたり、放熱板１７に薄バリが生じたりする
ことを防止できる。
【００２８】一方、図６中のＱＦＰ５１（半導体装置）
においては、放熱板５２の板面５３がパッケ−ジ１４と
面一ではなく、放熱板５２がパッケ−ジ１４から突出し
ている。そして、ＱＦＰ５１がプリント基板５４に実装
された際には、プリント基板５４の板面５５とパッケ−
ジ１４との間に隙間５６が形成され、放熱板５２の一部
が隙間５６から露出して外気にさらされる。
においては、放熱板５２の板面５３がパッケ−ジ１４と
面一ではなく、放熱板５２がパッケ−ジ１４から突出し
ている。そして、ＱＦＰ５１がプリント基板５４に実装
された際には、プリント基板５４の板面５５とパッケ−
ジ１４との間に隙間５６が形成され、放熱板５２の一部
が隙間５６から露出して外気にさらされる。
【００２９】このようなＱＦＰ５１によれば、プリント
基板５４に埋め込まれた放熱部５７にＱＦＰ５１の放熱
板５２を接触させる場合に、隙間５６を介して放熱でき
るので、放熱面積を増すことができる。このため、放熱
効果に優れている。
基板５４に埋め込まれた放熱部５７にＱＦＰ５１の放熱
板５２を接触させる場合に、隙間５６を介して放熱でき
るので、放熱面積を増すことができる。このため、放熱
効果に優れている。
【００３０】また、本発明は、図７に示すように放熱板
が無いタイプの半導体装置（ここではＳＯＰ (Small Ou
tline Package)７１）にも適用が可能である。つまり、
ＳＯＰ７１においては、アイランド７２の四隅に突起７
３が設けられており、これらの突起７３の先端面７４は
パッケ−ジ７５の表面７６に面一で露出している。この
ように放熱板が無い場合には、封止の際に、アイランド
７２の下に入込んだモ−ルド樹脂がアイランド７２を押
上げ、複数の突起７３を成形用金型（図示しない）の上
型に均等に押し付ける。このため、ＩＣチップ７７が傾
くことを防止できる。なお、アイランド７２に突起７３
が設けられる場合には、図８に示すように、予めリ−ド
フレ−ム７８に突起７３が作製される。
が無いタイプの半導体装置（ここではＳＯＰ (Small Ou
tline Package)７１）にも適用が可能である。つまり、
ＳＯＰ７１においては、アイランド７２の四隅に突起７
３が設けられており、これらの突起７３の先端面７４は
パッケ−ジ７５の表面７６に面一で露出している。この
ように放熱板が無い場合には、封止の際に、アイランド
７２の下に入込んだモ−ルド樹脂がアイランド７２を押
上げ、複数の突起７３を成形用金型（図示しない）の上
型に均等に押し付ける。このため、ＩＣチップ７７が傾
くことを防止できる。なお、アイランド７２に突起７３
が設けられる場合には、図８に示すように、予めリ−ド
フレ−ム７８に突起７３が作製される。
【００３１】
【発明の効果】以上説明したように請求項１の発明は、
半導体素子と、この半導体素子が装着されたアイランド
と、これら半導体素子とアイランドとを封止したパッケ
−ジと、アイランドに接合されるとともにパッケ−ジに
挿入されパッケ−ジから板面を露出させた放熱板と、パ
ッケ−ジ内に設けられるとともにパッケ−ジの厚さ方向
に延び、パッケ−ジの放熱板の板面が露出した側に対し
て逆の側からその先端面を露出させた突起とを具備した
半導体装置である。
半導体素子と、この半導体素子が装着されたアイランド
と、これら半導体素子とアイランドとを封止したパッケ
−ジと、アイランドに接合されるとともにパッケ−ジに
挿入されパッケ−ジから板面を露出させた放熱板と、パ
ッケ−ジ内に設けられるとともにパッケ−ジの厚さ方向
に延び、パッケ−ジの放熱板の板面が露出した側に対し
て逆の側からその先端面を露出させた突起とを具備した
半導体装置である。
【００３２】また、請求項５の発明は、半導体素子とこ
の半導体素子が装着されたアイランドとをパッケ−ジ中
に封止し、上記パッケ−ジに放熱板を挿入し、この放熱
板の板面をパッケ−ジから露出させた半導体装置の製造
方法において、放熱板に突起を形成する第１の工程と、
放熱板をアイランドに接合する第２の工程と、半導体素
子とアイランドと放熱板とを成形用金型のキャビティに
挿入し、突起を利用して放熱板を位置決め固定し半導体
素子とアイランドとを封止する第３の工程とを具備した
半導体装置の製造方法である。そして、これらの発明に
よれば、封止前にアイランドに接合される放熱板の板面
をパッケ−ジから容易に露出させることができるという
効果がある。
の半導体素子が装着されたアイランドとをパッケ−ジ中
に封止し、上記パッケ−ジに放熱板を挿入し、この放熱
板の板面をパッケ−ジから露出させた半導体装置の製造
方法において、放熱板に突起を形成する第１の工程と、
放熱板をアイランドに接合する第２の工程と、半導体素
子とアイランドと放熱板とを成形用金型のキャビティに
挿入し、突起を利用して放熱板を位置決め固定し半導体
素子とアイランドとを封止する第３の工程とを具備した
半導体装置の製造方法である。そして、これらの発明に
よれば、封止前にアイランドに接合される放熱板の板面
をパッケ−ジから容易に露出させることができるという
効果がある。
【図１】本発明の一実施例のＱＦＰを示すもので、
（ａ）は平面図、（ｂ）はIV−IV線に沿った断面図。
（ａ）は平面図、（ｂ）はIV−IV線に沿った断面図。
【図２】［図１］の（ｂ）中に円Ｖで囲った部分の拡大
図。
図。
【図３】ＱＦＰの製造方法を示すフロ−チャ−ト。
【図４】（ａ）はＱＦＰの製造方法の主要な工程を順に
示す説明図、（ｂ）は（ａ）中に円VIで囲った部分の拡
大図。
示す説明図、（ｂ）は（ａ）中に円VIで囲った部分の拡
大図。
【図５】変形例を示すもので、（ａ）はＱＦＰの要部の
平面図、（ｂ）は（ａ）中のVII−VII 線に沿った断面
図。
平面図、（ｂ）は（ａ）中のVII−VII 線に沿った断面
図。
【図６】他の変形例を示す断面図。
【図７】他の変形例のＳＯＰの断面図。
【図８】ＳＯＰのリ−ドフレ−ムを示す平面図。
【図９】従来の半導体パッケ−ジを示す断面図。
【図１０】放熱板が傾いた状態を示す説明図。
１１…ＱＦＰ（半導体装置）、１２…ＩＣチップ（半導
体素子）、１３…アイランド、１４…パッケ−ジ、１７
…放熱板、１８…突起、１９…放熱板の板面、２０…突
起の先端面、３２…成形用金型、３３…キャビティ、３
４…上型、３５…下型、４１…ＱＦＰ（半導体装置）、
４５…突起、４６…突起の先端面、５１…ＱＦＰ（半導
体装置）、５２…放熱板、５３…放熱板の板面、７１…
ＤＩＰ（半導体装置）、７２…アイランド、７３…突
起、７４…突起の先端面、７５…パッケ−ジ。
体素子）、１３…アイランド、１４…パッケ−ジ、１７
…放熱板、１８…突起、１９…放熱板の板面、２０…突
起の先端面、３２…成形用金型、３３…キャビティ、３
４…上型、３５…下型、４１…ＱＦＰ（半導体装置）、
４５…突起、４６…突起の先端面、５１…ＱＦＰ（半導
体装置）、５２…放熱板、５３…放熱板の板面、７１…
ＤＩＰ（半導体装置）、７２…アイランド、７３…突
起、７４…突起の先端面、７５…パッケ−ジ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｂ２９Ｌ 31:34
Claims (7)
- 【請求項１】 半導体素子と、この半導体素子が装着さ
れたアイランドと、これら半導体素子とアイランドとを
封止したパッケ−ジと、上記アイランドに接合されると
ともに上記パッケ−ジに挿入され上記パッケ−ジから板
面を露出させた放熱板と、上記パッケ−ジ内に設けられ
るとともに上記パッケ−ジの厚さ方向に延び、上記パッ
ケ−ジの上記放熱板の板面が露出した側に対して逆の側
からその先端面を露出させた突起とを具備した半導体装
置。 - 【請求項２】 上記突起が上記放熱板に設けられている
ことを特徴とする前記請求項１記載の半導体装置。 - 【請求項３】 上記突起が上記パッケ−ジと面一である
ことを特徴とする前記請求項１記載の半導体装置。 - 【請求項４】 上記放熱板の板面が上記パッケ−ジと面
一であることを特徴とする前記請求項１記載の半導体素
子。 - 【請求項５】 半導体素子とこの半導体素子が装着され
たアイランドとをパッケ−ジ中に封止し、上記パッケ−
ジに放熱板を挿入し、この放熱板の板面を上記パッケ−
ジから露出させた半導体装置の製造方法において、上記
放熱板に突起を形成する第１の工程と、上記放熱板を上
記アイランドに接合する第２の工程と、上記半導体素子
と上記アイランドと上記放熱板とを成形用金型のキャビ
ティに挿入し、上記突起を利用して上記放熱板を位置決
め固定し上記半導体素子とアイランドとを封止する第３
の工程とを具備した半導体装置の製造方法。 - 【請求項６】 上記第３の工程において、上記成形用金
型を上型と下型で構成し、上記放熱板の板面を上記上型
と上記下型のうちの一方に当接させ、上記突起の先端面
を他方に当接させ、上記放熱板を上記上型或いは上記下
型に押え付けながら上記半導体素子とアイランドとを封
止することを特徴とする前記請求項５記載の半導体装置
の製造方法。 - 【請求項７】 上記第１の工程において、上記放熱板が
プレス加工されて上記突起が作製されることを特徴とす
る前記請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5200812A JPH0758245A (ja) | 1993-08-12 | 1993-08-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5200812A JPH0758245A (ja) | 1993-08-12 | 1993-08-12 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758245A true JPH0758245A (ja) | 1995-03-03 |
Family
ID=16430611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5200812A Pending JPH0758245A (ja) | 1993-08-12 | 1993-08-12 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758245A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012059885A (ja) * | 2010-09-08 | 2012-03-22 | Denso Corp | 半導体装置の製造方法および半導体装置 |
| JP6180646B1 (ja) * | 2016-02-25 | 2017-08-16 | 三菱電機株式会社 | 半導体パッケージ、及びモジュール |
-
1993
- 1993-08-12 JP JP5200812A patent/JPH0758245A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012059885A (ja) * | 2010-09-08 | 2012-03-22 | Denso Corp | 半導体装置の製造方法および半導体装置 |
| JP6180646B1 (ja) * | 2016-02-25 | 2017-08-16 | 三菱電機株式会社 | 半導体パッケージ、及びモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392308B2 (en) | Semiconductor device having bumper portions integral with a heat sink | |
| US5079673A (en) | Ic card module | |
| JPH0883866A (ja) | 片面樹脂封止型半導体装置の製造方法及びこれに用いるキャリアフレーム | |
| US6258630B1 (en) | Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader | |
| JP2001267482A (ja) | リードフレームパターン及びこれを用いた半導体装置並びに半導体装置の製造方法 | |
| KR20110079800A (ko) | 반도체 장치 | |
| US5185653A (en) | O-ring package | |
| JP2001077287A (ja) | 半導体装置用リードフレーム | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0758245A (ja) | 半導体装置及びその製造方法 | |
| JP2000114295A (ja) | 半導体装置の製造方法 | |
| JPH11176856A (ja) | 半導体装置の製造方法 | |
| JPH11186481A (ja) | リードフレーム | |
| JP2002033345A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3097842B2 (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JPH0846100A (ja) | 半導体集積回路装置 | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| JPH0732216B2 (ja) | 半導体装置 | |
| JP3340455B2 (ja) | Ｏリングパッケージ | |
| JPS61285730A (ja) | 半導体装置の製造方法及びこれに用いる樹脂封止部材 | |
| JPH08125051A (ja) | 半導体装置 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JPH05275570A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2526506B2 (ja) | 樹脂モ―ルド型半導体装置の製造方法 |