JP2012059885A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2012059885A
JP2012059885A JP2010201025A JP2010201025A JP2012059885A JP 2012059885 A JP2012059885 A JP 2012059885A JP 2010201025 A JP2010201025 A JP 2010201025A JP 2010201025 A JP2010201025 A JP 2010201025A JP 2012059885 A JP2012059885 A JP 2012059885A
Authority
JP
Japan
Prior art keywords
island
fixing member
semiconductor device
mold
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010201025A
Other languages
English (en)
Other versions
JP5598189B2 (ja
Inventor
Yasutomi Asai
浅井　　康富
Naohito Mizuno
直仁 水野
Kohei Sakai
紘平 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010201025A priority Critical patent/JP5598189B2/ja
Publication of JP2012059885A publication Critical patent/JP2012059885A/ja
Application granted granted Critical
Publication of JP5598189B2 publication Critical patent/JP5598189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体素子を実装したアイランドに固定される固定部材の露出面を封止部材から確実に露出させ得る半導体装置の製造方法および半導体装置を提供する。
【解決手段】アイランド２１，３１が形成されたリードフレーム２０，３０を用意し、アイランド２１，３１の他側面２１ｂ，３１ｂに固定部材５０を固定し、アイランド２１，３１の一側面２１ａ，３１ａにパワー素子１１，１２を実装し、固定部材５０およびパワー素子１１，１２が取り付けられたアイランド２１，３１を金型７０内に配置して、型締時にこの金型７０に設けられる押圧部（７３，７４）により露出面５０ａが金型７０の内壁面７２ａに面接触するように固定部材５０を内壁面７２ａに向けて押圧し、金型７０内にモールド樹脂６０を構成する封止用材料を注入して固定部材５０の露出面５０ａが露出するように半導体素子およびアイランドを封止する。
【選択図】図４

Description

本発明は、半導体素子を実装したアイランドに固定される固定部材の露出面が露出するように半導体素子およびアイランドが封止部材により封止される半導体装置の製造方法および半導体装置に関するものである。
半導体素子を実装したアイランドに固定される固定部材の露出面を封止部材から露出させる場合に、この露出面にバリがでていると、当該露出面の密着性が悪くなり露出面を介した放熱性等が悪化してしまう。そこで、上記露出面でのバリの発生を防止するための半導体装置の製造方法として、下記特許文献１に開示される半導体装置の製造方法が知られている。この半導体装置の製造方法では、まず、ボンディングワイヤを用いて、パワーチップやフレーム等を接続するとともに、ＩＣチップおよびフレームを接続する。続いて、裏面に金属箔を取り付けた絶縁性の樹脂シートを準備し、樹脂封止用金型の内部の所定の位置に配置した後、パワーチップ等を実装したフレームを、フレームのダイパッド（アイランド）の裏面が樹脂シートの上面に接するように、樹脂封止用金型中の所定の位置に配置する。そして、型締時に押さえピンの先端にて、フレームのダイパッドを、樹脂シートの上面に押さえた状態で、加圧状態の封止用樹脂を樹脂封止用金型内に注入する。これにより、モールド樹脂の裏面から金属箔が露出する部位でのバリの発生を防止する。
また、下記特許文献２に開示される半導体装置の製造方法では、上型と下型とによる型締めを伴うモールドの際、半導体ペレットがボンディングされるタブの両脇に設けられた両押さえ部を上型で押さえ付けることで、タブ下面を下型に密着させてモールドを行う。これにより、タブ下面へのレジン（成形材料としての樹脂）の回り込みを防止し、タブ周辺の樹脂バリの発生を防止する。
また、下記特許文献３に開示される半導体装置の製造方法では、モールド時の型締めの際、ヒートシンク上面を両押さえピンにてそれぞれ押接し、ヒートシンク下面をキャビティ底面に当接させる。これにより、レジンがヒートシンクとキャビティの隙間に漏洩してバリが発生することを防止する。
特許第３８５４９５７号公報 特開平１１−２６０９７５号公報 特開平０７−０７４１９７号公報
ところで、上記特許文献１のように、露出面でのバリの発生を防止するために、アイランド（ダイパッド）を押さえピンにて直接押圧すると、この押圧力によってはダイパッドが破損してしまうという問題がある。また、上述のようにアイランドを押さえピンにて押圧する場合には、アイランドに実装される素子等に接続されるワイヤ等と押さえピンとが近接するため、ワイヤ等と押さえピンとの干渉を防ぐ必要があり、ワイヤ等の配置が制約されて小型化の阻害要因となってしまう。また、上記特許文献２，３では、アイランドに固定される固定部材（タブ，ヒートシンク）が反り等により変形していると、固定部材と金型の内壁面との間に隙間が発生しバリが発生してしまう場合がある。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、半導体素子を実装したアイランドに固定される固定部材の露出面を封止部材から確実に露出させ得る半導体装置の製造方法および半導体装置を提供することにある。
上記目的を達成するため、特許請求の範囲に記載の請求項１の半導体装置の製造方法では、リードフレームのアイランドの一側面に半導体素子が実装されるとともに他側面に固定部材が固定され、この固定部材の露出面が露出するように前記半導体素子および前記アイランドが封止部材により封止される半導体装置の製造方法であって、前記アイランドが形成された前記リードフレームを用意する第１工程と、前記アイランドの前記他側面に前記固定部材を固定するとともに前記アイランドの前記一側面に前記半導体素子を実装する第２工程と、前記固定部材および前記半導体素子が取り付けられた前記アイランドを金型内に配置して、型締時にこの金型に設けられる押圧部により前記露出面が前記金型の内壁面に面接触するように前記固定部材を前記内壁面に向けて押圧する第３工程と、前記金型内に前記封止部材を構成する封止用材料を注入して前記固定部材の前記露出面が露出するように前記半導体素子および前記アイランドを封止する第４工程と、を備えることを特徴とする。
請求項２の発明は、請求項１に記載の半導体装置の製造方法において、前記押圧部は、前記金型に複数個所設けられることを特徴とする。
請求項３の発明は、請求項１または２に記載の半導体装置の製造方法において、前記リードフレームには、複数のアイランドが形成されており、前記第２工程では、前記複数のアイランドのそれぞれの前記他側面に共通の前記固定部材を固定することを特徴とする。
請求項４の発明は、請求項１〜３のいずれか一項に記載の半導体装置の製造方法において、前記第２工程では、前記半導体素子が前記アイランドの前記一側面に実装された後に、当該半導体素子と前記封止部材により封止される他の素子とを電気的に接続することを特徴とする。
請求項５の発明は、請求項４に記載の半導体装置の製造方法において、前記第２工程では、前記半導体素子が前記アイランドの前記一側面に実装された後に、当該半導体素子と前記封止部材により封止される他の素子とをワイヤボンディングにより電気的に接続することを特徴とする。
請求項６の発明は、請求項１〜５のいずれか一項に記載の半導体装置の製造方法において、前記固定部材は、絶縁部材に放熱部材の一側面を貼り付けて構成され、前記放熱部材の他側面が前記露出面として前記封止部材から露出することを特徴とする。
請求項７の発明は、請求項６に記載の半導体装置の製造方法において、前記絶縁部材は、接着性を有する絶縁シートであることを特徴とする。
請求項８の発明は、請求項１〜７のいずれか一項に記載の半導体装置の製造方法において、前記押圧部は、前記金型に取り付けられる押圧用ピンであって、前記第３工程では、前記押圧用ピンにより、前記固定部材のうち前記アイランドが固定される固定部と異なる非固定部が前記内壁面に向けて押圧されることを特徴とする。
請求項９の発明は、請求項８に記載の半導体装置の製造方法において、前記リードフレームには、前記アイランドと異なる部位であって、前記押圧用ピンと前記非固定部との双方に押圧状態で接触する接触部が設けられることを特徴とする。
請求項１０の発明は、請求項１〜７のいずれか一項に記載の半導体装置の製造方法において、前記押圧部は、前記金型の分割面に形成されて型締時に前記リードフレームの被挟持部を挟持する挟持部であって、前記リードフレームは、前記被挟持部が前記挟持部により挟持されるとき、当該リードフレームの弾性力により前記アイランドに固定される前記固定部材の前記露出面が前記内壁面に押圧されるように形成されることを特徴とする。
請求項１１の発明は、請求項１０に記載の半導体装置の製造方法において、前記リードフレームは、前記被挟持部が前記挟持部により挟持されるとき、当該リードフレームの弾性力により前記アイランドに固定される前記固定部材の前記露出面が前記内壁面に押圧されるように、前記アイランドが前記被挟持部から離間するほど前記内壁面に近接して形成されることを特徴とする。
請求項１２の発明は、請求項１０または１１に記載の半導体装置の製造方法において、前記押圧部は、前記挟持部と前記金型に取り付けられる押圧用ピンとであって、前記第３工程では、前記押圧用ピンにより、前記固定部材のうち前記アイランドが固定される固定部と異なる非固定部が前記内壁面に向けて押圧されることを特徴とする。
請求項１３の発明は、請求項１２に記載の半導体装置の製造方法において、前記第３工程では、前記押圧用ピンにより、前記非固定部のうち前記被挟持部から離れた部位が前記内壁面に向けて押圧されることを特徴とする。
請求項１４の発明は、請求項１〜１３のいずれか一項に記載の半導体装置の製造方法において、前記金型には、前記封止用材料が注入される注入口と前記内壁面との間であって当該内壁面の近傍に凸部が形成されることを特徴とする。
また、特許請求の範囲に記載の請求項１５の半導体装置では、リードフレームのアイランドの一側面に半導体素子が実装されるとともに他側面に固定部材が固定され、この固定部材の露出面が露出するように前記半導体素子および前記アイランドが封止部材により封止される半導体装置であって、前記リードフレームには、前記アイランドと異なる部位であって、封止用の金型による型締時に当該金型の押圧部と前記固定部材のうち前記露出面とは反対側の面との双方に押圧状態で接触する接触部が設けられることを特徴とする。
請求項１６の発明は、請求項１５に記載の半導体装置において、前記接触部は、前記固定部材の前記反対側の面にのうち外縁近傍にて押圧状態で接触するように形成される。
請求項１の発明では、第１工程により、アイランドが形成されたリードフレームを用意し、第２工程により、アイランドの他側面に固定部材を固定するとともにアイランドの一側面に半導体素子を実装し、第３工程により、固定部材および半導体素子が取り付けられたアイランドを金型内に配置して、型締時にこの金型に設けられる押圧部により露出面が金型の内壁面に面接触するように固定部材を内壁面に向けて押圧し、第４工程により、金型内に封止部材を構成する封止用材料を注入して固定部材の露出面が露出するように半導体素子およびアイランドを封止する。
これにより、型締時に押圧部により露出面が金型の内壁面に面接触するように固定部材が内壁面に向けて押圧された状態で、金型内に封止用材料が注入されるため、露出面と内壁面との間における隙間の発生が抑制されて、露出面でのバリの発生を防止することができる。また、アイランドには直接押圧力が作用しないので、固定部材の押圧時でのアイランドの破損を防止して、アイランドに実装される素子等に接続されるワイヤ等と押圧部とを干渉しにくくすることができる。特に、アイランドの他側面に固定部材が固定された状態で封止されるので、アイランドが固定部材に固定されることなく封止される場合と比較して、アイランドに実装される素子等の電気的接続作業を容易に実施することができる。
したがって、半導体素子を実装したアイランドに固定される固定部材の露出面でのバリの発生を防止して、当該露出面を封止部材から確実に露出させることができる。
なお、第２工程において、他側面への固定部材の固定と一側面への半導体素子の実装とは、どちらを先に実施してもよいが、他側面への固定部材の固定を先に実施する方が、半導体素子の実装時にアイランドが固定部材に固定されているため、半導体素子に関する電気的接続作業が容易になる。
請求項２の発明では、押圧部は、金型に複数個所設けられるため、型締時に各押圧部により露出面が金型の内壁面に面接触するように固定部材の複数の部位が内壁面に向けてそれぞれ押圧されるので、固定部材に反り等が生じる場合であっても、露出面と内壁面との間における隙間の発生を確実に抑制することができる。
請求項３の発明では、第２工程により、複数のアイランドのそれぞれの他側面に共通の固定部材が固定される。このように、複数のアイランドが１つの固定部材に固定される場合であっても、この固定部材を内壁面に向けて押圧することで、その露出面と金型の内壁面との間における隙間の発生を抑制することができる。
請求項４の発明では、第２工程にて、半導体素子がアイランドの一側面に実装された後に、当該半導体素子と封止部材により封止される他の素子とが電気的に接続される。これにより、半導体素子がアイランドに実装された状態で、半導体素子と他の素子とが電気的に接続されるので、アイランドに実装される前の半導体素子と他の素子とを接続する場合と比較して、接続作業を容易に実施することができる。
請求項５の発明では、第２工程にて、半導体素子がアイランドの一側面に実装された後に、当該半導体素子と封止部材により封止される他の素子とがワイヤボンディングにより電気的に接続される。これにより、半導体素子がアイランドに実装された状態で、半導体素子と他の素子とがワイヤボンディングにより電気的に接続されるので、アイランドに実装される前の半導体素子と他の素子とを接続する場合と比較して、ワイヤボンディング作業を容易に実施することができる。
請求項６の発明では、固定部材は、絶縁部材に放熱部材の一側面を貼り付けて構成され、放熱部材の他側面が露出面として封止部材から露出する。このように固定部材が絶縁性と放熱性を兼備する構成であっても、露出面でのバリの発生が防止されるので、固定部材の放熱性および絶縁性を確保することができる。
請求項７の発明では、絶縁部材は、接着性を有する絶縁シートであるため、この絶縁シートを有する固定部材とアイランドの他側面とを容易に接着固定することができる。
請求項８の発明では、第３工程にて、金型に取り付けられる押圧用ピンにより、固定部材のうちアイランドが固定される固定部と異なる非固定部が内壁面に向けて押圧される。このようにしても、アイランドに直接押圧力を作用させることなく、固定部材の露出面と金型の内壁面との間における隙間の発生を抑制することができる。特に、押圧用ピンにより非固定部が押圧されるため、押圧用ピンとアイランドとが離間するので、アイランドに実装される素子等に接続されるワイヤ等と押圧用ピンとを干渉しにくくすることができる。
請求項９の発明では、リードフレームには、アイランドと異なる部位であって、押圧用ピンと非固定部との双方に押圧状態で接触する接触部が設けられるため、アイランドに直接押圧力を作用させることなく、固定部材を内壁面に向けて押圧することができる。
請求項１０の発明では、押圧部は、金型の分割面に形成されて型締時にリードフレームの被挟持部を挟持する挟持部であって、リードフレームは、被挟持部が挟持部により挟持されるとき、当該リードフレームの弾性力によりアイランドに固定される固定部材の露出面が内壁面に押圧されるように形成される。このようにしても、アイランドに直接押圧力を作用させることなく、固定部材の露出面と金型の内壁面との間における隙間の発生を抑制することができる。
請求項１１の発明では、リードフレームは、被挟持部が挟持部により挟持されるとき、当該リードフレームの弾性力によりアイランドに固定される固定部材の露出面が内壁面に押圧されるように、アイランドが被挟持部から離間するほど内壁面に近接して形成される。これにより、アイランドが被挟持部から離間するほど内壁面から離間するように形成される場合と比較して、リードフレームの弾性力に基づく固定部材を内壁面に押し付ける力が位置によってばらつくことが抑制されるので、固定部材の露出面と金型の内壁面との間における隙間の発生を確実に抑制することができる。
請求項１２の発明では、押圧部は、上記挟持部と金型に取り付けられる押圧用ピンとであって、第３工程では、押圧用ピンにより、固定部材のうちアイランドが固定される固定部と異なる非固定部が内壁面に向けて押圧される。これにより、固定部材は、リードフレームの弾性力と押圧用ピンによる押圧力とによりその露出面が内壁面に押圧されるので、露出面と内壁面との間における隙間の発生を確実に抑制することができる。
請求項１３の発明では、第３工程にて、押圧用ピンにより、非固定部のうち被挟持部から離れた部位が内壁面に向けて押圧される。これにより、リードフレームの弾性力と押圧用ピンによる押圧力とが互いに離れた位置にて固定部材に作用するので、これら弾性力および押圧力が互いに近接する位置にて固定部材に作用する場合と比較して、固定部材を内壁面に押し付ける力が位置によってばらつくことが抑制されるので、露出面と内壁面との間における隙間の発生を確実に抑制することができる。
請求項１４の発明では、金型には、封止用材料が注入される注入口と内壁面との間であって当該内壁面の近傍に凸部が形成される。これにより、注入口から注入された封止用材料が凸部を乗り越えると、この封止用材料が固定部材を内壁面に対して押圧するように当該固定部材に向けて流動するので、露出面と内壁面との間における隙間の発生をより抑制することができる。
請求項１５の発明では、リードフレームには、アイランドと異なる部位であって、封止用の金型による型締時に当該金型の押圧部と固定部材のうち露出面とは反対側の面との双方に押圧状態で接触する接触部が設けられている。これにより、当該半導体素子の製造時には、アイランドに直接押圧力を作用させることなく、固定部材の露出面を金型の内壁面に向けて押圧することができるので、露出面と内壁面との間における隙間の発生が抑制されて、半導体素子を実装したアイランドに固定される固定部材の露出面でのバリの発生を防止して、当該露出面を封止部材から確実に露出させることができる。
請求項１６の発明では、接触部は、固定部材の反対側の面にのうち外縁近傍にて押圧状態で接触するように形成されるため、露出面と内壁面との間における隙間の発生を確実に抑制することができる。
第１実施形態に係る半導体装置の構成を概略的に示す断面図である。 図１の両アイランドと固定部材との接着固定状態を示す説明図である。 第１実施形態における半導体装置の製造方法の工程の一部を示す説明図である。 第１実施形態における半導体装置の製造方法の工程の一部を示す説明図である。 図３（Ｂ）の両アイランドと固定部材との接着固定状態を示す説明図である。 第１実施形態の第１変形例に係る半導体装置の要部を示す説明図である。 第１実施形態の第２変形例に係る半導体装置の要部を示す説明図である。 第１実施形態の第３変形例に係る半導体装置の要部を示す説明図である。 図９（Ａ）は、第１実施形態の第４変形例に係る半導体装置の要部を示す断面図であり、図９（Ｂ）は、図９（Ａ）のアイランドと固定部材との接着固定状態を示す説明図である。 図１０（Ａ）は、第１実施形態の第５変形例に係る半導体装置の要部を示す断面図であり、図１０（Ｂ）は、図１０（Ａ）のアイランドと固定部材との接着固定状態を示す説明図である。 第１実施形態の第６変形例に係る半導体装置の要部を示す説明図である。 図１１のリードフレームの製造方法の工程を示す説明図である。 第１実施形態の第７変形例に係る半導体装置の要部を示す説明図である。 第１実施形態の第８変形例に係る半導体装置の要部を示す説明図である。 図１５（Ａ）は、第１実施形態の第９変形例に係る半導体装置の要部を示す説明図であり、図１５（Ｂ）は、図１５（Ａ）に示す１５Ｂ−１５Ｂ線相当の切断面による断面図である。 第２実施形態に係る半導体装置の要部を示す一部断面図である。 第３実施形態に係る半導体装置の要部を示す一部断面図である。
［第１実施形態］
以下、本発明の半導体装置の製造方法を具現化した第１実施形態について、図面を参照して説明する。図１は、第１実施形態に係る半導体装置１０の構成を概略的に示す断面図である。図２は、図１の両アイランド２１，３１と固定部材５０との接着固定状態を示す説明図である。
図１および図２に示すように、半導体装置１０は、２つのパワー素子１１，１２および制御ＩＣ１３と、パワー素子１１が実装されるアイランド２１が形成される第１リードフレーム２０と、パワー素子１２が実装されるアイランド３１が形成される第２リードフレーム３０と、制御ＩＣ１３が実装されるアイランド４１が形成される第３リードフレーム４０と、アイランド２１およびアイランド３１が固定される固定部材５０とを備えており、各リードフレーム２０，３０，４０の外側端部２２，３２，４２と固定部材５０の露出面５０ａとが露出するようにモールド樹脂６０により封止されて構成されている。なお、半導体装置１０は、他の素子やリードフレームが電気的に接続されてモールド樹脂６０により封止されて構成されてもよい。
両パワー素子１１，１２は、制御ＩＣ１３に細線ワイヤ１６等を介して電気的に接続されるとともに、他のリードフレーム１４，１５にアルミワイヤ１７等を介して電気的に接続されている。なお、上述したワイヤ１６，１７は、Ａｌにより形成されることに限らず、例えば、ＡｕやＣｕなどの導電性材料により形成されてもよい。
第１リードフレーム２０は、モールド樹脂６０の裏面６０ａ近傍にてこの裏面６０ａに平行に位置する矩形状のアイランド２１と、モールド樹脂６０の高さ方向中間部位に位置する外側端部２２とが連結部２３を介して連結するように形成されている。また、第２リードフレーム３０も、第１リードフレーム２０と同様に、モールド樹脂６０の裏面６０ａ近傍にてこの裏面６０ａに平行に位置する矩形状のアイランド３１と、モールド樹脂６０の高さ方向中間部位に位置する外側端部３２とが連結部３３を介して連結するように形成されている。なお、両リードフレーム２０，３０の詳細形状の説明については後述する。
固定部材５０は、絶縁部材として機能する接着性を有する絶縁シート５１に、絶縁シート５１の保持部材として機能するとともに放熱部材として機能する銅箔５２の一側面を貼り付けて構成されている。銅箔５２は、その厚さが例えば０．１ｍｍ程度に設定されており、その他側面が、露出面５０ａとしてモールド樹脂６０の裏面６０ａから露出する。絶縁シート５１は、アイランド２１およびアイランド３１がそれぞれ接着固定されるため、アイランド２１およびアイランド３１よりも広くなるように矩形状に形成されている（図２参照）。
なお、本第１実施形態では、絶縁シート５１は、Ｂステージ状態のエポキシ樹脂に対してアルミナ、ＢＮ（窒化硼素）あるいはＡｌＮ（窒化アルミ）等の絶縁性のフィラーを含浸して形成されているが、これに限らず、例えば、ポリイミドなどの熱硬化性樹脂に対してアルミナ、ＢＮ（窒化硼素）あるいはＡｌＮ（窒化アルミ）等の絶縁性のフィラーを含浸して形成されてもよい。また、銅箔５２に代えて、アルミ箔や銅板（厚み０．２〜２ｍｍ）など保持機能や放熱機能を有する部材を採用してもよい。また、銅箔５２に代えて、セパレートフィルムとしてＰＥＴなどのフィルム材を採用してもよい。この場合、このフィルム材を、アイランドへの接着固定後やモールド後にはがしてもよい。
次に、本実施形態に係る半導体装置１０の製造方法の工程を、図３〜図５を用いて詳細に説明する。図３（Ａ）〜（Ｃ）および図４（Ｄ），（Ｅ）は、第１実施形態における半導体装置１０の製造方法の工程を示す説明図である。図５は、図３（Ｂ）の両アイランド２１，３１と固定部材５０との接着固定状態を示す説明図である。
まず、図３（Ａ）に示すように、アイランド２１が形成された第１リードフレーム２０やアイランド３１が形成された第２リードフレーム３０を用意する。なお、図３（Ａ）に示す工程は、特許請求の範囲に記載の「第１工程」の一例に相当し得る。
次に、図３（Ｂ）および図５に示すように、絶縁シート５１に銅箔５２を貼り付けた固定部材５０を用意し、この固定部材５０の絶縁シート５１上にアイランド２１の他側面２１ｂおよびアイランド３１の他側面３１ｂを接着固定する。
続いて、図３（Ｃ）に示すように、パワー素子１１，１２を用意し、パワー素子１１をアイランド２１の一側面２１ａにはんだ１８等を介して実装するとともに、パワー素子１２をアイランド３１の一側面３１ａにはんだ１８等を介して実装する。また、用意した制御ＩＣ１３を、用意した第３リードフレーム４０のアイランド４１にはんだ１８等を介して実装する。そして、両パワー素子１１，１２と制御ＩＣ１３とを細線ワイヤ１６等を介して電気的に接続するとともに、両パワー素子１１，１２と別途用意した他のリードフレーム１４，１５とをアルミワイヤ１７等を介して電気的に接続する。なお、図３（Ｂ）、図３（Ｃ）および図５に示す工程は、特許請求の範囲に記載の「第２工程」の一例に相当し得る。なお、パワー素子１１，１２をアイランド２１，３１の一側面２１ａ、３１ａに実装する工程（図３（Ｃ））を、固定部材５０にアイランド２１の他側面２１ｂおよびアイランド３１の他側面３１ｂを接着固定する工程（図３（Ｂ））よりも先に実施してもよいが、他側面２１ｂ，３１ｂへの固定部材５０の固定を先に実施する方（本実施形態の方）が、パワー素子１１，１２の実装時にアイランド２１，３１が固定部材５０に固定されているため、パワー素子１１，１２に関する電気的接続作業が容易になる。
そして、図４（Ｄ）に示すように、固定部材５０および両パワー素子１１，１２が取り付けられたアイランド２１，３１を上型７１および下型７２にて構成される金型７０内の所定の位置に配置する。そして、型締時には、この金型７０に設けられる押圧部により、固定部材５０の露出面５０ａが下型７２の内壁面７２ａに面接触するように、固定部材５０が内壁面７２ａに向けて押圧される。
具体的には、本第１実施形態では、上記押圧部の一つとして、上型７１に取り付けられる２つの円錐台状の押圧用ピン７３が採用されている。図４（Ｄ）に示す工程では、両押圧用ピン７３により、固定部材５０のうちアイランド２１，３１が固定される固定部と異なる非固定部５０ｂであって外側端部２２，３２から離れた部位（図２の領域Ｓ１参照）が内壁面７２ａに向けてそれぞれ押圧される。
また、本第１実施形態では、上記押圧部の一つとして、上型７１および下型７２の分割面に形成されて型締時にリードフレーム２０，３０の外側端部２２，３２を上下から挟持する挟持部７４が設けられている。ここで、リードフレーム２０，３０は、外側端部２２，３２が挟持部７４により挟持されるとき、当該リードフレーム２０，３０の弾性力によりアイランド２１，３１に固定される固定部材５０の露出面５０ａが内壁面７２ａに押圧されるように形成されている。これにより、図４（Ｄ）に示す工程では、リードフレーム２０，３０の外側端部２２，３２が挟持部７４により挟持されることで、アイランド２１，３１に固定される固定部材５０の露出面５０ａが内壁面７２ａに押圧されることとなる。なお、図４（Ｄ）に示す工程は、特許請求の範囲に記載の「第３工程」の一例に相当し、外側端部２２，３２は、特許請求の範囲に記載の「被挟持部」の一例に相当し得る。
そして、固定部材５０の露出面５０ａが内壁面７２ａに押圧された状態で、図４（Ｅ）に示すように、金型７０内にモールド樹脂６０を構成する封止用材料を注入して固定部材５０の露出面５０ａが露出するようにパワー素子１１，１２およびアイランド２１，３１を封止することで、図１に示す半導体装置１０が完成する。なお、図４（Ｅ）に示す工程は、特許請求の範囲に記載の「第４工程」の一例に相当し得る。
以上説明したように、本第１実施形態に係る半導体装置１０では、図３（Ａ）に示す工程により、アイランド２１，３１が形成されたリードフレーム２０，３０を用意し、図３（Ｂ）および図３（Ｃ）に示す工程により、アイランド２１，３１の他側面２１ｂ，３１ｂに固定部材５０を固定するとともにアイランド２１，３１の一側面２１ａ，３１ａにパワー素子１１，１２を実装し、図４（Ｄ）に示す工程により、固定部材５０およびパワー素子１１，１２が取り付けられたアイランド２１，３１を金型７０内に配置して、型締時にこの金型７０に設けられる押圧部（７３，７４）により露出面５０ａが金型７０の内壁面７２ａに面接触するように固定部材５０を内壁面７２ａに向けて押圧し、図４（Ｅ）に示す工程により、金型７０内にモールド樹脂６０を構成する封止用材料を注入して固定部材５０の露出面５０ａが露出するようにパワー素子１１，１２およびアイランド２１，３１等を封止する。
これにより、型締時に押圧部（７３，７４）により露出面５０ａが金型７０の内壁面７２ａに面接触するように固定部材５０が内壁面７２ａに向けて押圧された状態で、金型７０内に封止用材料が注入されるため、露出面５０ａと内壁面７２ａとの間における隙間の発生が抑制されて、露出面５０ａでのバリの発生を防止することができる。また、アイランド２１，３１には直接押圧力が作用しないので、固定部材５０の押圧時でのアイランド２１，３１の破損を防止して、アイランド２１，３１に実装される素子等に接続されるワイヤ１６，１７等と押圧部（７３）とを干渉しにくくすることができる。特に、アイランド２１，３１の他側面２１ｂ，３１ｂに固定部材５０が固定された状態で封止されるので、アイランド２１，３１が固定部材５０に固定されることなく封止される場合と比較して、アイランド２１，３１に実装されるパワー素子１１，１２等の電気的接続作業を容易に実施することができる。
したがって、パワー素子１１，１２等の半導体素子を実装したアイランド２１，３１に固定される固定部材５０の露出面５０ａでのバリの発生を防止して、当該露出面５０ａをモールド樹脂６０から確実に露出させることができる。
また、本第１実施形態に係る半導体装置１０では、押圧用ピン７３や挟持部７４などの押圧部が、金型７０に複数個所設けられることとなるため、型締時に各押圧部により露出面５０ａが金型７０の内壁面７２ａに面接触するように固定部材５０の複数の部位が内壁面７２ａに向けてそれぞれ押圧されるので、固定部材５０に反り等が生じる場合であっても、露出面５０ａと内壁面７２ａとの間における隙間の発生を確実に抑制することができる。
さらに、本第１実施形態に係る半導体装置１０では、図３（Ｂ）に示す工程により、２つのアイランド２１，３１のそれぞれの他側面２１ｂ，３１ｂに共通の固定部材５０が固定される。このように、２つのアイランド２１，３１が１つの固定部材５０に固定される場合であっても、この固定部材５０を内壁面７２ａに向けて押圧することで、その露出面５０ａと金型７０の内壁面７２ａとの間における隙間の発生を抑制することができる。また、複数のアイランドが１つの固定部材５０に固定される場合であっても上記効果を奏する。
さらにまた、本第１実施形態に係る半導体装置１０では、図３（Ｃ）に示す工程にて、パワー素子１１，１２がアイランド２１，３１の一側面２１ａ，３１ａに実装された後に、当該パワー素子１１，１２と制御ＩＣ１３とが電気的に接続される。これにより、パワー素子１１，１２がアイランド２１，３１に実装された状態で、パワー素子１１，１２と制御ＩＣ１３とがワイヤ１６，１７等により電気的に接続されるので、アイランド２１，３１に実装される前の半導体素子と他の素子とを接続する場合と比較して、接続作業を容易に実施することができる。
また、本第１実施形態に係る半導体装置１０では、固定部材５０は、絶縁シート５１に銅箔５２の一側面を貼り付けて構成され、銅箔５２の他側面が露出面５０ａとしてモールド樹脂６０から露出する。このように固定部材５０が絶縁性と放熱性を兼備する構成であっても、露出面５０ａでのバリの発生が防止されるので、固定部材５０の放熱性および絶縁性を確保することができる。
特に、絶縁部材として接着性を有する絶縁シート５１を採用するため、この絶縁シート５１を有する固定部材５０とアイランド２１，３１の他側面２１ｂ，３１ｂとを容易に接着固定することができる。
さらに、本第１実施形態に係る半導体装置１０では、図４（Ｄ）に示す工程にて、金型７０の上型７１に取り付けられる押圧用ピン７３により、固定部材５０の非固定部５０ｂの一部が内壁面７２ａに向けて押圧される。このようにしても、アイランド２１，３１に直接押圧力を作用させることなく、固定部材５０の露出面５０ａと金型７０の内壁面７２ａとの間における隙間の発生を抑制することができる。特に、押圧用ピン７３により非固定部５０ｂが押圧されるため、押圧用ピン７３とアイランド２１，３１とが離間するので、アイランド２１，３１に実装される素子等に接続されるワイヤ１６，１７等と押圧用ピン７３とを干渉しにくくすることができる。
さらにまた、本第１実施形態に係る半導体装置１０では、押圧部として、金型７０の分割面に形成されて型締時にリードフレーム２０，３０の外側端部２２，３２を挟持する挟持部７４が形成され、リードフレーム２０，３０は、外側端部２２，３２が挟持部７４により挟持されるとき、当該リードフレーム２０，３０の弾性力によりアイランド２１，３１に固定される固定部材５０の露出面５０ａが内壁面７２ａに押圧されるように形成される。このようにしても、アイランド２１，３１に直接押圧力を作用させることなく、固定部材５０の露出面５０ａと金型７０の内壁面７２ａとの間における隙間の発生を抑制することができる。
特に、押圧部として、上記挟持部７４と押圧用ピン７３との双方を採用することで、両部材の相乗効果により、固定部材５０は、リードフレーム２０，３０の弾性力と押圧用ピン７３による押圧力とによりその露出面５０ａが内壁面７２ａに押圧されるので、露出面５０ａと内壁面７２ａとの間における隙間の発生を確実に抑制することができる。
また、本第１実施形態に係る半導体装置１０では、押圧用ピン７３により、非固定部５０ｂのうち外側端部２２，３２から離れた部位（図２の斜線領域Ｓ１参照）が内壁面７２ａに向けて押圧される。これにより、リードフレーム２０，３０の弾性力と押圧用ピン７３による押圧力とが互いに離れた位置にて固定部材５０に作用するので、これら弾性力および押圧力が互いに近接する位置にて固定部材５０に作用する場合と比較して、固定部材５０を内壁面７２ａに押し付ける力が位置によってばらつくことが抑制されるので、露出面５０ａと内壁面７２ａとの間における隙間の発生を確実に抑制することができる。
図６は、第１実施形態の第１変形例に係る半導体装置１０の要部を示す説明図である。図７は、第１実施形態の第２変形例に係る半導体装置１０の要部を示す説明図である。図８は、第１実施形態の第３変形例に係る半導体装置１０の要部を示す説明図である。図９（Ａ）は、第１実施形態の第４変形例に係る半導体装置１０の要部を示す断面図であり、図９（Ｂ）は、図９（Ａ）のアイランド２１と固定部材５０との接着固定状態を示す説明図である。図１０（Ａ）は、第１実施形態の第５変形例に係る半導体装置１０の要部を示す断面図であり、図１０（Ｂ）は、図１０（Ａ）のアイランド２４ａ，２４ｂと固定部材５０との接着固定状態を示す説明図である。図１１は、第１実施形態の第６変形例に係る半導体装置１０の要部を示す説明図である。図１２は、図１１のリードフレーム２０ｃの製造方法の工程を示す説明図である。図１３は、第１実施形態の第７変形例に係る半導体装置１０の要部を示す説明図である。図１４は、第１実施形態の第８変形例に係る半導体装置１０の要部を示す説明図である。図１５（Ａ）は、第１実施形態の第９変形例に係る半導体装置１０の要部を示す説明図であり、図１５（Ｂ）は、図１５（Ａ）に示す１５Ｂ−１５Ｂ線相当の切断面による断面図である。
第１実施形態の第１変形例として、図６に示すように、押圧用ピン７３にて固定部材５０の非固定部５０ｂを押圧する位置は、アイランド２１とアイランド３１との間であってもよい（図６の斜線領域Ｓ２参照）。
また、第１実施形態の第２変形例として、図７に示すように、押圧用ピン７３にて固定部材５０の非固定部５０ｂを押圧する位置は、外側端部２２，３２から離れた部位（図７の斜線領域Ｓ１参照）に限らず、外側端部２２，３２に近接する部位であってもよい（図７の斜線領域Ｓ３，Ｓ４参照）。なお、上述したように、領域Ｓ１を押圧する方が、領域Ｓ３または領域Ｓ４を押圧するよりも、固定部材５０を内壁面７２ａに押し付ける力のばらつきが抑制されることとなる。また、領域Ｓ１だけでなく、領域Ｓ３および領域Ｓ４も同時に押圧することで、固定部材５０を内壁面７２ａに押し付ける力のばらつきを抑制して、露出面５０ａと内壁面７２ａとの間における隙間の発生を抑制してもよい。
また、第１実施形態の第３変形例として、図８に示すように、固定部材５０の絶縁シート５１上に接着固定されるリードフレーム１９ａ，１９ｂを別途設け、このリードフレーム１９ａ，１９ｂを押圧用ピン７３にて押圧してもよい（図８の斜線領域Ｓ１，Ｓ２参照）。すなわち、リードフレーム１９ａ，１９ｂは、型締時に押圧用ピン７３と固定部材５０との双方に押圧状態で接触することとなる。このとき、外側端部２２，３２から離れた部位、例えば、固定部材５０の外縁近傍を押圧用ピン７３にて押圧することで、露出面５０ａと内壁面７２ａとの間における隙間の発生が確実に抑制されて、固定部材５０を内壁面７２ａに押し付ける力のばらつきが抑制される。また、リードフレーム１９ｂからずれた位置を押圧してもよいし（図８の斜線領域Ｓ５参照）、矩形状の押圧用ピンにてリードフレーム１９ｂを押圧してもよい（図８の斜線領域Ｓ６参照）。また、固定部材５０からずれた位置を押圧してもよい（図８の斜線領域Ｓ７参照）。なお、リードフレーム１９ａ，１９ｂとしては、例えば、１０Ｖ未満の電位しか発生しないような小信号用のリードフレームを利用してもよい。このリードフレームや絶縁シート５１の破損により絶縁性が低下しても、小信号用であれば品質に影響が少ないからである。なお、リードフレーム１９ａ，１９ｂは、特許請求の範囲に記載の「接触部」の一例に相当し得る。
また、第１実施形態の第４変形例として、図９に示すように、第１リードフレーム２０または第２リードフレーム３０に代えてリードフレーム２０ａを採用してもよい。このリードフレーム２０ａは、２つの外側端部２２ａ，２２ｂを有しており、アイランド２１の両端と外側端部２２ａ，２２ｂとが連結部２３ａ，２３ｂによりそれぞれ連結されて形成されている。これにより、成形時に外側端部２２ａ，２２ｂが挟持部７４によりそれぞれ挟持されることで、当該リードフレーム２０ａの弾性力がアイランド２１の両端を基準に作用するので、成形時に１つの外側端部のみが挟持部７４により挟持される場合と比較して、固定部材５０の露出面５０ａを金型７０の内壁面７２ａに確実に押圧することができる。
また、第１実施形態の第５変形例として、図１０に示すように、リードフレーム２０，３０に代えてリードフレーム２０ｂを採用してもよい。このリードフレーム２０ｂは、２つアイランド２４ａ，２４ｂを有しており、これらアイランド２４ａ，２４ｂ間の部位と外側端部２２とが連結部２３により連結されて形成されている。このようにしても、成形時に外側端部２２が挟持部７４により挟持されることで、当該リードフレーム２０ｂの弾性力がアイランド２４ａ，２４ｂのそれぞれに作用して、固定部材５０の露出面５０ａを金型７０の内壁面７２ａに押圧することができる。
また、第１実施形態の第６変形例として、図１１に示すように、第１リードフレーム２０または第２リードフレーム３０に代えてリードフレーム２０ｃを採用してもよい。このリードフレーム２０ｃは、アイランド２１と外側端部２２とが連結部２５により連結されて構成されている。連結部２５は、断面Ｃ字状の第１連結部２５ａおよび第２連結部２５ｂが連結するように構成されており、第１連結部２５ａの下端部が第２連結部２５ｂ上端部よりも下方に位置するように形成されている（図１１の符号Ｘ参照）。
このリードフレーム２０ｃは、例えば、図１２（Ａ）〜（Ｃ）に例示するようにして成形される。まず、図１２（Ａ）に示すように、アイランド２１が形成された平板状のフレーム素材を用意するとともに第１連結部２５ａを成形するための治具８１を用意し、この治具８１にフレーム素材を巻き付けることで、第１連結部２５ａが成形される。そして、図１２（Ｂ）に示すように、第２連結部２５ｂを成形するための治具８２を用意し、治具８１が第１連結部２５ａに巻き付けられたフレーム素材を、治具８２に巻き付けることで、図１２（Ｃ）に示すように、第２連結部２５ｂが成形される。これにより、図１１に示すリードフレーム２０ｃが完成する。
このように形成されるリードフレーム２０ｃは、第１連結部２５ａの下端部が第２連結部２５ｂ上端部よりも下方に位置するように形成されているために、連結部２５のバネ性を利用することで、アイランド２１が内壁面７２ａに向けて押圧されるように外側端部２２に支持されることとなる。これにより、成形時に外側端部２２が挟持部７４により挟持されることで、アイランド２１に固定される固定部材５０の露出面５０ａを金型７０の内壁面７２ａに対して確実に押圧することができる。なお、治具８１および治具８２は、断面多角形状に形成されているが、これに限らず、例えば、断面円形状に形成されてもよい。
また、第１実施形態の第７変形例として、図１３に示すように、第１リードフレーム２０と第３リードフレーム４０とを連結部９０により連結してもよい。これにより、アイランド２１に対して第１リードフレーム２０および第３リードフレーム４０の双方の弾性力を作用させることができるので、アイランド２１に固定される固定部材５０の露出面５０ａを金型７０の内壁面７２ａに対して確実に押圧することができる。また、第２リードフレーム３０と第３リードフレーム４０とを連結部９０により連結してもよいし、上述した第３変形例の様に、別途設けられるリードフレーム１９ａ，１９ｂと第３リードフレーム４０とを連結しても、上記効果を奏する。
また、第１実施形態の第８変形例として、図１４に示すように、両リードフレーム２０，３０のアイランド２１，３１に対して、さらに他の外側端部２６ａ，３６ａを連結部２６ｂ，３６ｂを介して連結してもよい。この場合、アイランド２１は、複数の外側端部２２，２６ａに連結され、アイランド３１は、複数の外側端部３２，３６ａに連結されるので、リードフレーム２０，３０の弾性力を効果的に利用して、アイランド２１，３１に固定される固定部材５０の露出面５０ａを内壁面７２ａに好適に押圧することができる。
また、第１実施形態の第９変形例として、図１５（Ａ），（Ｂ）に示すように、第１リードフレーム２０および第２リードフレーム３０に代えて第１リードフレーム２０ｄおよび第２リードフレーム３０ｄを採用してもよい。第１リードフレーム２０ｄおよび第２リードフレーム３０ｄは、アイランド２１に連結する外側端部２２と，アイランド３１に連結する外側端部３２とが、互いに向かい合うように形成されている。これにより、固定部材５０が両側から押圧されるため、固定部材５０の露出面５０ａを内壁面７２ａに好適に押圧することができる。
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置について図１６を参照して説明する。図１６は、第２実施形態に係る半導体装置１０の要部を示す一部断面図である。
図１６に示すように、本第２実施形態に係る半導体装置１０は、リードフレーム２０，３０に代えてリードフレーム２０ｅ，３０ｅを採用する点が、上記第１実施形態および各変形例に係る半導体装置と異なる。したがって、第１実施形態の半導体装置と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
図１６に示すように、第１リードフレーム２０ｅは、外側端部２２が金型７０の挟持部７４により挟持されるとき、当該第１リードフレーム２０ｅの弾性力によりアイランド２１に固定される固定部材５０の露出面５０ａが内壁面７２ａに押圧されるように、アイランド２１が外側端部２２から離間するほど内壁面７２ａに近接して形成される。また、第２リードフレーム３０ｅも、第１リードフレーム２０ｅと同様に、外側端部３２が挟持部７４により挟持されるとき、当該第２リードフレーム３０ｅの弾性力によりアイランド３１に固定される固定部材５０の露出面５０ａが内壁面７２ａに押圧されるように、アイランド３１が外側端部３２から離間するほど内壁面７２ａに近接して形成される。なお、図１６では、内壁面７２ａに平行な面を二点鎖線αにて図示している。
これにより、アイランド２１，３１が外側端部２２，３２から離間するほど内壁面７２ａから離間するように形成される場合と比較して、リードフレーム２０ｅ，３０ｅの弾性力に基づく固定部材５０を内壁面７２ａに押し付ける力が位置によってばらつくことが抑制されるので、固定部材５０の露出面５０ａと金型７０の内壁面７２ａとの間における隙間の発生を確実に抑制することができる。なお、上述した第１実施形態の各変形例におけるリードフレームを、本第２実施形態と同様に、アイランドが外側端部から離間するほど内壁面に近接するように形成することで、上記効果を奏する。
また、リードフレーム２０ｅ，３０ｅの弾性力に基づく固定部材５０を内壁面７２ａに均等に押し付ける力を強めるために、リードフレーム２０ｅ，３０ｅを反らせるように形成してもよい。なお、上述した第１実施形態の各変形例におけるリードフレームを反らせるように形成することで、各リードフレームの弾性力に基づく固定部材５０を内壁面７２ａに押し付ける力を強めてもよい。
［第３実施形態］
次に、本発明の第３実施形態に係る半導体装置について図１７を参照して説明する。図１７は、第３実施形態に係る半導体装置１０の要部を示す一部断面図である。
図１７に示すように、本第３実施形態に係る半導体装置１０は、金型７０に代えて金型７０ａを採用する点が、上記第１実施形態および各変形例に係る半導体装置と異なる。したがって、第１実施形態の半導体装置と実質的に同一の構成部分には、同一符号を付し、その説明を省略する。
図１７に示すように、金型７０ａの下型７２には、封止用材料が注入される注入口（図示略）と内壁面７２ａとの間であって当該内壁面７２ａの近傍にて固定部材５０の外縁に沿うように凸部７５が形成される。なお、金型７０ａの注入口の少なくとも１つは、第３リードフレーム４０の外側端部４２を挟持する部位の近傍に設けられている。なお、図１７では、封止用材料の図示を省略している。
これにより、注入口から注入された封止用材料が凸部７５を乗り越えると、この封止用材料が固定部材５０を内壁面７２ａに対して押圧するように当該固定部材５０に向けて流動するので（図１７の矢印β参照）、固定部材５０の露出面５０ａと金型７０の内壁面７２ａとの間における隙間の発生をより抑制することができる。なお、金型７０の上型７１に凸部を設けて、凸部に沿い流動する封止用材料が固定部材５０を内壁面７２ａに対して押圧することで、固定部材５０の露出面５０ａと金型７０の内壁面７２ａとの間における隙間の発生を抑制してもよい。なお、上述した第２実施形態や第１実施形態の各変形例における金型を、本第３実施形態と同様に、内壁面７２ａの近傍にて固定部材５０の外縁に沿うように凸部７５を設けることで、上記効果を奏する。
なお、本発明は上記各実施形態およびその変形例に限定されるものではなく、以下のように具体化してもよい。
（１）上述した固定部材５０を内壁面７２ａに向けて押圧する押圧部として、金型７０の押圧用ピン７３のみを採用してもよいし、挟持部７４のみを採用してもよい。また、上記押圧部として、押圧用ピン７３および挟持部７４に加えて、固定部材５０を内壁面７２ａに向けて押圧するための他の部材を採用してもよい。
（２）アイランド２１，３１等に実装される素子は、パワー素子１１，１２に限らず、他の半導体素子であってもよい。
１０…半導体装置
１１，１２…パワー素子（半導体素子）
１３…制御ＩＣ
１９ａ，１９ｂ…リードフレーム（接触部）
２０，２０ａ〜２０ｅ，３０，３０ｄ，３０ｅ，４０…リードフレーム
２１，２４ａ，２４ｂ，３１，４１…アイランド
２２，２６ａ，３２，３６ａ…外側端部（被挟持部）
５０…固定部材
５０ａ…露出面
５０ｂ…非固定部
５１…絶縁シート（絶縁部材）
５２…銅箔（放熱部材）
６０…モールド樹脂（封止部材）
７０，７０ａ…金型
７１…上型
７２…下型
７２ａ…内壁面
７３…押圧用ピン（押圧部）
７４…挟持部（押圧部）
７５…凸部

Claims (16)

  1. リードフレームのアイランドの一側面に半導体素子が実装されるとともに他側面に固定部材が固定され、この固定部材の露出面が露出するように前記半導体素子および前記アイランドが封止部材により封止される半導体装置の製造方法であって、
    前記アイランドが形成された前記リードフレームを用意する第１工程と、
    前記アイランドの前記他側面に前記固定部材を固定するとともに前記アイランドの前記一側面に前記半導体素子を実装する第２工程と、
    前記固定部材および前記半導体素子が取り付けられた前記アイランドを金型内に配置して、型締時にこの金型に設けられる押圧部により前記露出面が前記金型の内壁面に面接触するように前記固定部材を前記内壁面に向けて押圧する第３工程と、
    前記金型内に前記封止部材を構成する封止用材料を注入して前記固定部材の前記露出面が露出するように前記半導体素子および前記アイランドを封止する第４工程と、
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記押圧部は、前記金型に複数個所設けられることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記リードフレームには、複数のアイランドが形成されており、
    前記第２工程では、前記複数のアイランドのそれぞれの前記他側面に共通の前記固定部材を固定することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２工程では、前記半導体素子が前記アイランドの前記一側面に実装された後に、当該半導体素子と前記封止部材により封止される他の素子とを電気的に接続することを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記第２工程では、前記半導体素子が前記アイランドの前記一側面に実装された後に、当該半導体素子と前記封止部材により封止される他の素子とをワイヤボンディングにより電気的に接続することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記固定部材は、絶縁部材に放熱部材の一側面を貼り付けて構成され、前記放熱部材の他側面が前記露出面として前記封止部材から露出することを特徴とする請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記絶縁部材は、接着性を有する絶縁シートであることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記押圧部は、前記金型に取り付けられる押圧用ピンであって、
    前記第３工程では、前記押圧用ピンにより、前記固定部材のうち前記アイランドが固定される固定部と異なる非固定部が前記内壁面に向けて押圧されることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記リードフレームには、前記アイランドと異なる部位であって、前記押圧用ピンと前記非固定部との双方に押圧状態で接触する接触部が設けられることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記押圧部は、前記金型の分割面に形成されて型締時に前記リードフレームの被挟持部を挟持する挟持部であって、
    前記リードフレームは、前記被挟持部が前記挟持部により挟持されるとき、当該リードフレームの弾性力により前記アイランドに固定される前記固定部材の前記露出面が前記内壁面に押圧されるように形成されることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
  11. 前記リードフレームは、前記被挟持部が前記挟持部により挟持されるとき、当該リードフレームの弾性力により前記アイランドに固定される前記固定部材の前記露出面が前記内壁面に押圧されるように、前記アイランドが前記被挟持部から離間するほど前記内壁面に近接して形成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記押圧部は、前記挟持部と前記金型に取り付けられる押圧用ピンとであって、
    前記第３工程では、前記押圧用ピンにより、前記固定部材のうち前記アイランドが固定される固定部と異なる非固定部が前記内壁面に向けて押圧されることを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
  13. 前記第３工程では、前記押圧用ピンにより、前記非固定部のうち前記被挟持部から離れた部位が前記内壁面に向けて押圧されることを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 前記金型には、前記封止用材料が注入される注入口と前記内壁面との間であって当該内壁面の近傍に凸部が形成されることを特徴とする請求項１〜１３のいずれか一項に記載の半導体装置の製造方法。
  15. リードフレームのアイランドの一側面に半導体素子が実装されるとともに他側面に固定部材が固定され、この固定部材の露出面が露出するように前記半導体素子および前記アイランドが封止部材により封止される半導体装置であって、
    前記リードフレームには、前記アイランドと異なる部位であって、封止用の金型による型締時に当該金型の押圧部と前記固定部材のうち前記露出面とは反対側の面との双方に押圧状態で接触する接触部が設けられることを特徴とする半導体装置。
  16. 前記接触部は、前記固定部材の前記反対側の面にのうち外縁近傍にて押圧状態で接触するように形成されることを特徴とする請求項１５に記載の半導体装置。
JP2010201025A 2010-09-08 2010-09-08 半導体装置の製造方法 Expired - Fee Related JP5598189B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010201025A JP5598189B2 (ja) 2010-09-08 2010-09-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010201025A JP5598189B2 (ja) 2010-09-08 2010-09-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012059885A true JP2012059885A (ja) 2012-03-22
JP5598189B2 JP5598189B2 (ja) 2014-10-01

Family

ID=46056636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010201025A Expired - Fee Related JP5598189B2 (ja) 2010-09-08 2010-09-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5598189B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041852A (ja) * 2012-08-21 2014-03-06 Mitsubishi Electric Corp パワーモジュール
JP2014072304A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体モジュールの製造方法、半導体モジュール
JP2015037103A (ja) * 2013-08-12 2015-02-23 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
JPWO2015145752A1 (ja) * 2014-03-28 2017-04-13 三菱電機株式会社 半導体モジュールおよび半導体モジュールを搭載した駆動装置
NL2021929A (en) * 2017-11-10 2019-05-15 Shindengen Electric Mfg Electronic module and method of manufacturing the same
WO2022224904A1 (ja) * 2021-04-21 2022-10-27 三菱電機株式会社 半導体装置およびその製造方法ならびに電力変換装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291459A (ja) * 1992-04-07 1993-11-05 Fujitsu Ltd 半導体装置及びその製造方法
JPH0758245A (ja) * 1993-08-12 1995-03-03 Toshiba Corp 半導体装置及びその製造方法
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008112924A (ja) * 2006-10-31 2008-05-15 Denso Corp 半導体装置の製造方法
JP2008141140A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置
JP2010140930A (ja) * 2008-12-09 2010-06-24 Denso Corp モールドパッケージの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291459A (ja) * 1992-04-07 1993-11-05 Fujitsu Ltd 半導体装置及びその製造方法
JPH0758245A (ja) * 1993-08-12 1995-03-03 Toshiba Corp 半導体装置及びその製造方法
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008112924A (ja) * 2006-10-31 2008-05-15 Denso Corp 半導体装置の製造方法
JP2008141140A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置
JP2010140930A (ja) * 2008-12-09 2010-06-24 Denso Corp モールドパッケージの製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041852A (ja) * 2012-08-21 2014-03-06 Mitsubishi Electric Corp パワーモジュール
JP2014072304A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体モジュールの製造方法、半導体モジュール
JP2015037103A (ja) * 2013-08-12 2015-02-23 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JPWO2015145752A1 (ja) * 2014-03-28 2017-04-13 三菱電機株式会社 半導体モジュールおよび半導体モジュールを搭載した駆動装置
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
JPWO2015173862A1 (ja) * 2014-05-12 2017-04-20 三菱電機株式会社 電力用半導体装置及びその製造方法
NL2021929A (en) * 2017-11-10 2019-05-15 Shindengen Electric Mfg Electronic module and method of manufacturing the same
US11227816B2 (en) 2017-11-10 2022-01-18 Shindengen Electric Manufacturing Co., Ltd. Electronic module with press hole to expose surface of a conductor
WO2022224904A1 (ja) * 2021-04-21 2022-10-27 三菱電機株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP7483128B2 (ja) 2021-04-21 2024-05-14 三菱電機株式会社 半導体装置およびその製造方法ならびに電力変換装置

Also Published As

Publication number Publication date
JP5598189B2 (ja) 2014-10-01

Similar Documents

Publication Publication Date Title
JP5598189B2 (ja) 半導体装置の製造方法
US8987877B2 (en) Semiconductor device
US8188583B2 (en) Semiconductor device and method of manufacturing same
JP5956783B2 (ja) 半導体装置の製造方法
JP4614107B2 (ja) 半導体装置
KR20190005736A (ko) 반도체 모듈
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
WO2012124239A1 (ja) 半導体装置及び半導体装置の製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP2016201447A (ja) モールドパッケージ
US20160133539A1 (en) Mold package and manufacturing method thereof
JP6567957B2 (ja) パワー半導体モジュールの製造方法
JP5458476B2 (ja) モールドパッケージおよびその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2008258541A (ja) 半導体装置及びその製造方法
US20220301990A1 (en) Semiconductor device
JP5385438B2 (ja) 半導体装置
US20220301991A1 (en) Semiconductor device
JP2008218703A (ja) 半導体装置及びその製造方法
JP2000286379A (ja) 半導体装置及びその製造方法
JP2007294637A (ja) 半導体装置の製造方法
JP2012023204A (ja) 半導体装置およびその製造方法
JP2007281380A (ja) 半導体素子およびその製造方法
JP2007324394A (ja) モールドパッケージおよびその製造方法
JP2012186370A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140429

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

LAPS Cancellation because of no payment of annual fees