JPWO2015145752A1 - 半導体モジュールおよび半導体モジュールを搭載した駆動装置 - Google Patents

半導体モジュールおよび半導体モジュールを搭載した駆動装置 Download PDF

Info

Publication number
JPWO2015145752A1
JPWO2015145752A1 JP2016509844A JP2016509844A JPWO2015145752A1 JP WO2015145752 A1 JPWO2015145752 A1 JP WO2015145752A1 JP 2016509844 A JP2016509844 A JP 2016509844A JP 2016509844 A JP2016509844 A JP 2016509844A JP WO2015145752 A1 JPWO2015145752 A1 JP WO2015145752A1
Authority
JP
Japan
Prior art keywords
semiconductor module
insulating sheet
sealing body
lead frame
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016509844A
Other languages
English (en)
Other versions
JP6192809B2 (ja
Inventor
俊祐 伏江
俊祐 伏江
佑 川野
佑 川野
浅尾　淑人
淑人 浅尾
昭彦 森
昭彦 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015145752A1 publication Critical patent/JPWO2015145752A1/ja
Application granted granted Critical
Publication of JP6192809B2 publication Critical patent/JP6192809B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

絶縁シート一体構造の半導体モジュールにおいて、絶縁シートの少なくとも１箇所をモールド内部に潜り込ませ、半導体モジュールの封止樹脂体と絶縁シートが凸部を形成する構造とすることで、絶縁シートの剥離を抑止することができ、半導体モジュールの信頼性向上を実現する。

Description

本発明は、電動モータを駆動する半導体モジュール、および半導体モジュールを搭載した駆動装置に関するものである。
近年、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴなどのパワー半導体素子を備えた半導体モジュールは、絶縁性が高く、放熱性のよい半導体パッケージが必要とされている。このような半導体パッケージを実現するための手段として、高熱伝導性絶縁シート一体構造の半導体モジュールがある（例えば、特許文献１、２参照）。
特開２００５−３５３８０５号公報 特許第５２７９６３２号公報
しかしながら、従来技術には、以下のような課題がある。
特許文献１に記載された従来技術では、絶縁シートが剥離する可能性が高く、さらに、後工程で、絶縁シートまたは封止樹脂のバリを除去しなければならなかった。また、特許文献２に記載された従来の手法では、絶縁シートを折り曲げる追加工程が発生し、小型化の弊害となっていた。
本発明は、前記のような課題を解決するためになされたものであり、絶縁シートの剥離を抑止することができる半導体モジュールおよび半導体モジュールを搭載した駆動装置を得ることを目的とする。
本発明に係る半導体モジュールは、電子部品が実装された複数ターミナルからなるリードフレームと、リードフレームにおける電子部品が実装された面の裏面側に、リードフレームと平行に配置された絶縁シートと、リードフレーム、電子部品、および絶縁シートを封止する樹脂封止体とを備え、絶縁シートは、リードフレームと接した面の裏面側の周辺部分の少なくとも一部が、樹脂封止体により覆われており、周辺部分以外の部分に相当する中央部分が、樹脂封止体により封止されていない領域として露出しているものである。
また、本発明に係る半導体モジュールを搭載した駆動装置は、本発明の半導体モジュールと、樹脂封止体により封止されていない領域と接するようにして位置決めして、半導体モジュールが搭載されるヒートシンクとを備えるものである。
本発明によれば、絶縁シートの少なくとも１箇所をモールド内部に潜り込ませ、半導体モジュールの封止樹脂体と絶縁シートが凸部を形成する構造とすることにより、絶縁シートの剥離を抑止することができる半導体モジュールおよび半導体モジュールを搭載した駆動装置を得ることができる。また、絶縁シートのバリは、凸部内に配置されるため、後工程での除去は、不要となる。
本発明の実施の形態１における半導体モジュールを適用した装置として、車両に装着されたパワーステアリング装置を例として示した全体回路図である。 本発明の実施の形態１における半導体モジュールの半完成状態を透視した図である。 本発明の実施の形態１における半導体モジュールの断面図である。 本発明の実施の形態１における半導体モジュールの透視図である。 本発明の実施の形態１における半導体モジュールがヒートシンクに組み付いた状態を示す断面図である。 本発明の実施の形態１における半導体モジュールの断面図である。 本発明の実施の形態１における半導体モジュールの断面図である。 本発明の実施の形態２における半導体モジュールの断面図である。 本発明の実施の形態２における半導体モジュールの透視図である。 本発明の実施の形態２における半導体モジュールがヒートシンクに組み付いた状態を示す断面図である。 本発明の実施の形態３における半導体モジュールの断面図である。 本発明の実施の形態４における半導体モジュールの断面図および透視図である。 本発明の実施の形態５における半導体モジュールの断面図である。 本発明の実施の形態５における半導体モジュールの別の断面図である。
以下、本発明の半導体モジュールおよび半導体モジュールを搭載した駆動装置の好適な実施の形態につき、図面を用いて説明する。なお、各図において同一または相当する部分に付いては、同一符号を付して説明する。
実施の形態１．
図１は、本発明の実施の形態１における半導体モジュールを適用した装置として、車両に装着されたパワーステアリング装置を例として示した全体回路図である。この装置は、モータ１、制御ユニット２から構成され、両部位が一体化されている。
制御ユニット２は、マイクロコンピュータ８とその周辺回路から構成された制御回路部２０と、電源リレー４、およびモータ巻線に電力を供給するインバータを備えたパワー回路部３を含んで構成されている。
制御ユニット２は、バッテリ、車速センサ、トルクセンサの電源、および種々の情報が入力され、マイクロコンピュータ８によりハンドルアシスト量を演算し、プリドライバ９を介してインバータ３へ出力する。また、モータ１の回転を検出する回転センサ７からの信号を伝達する回転センサＩ／Ｆ、モータ１へ供給する電流を測定する電流モニタＩ／Ｆ１０が、マイクロコンピュータに接続されている。
電源部は、バッテリの電力を受けて動作し、ノイズ抑制のためのチョークコイル６、平滑コンデンサ５、さらには電源ラインを接続／遮断するリレー４から構成され、インバ−タ３へ電源を供給している。インバータ３は、モータ１の３相巻線に対応して３組、計６個の上下アームのスイッチング素子１１〜１６を備えている。さらに、モータ１への電力供給を接続、遮断できるリレーの役目をするスイッチング素子１７〜１９が、各相にそれぞれ配置されている。
これらのスイッチング素子（１１〜１６、１７〜１９）は、各巻線に対応して存在しているので、ｕ、ｖ、ｗを付して呼称する。また、各スイッチング素子を制御するための端子Ｇｈ、Ｇｌ、Ｇｍが、それぞれプリドライバ９を介してマイクロコンピュータ８と接続されている。
さらに、上下アームのスイッチング素子１１〜１６の間の電圧モニタ用として、端子Ｍｍが３個あり、電流検出用シャント抵抗２２の上流モニタ端子Ｓｈ端子がある。これらのモニタ値は、電流モニタＩ／Ｆ１０を介して、マイクロコンピュータ８へ伝達される。その他に、モータ１の各相巻線端子Ｍｕ、Ｍｖ、Ｍｗも存在している。
インバータ３は、複数のスイッチング素子を内蔵した半導体モジュールとして、単一の部品で成り立っている。この半導体モジュールは、複数のスイッチング素子を内蔵しているため、各部品を接続するサーキット回路も、複数内蔵され、端子の数も多数存在する。また、モータ１へ電力を供給するための電流も大きく、放熱性の向上も図る必要がある。従って、半導体モジュールは、本装置に占める規模、品質、コスト等の面から、重要部品となっている。
次に、本発明の主旨である半導体モジュールの構造について、図２以降を用いて説明する。図２は、本発明の実施の形態１における半導体モジュールの半完成状態を透視した図である。また、図３は、本発明の実施の形態１における半導体モジュールの断面図である。さらに、図４は、本発明の実施の形態１における半導体モジュールの透視図である。
図３に示すように、半導体モジュールは、熱硬化性樹脂の絶縁シート３２の上部に、複数の半導体素子およびその他の電子部品等が実装されたリードフレーム２５が配置されている。そして、図４に示すように、絶縁シート３２の中央部以外を封止樹脂３１によりモールディングした構造となっている。以下、各部の詳細を説明する。
リードフレーム２５は、銅、または鉄系の合金材料を使用して、１枚の金属板材をプレス加工、エッチング加工、またはカット加工することにより製造され、それぞれの部位が互い重なることなく、張り巡らされている。なお、プレス加工は、量産性が高く、エッチング加工は、納期が短く、カット加工は、低コストである、というそれぞれの利点を有する。
ダイパッド上には、半導体チップとして、例えば、Ｕ相ＦＥＴ１１、１２、１７の３個がそれぞれ搭載され、同様に、Ｖ相、Ｗ相も、ＦＥＴを有し、計９個が配置されている。図２に示すように、半導体チップ同士、またはリードフレーム２５同士は、銅、または鉄系材料のビーム２８で接続されており、これらビーム２８は、リードフレーム２５の上方を橋渡ししている。さらに、多数の端子であるターミナルが、図２中で、下方向へ延出されている。
リードフレーム２５の電子部品実装側の対面に配置される絶縁シート３２（図３参照）には、エポキシ樹脂などの熱硬化性樹脂が用いられている。ただし、本発明は、エポキシ樹脂に限定されるものではなく、他の周知の熱硬化性樹脂を用いることもできる。
絶縁シート３２を覆う封止樹脂３１の剥離を抑止するために、封止樹脂３１と絶縁シート３２で形成される凸部の高さｔ１と幅ｔ２の関係は、
ｔ２＞ｔ１
とする（図３参照）。
また、絶縁シート３２の変形を抑止するために、封止樹脂３１の外部へ導出するターミナルは、封止樹脂３１の凸部よりも内側まで（図３でのｔ３＞ｔ２の関係に相当）ターミナルを潜り込ませた構造としている。さらに、外部に導出するターミナル近傍の封止樹脂３１の凸部は、他部位に比べ、その凸部の幅を広くとり、封止樹脂３１の剥離を抑止している（図３において、左側の凸部のｔ２が、右側の凸部のｔ２よりも大きくなっている）。
次に、本実施の形態１における半導体モジュールの製造方法を説明する。
まず始めに、成形金型のキャビティ内に、絶縁シート３２を配置し、さらに、その上部に半導体素子、電子部品等を実装したリードフレーム２５を載置する。この時、絶縁シート３２とリードフレーム２５は、金型上にある固定ピン、または可動ピンにより位置固定される。また、絶縁シート３２は、リードフレーム２５との密着性を高めるため、絶縁シート３２のバリ、抜きダレがリードフレーム２５の反対側を向くように配置される。
また、絶縁シート３２の中央部は、キャビティ内の下金型と直接接した状態となる。その後、成形金型が密閉され、エポキシ樹脂などの熱硬化性樹脂がキャビティ内に充填されることで、封止樹脂３１が形成される。さらに、封止樹脂３１および絶縁シート３２を熟成硬化後、最後に不要なリードフレーム領域（図１中の２９で示した斜線領域参照）をカット、打ち抜きして、半導体モジュールが完成する。なお、封止樹脂３１で各部位を覆うのではなく、外枠を形成し、その中をシリコン樹脂でカバーする構造としてもよい。
このようにして形成された半導体モジュールは、絶縁シート３２の外周部が封止樹脂３１内部に潜り込む構造となり、絶縁シート３２の剥離を抑止できる（図３参照）。さらに、絶縁シート３２のバリやダレも封止樹脂内部に潜り込むため、後工程で取り除く必要がなくなり、製造効率向上につながる。潜り込ませる寸法は、絶縁シート３２の公差を考慮して決定し、公差の２倍以上あることが望ましい。また、封止樹脂３１は、凹形状となるため、位置固定に使用することができる。さらに、封止樹脂３１が最外部となり、絶縁シート３２の汚れやキズを防ぐことができる。
次に、本実施の形態１における半導体モジュールの放熱性について説明する。図５は、本発明の実施の形態１における半導体モジュールがヒートシンク３５に組み付いた状態を示す断面図である。本実施の形態１に係る半導体モジュールの絶縁シート３２の中央部は、露出しており、ヒートシンク３５と直接接触する構造となっている。従って、パワー半導体素子の発熱を、リードフレーム２５、絶縁シート３２を介して、ヒートシンク３５に伝熱する仕組みとなっている。
絶縁シート３２のダレやバリは、封止樹脂３１内部に潜り込む。このため、半導体モジュールが傾くことなく、ヒートシンク３５と平行に、かつ、最短距離でリードフレーム２５を配置することができる。その結果、リードフレーム２５とヒートシンク３５の間の熱抵抗も小さくなり、高い放熱性能を得ることができる。
また、図６は、本発明の実施の形態１における半導体モジュールの断面図であり、熱抵抗を下げる構成を示している。この図６に示すように、半導体モジュールの上部から、フレーム３６などで押さえ付けることで、リードフレーム２５とヒートシンク３５の間の熱抵抗をさらに下げることができる。
また、図７は、本発明の実施の形態１における半導体モジュールの断面図であり、熱抵抗を下げる別の構成を示している。この図７に示すように、絶縁シート３２とヒートシンク３５の間に放熱グリス３７を塗布することによっても、図６の構成と同様に、リードフレーム２５とヒートシンク３５の間の熱抵抗をさらに下げることができる。
以上のように、実施の形態１によれば、リードフレームにおける電子部品が実装された面の裏側の面に、リードフレームと平行に絶縁シートが配置されている。さらに、電子部品が実装されたリードフレームとともに、絶縁シートの全周を封止するための封止樹脂（樹脂封止体）を備えることで、半導体モジュールが形成されている。この結果、絶縁シートの剥離を抑止することができる半導体モジュールを実現できる。
さらに、以下のような効果を得ることもできる。
・絶縁シートのバリやダレを封止樹脂内部に覆うような構造がとれる結果、後工程でバリ取りを必要とせず、半導体モジュールの生産効率向上につながる。
・凸形状を位置固定用に活用することができる。
・封止樹脂が最外部となり、絶縁シートの汚れやキズを防ぐことができる。
実施の形態２．
次に、実施の形態２における半導体モジュールについて、図８〜１０を参照して以下に説明する。図８は、本発明の実施の形態２における半導体モジュールの断面図である。また、図９は、本発明の実施の形態２における半導体モジュールの透視図である。さらに、図１０は、本発明の実施の形態２における半導体モジュールがヒートシンク３５に組み付いた状態を示す断面図である。
本実施の形態２における半導体モジュールと、先の実施の形態１における半導体モジュールとの違いは、絶縁シート３２をワレ、カケ等から保護するために、絶縁シート３２のリードフレーム２５側と反対の面に、金属箔３３を備えている点である。そこで、以下では、上記相違点に伴う変更部分を中心に説明を行い、上述の半導体モジュールと同じ構成部分については、説明を省略する。
本実施の形態２では、作業性を考慮して、絶縁シート３２と金属箔３３が一体化されたシートを用いている。そして、先の実施の形態１と同様に、絶縁シート３２とリードフレーム２５の密着性を高めている。さらに、金属箔３３とリードフレーム２５の接触を避けるため、絶縁シート２５と金属箔３３が一体化されたシートのバリ、抜きダレが、リードフレーム２５と反対側を向くように配置される。
そして、絶縁シート３２と金属箔３３の端部についても、先の実施の形態１と同様に、それらの全周を封止樹脂３１へ潜り込ませている。この結果、リードフレーム２５と絶縁シート３２間、絶縁シート３２と金属箔３３間の剥離が抑止できる構造となっている。さらに、絶縁シート３２のバリやダレも封止樹脂３１の内部に潜り込むため、後工程で取り除く必要はなく、製造効率向上につながる。なお、金属箔３３の厚みは、加工性を考慮して、１００μｍ程度が望ましい。
本実施の形態２では、絶縁シート３２と金属箔３３が一体化されたシートを用いているが、本発明はこれに限定されるものではない。封止樹脂３１でモールディングする際に、金属箔３３を装着することもできる。
以上のように、実施の形態２によれば、金属箔をさらに備えて半導体モジュールが形成されている。この結果、先の実施の形態１と同様の効果を得ることができるとともに、さらに、金属箔により、絶縁シートをワレ、カケ等から保護することができる。
実施の形態３．
次に、実施の形態３における半導体モジュールについて、図１１を参照して以下に説明する。図１１は、本発明の実施の形態３における半導体モジュールの断面図である。
本実施の形態３における半導体モジュールは、先の実施の形態２と同様に金属箔３３を備えた構造をとっているが、金属箔３３のサイズを絶縁シート３２のサイズより小さくしている点が先の実施の形態２との違いである。これにより、リードフレーム２５と金属箔３３の沿面距離が拡がり絶縁性能の向上が図れる。
以上のように、実施の形態３によれば、絶縁シートのサイズよりも小さいサイズの金属箔を備えて半導体モジュールが形成されている。この結果、先の実施の形態２と同様の効果を得ることができるとともに、さらに、絶縁性能の向上を図ることができる。
実施の形態４．
次に、実施の形態４における半導体モジュールについて、図１２を参照して以下に説明する。図１２は、本発明の実施の形態４における半導体モジュールの断面図および透視図である。
本実施の形態４における半導体モジュールは、先の実施の形態１と同様に、金属箔３３を備えていない構造をとっている。そして、先の実施の形態１との違いは、絶縁シート３２の封止樹脂３１部への潜り込み部位が、全周ではなく、２辺のみとされている点である。以下では、上記相違点に伴う変更部分を中心に説明を行い、上述の半導体モジュールと同じ構成部分については、説明を省略する。
本実施の形態４は、絶縁シート３２ａの封止樹脂部３１ａへの潜り込みが、全周ではなく、２辺のみとなっている。この結果、先の実施の形態１の半導体モジュールに比べ、絶縁シート３２ａの露出部位の面積は大きくなり、ヒートシンク３５との接触面積を大きくすることができる。それにより、半導体モジュールの熱抵抗、つまり、リードフレーム２５とヒートシンク３５の間の熱抵抗を小さくすることができ、結果として、放熱性能を向上させることができる。
さらに、露出する絶縁シート３２ａの領域が広くなるので、半導体素子等の電子部品実装可能範囲が拡大できる。その結果、半導体モジュールの高密度実装や小型化が可能となる。
以上のように、実施の形態４によれば、絶縁シートの全周ではなく、２辺のみを封止樹脂部へ潜り込ませる構造を採用して、半導体モジュールが形成されている。この結果、半導体モジュールの熱抵抗を小さくできるとともに、高密度実装や小型化にも対応できる。
実施の形態５．
次に、実施の形態５における半導体モジュールについて、図１３を参照して以下に説明する。図１３は、本発明の実施の形態５における半導体モジュールの断面図である。
本実施の形態５における半導体モジュールは、先の実施の形態２〜４で内蔵されている金属箔３３に代わり、半導体モジュールの熱容量を増やすために、金属ブロック３８を備えている。以下では、上記相違点に伴う変更部分を中心に説明を行い、上述の半導体モジュールと同じ構成部分については、説明を省略する。
本実施の形態５の半導体モジュールは、金属ブロック３８を備えることで熱容量を増やしている。この結果、半導体モジュールの過渡的な温度上昇を下げることが可能となる。金属ブロック３８の厚みは、金属ブロック３８の比熱や密度、熱伝導率などの物性特性と、半導体モジュールの発熱量に応じて決める必要があるが、厚いほど効果は大きくなる。
また、図１４は、本発明の実施の形態５における半導体モジュールの別の断面図であり、先の図１３に示した金属ブロック３８とは異なる形状の金属ブロック３８ａを例示した図である。この図１４に示す金属ブロック３８ａのように、ヒートシンク一体化とすることで、さらに過渡的な温度上昇を下げることが可能となる。
以上のように、実施の形態５によれば、金属箔に代わりに、金属ブロックを備える構造を採用して、半導体モジュールが形成されている。この結果、半導体モジュールの熱容量を増やすことができる。さらに、この金属ブロックをヒートシンクと一体化することで、さらに過渡的な温度上昇を下げる効果も実現できる。

Claims (10)

  1. 電子部品が実装された複数ターミナルからなるリードフレームと、
    前記リードフレームにおける前記電子部品が実装された面の裏面側に、前記リードフレームと平行に配置された絶縁シートと、
    前記リードフレーム、前記電子部品、および前記絶縁シートを封止する樹脂封止体と
    を備え、
    前記絶縁シートは、前記リードフレームと接した面の裏面側の周辺部分の少なくとも一部が、前記樹脂封止体により覆われており、前記周辺部分以外の部分に相当する中央部分が、前記樹脂封止体により封止されていない領域として露出している
    半導体モジュール。
  2. 請求項１に記載の半導体モジュールにおいて、
    前記絶縁シートは、前記リードフレームと接した面の裏面側に、前記絶縁シートの寸法以下の大きさで、前記リードフレームと平行に配置された金属箔または金属ブロックに相当する金属部材を有しており、
    前記樹脂封止体は、前記リードフレーム、前記電子部品、および前記金属部材を有する前記絶縁シートを封止し、
    前記絶縁シートは、前記金属部材を有する裏面側の周辺部分の少なくとも一部が、前記樹脂封止体により覆われており、前記周辺部分以外の部分に相当する中央部分が、前記樹脂封止体により封止されていない領域として前記金属部材が露出している
    半導体モジュール。
  3. 請求項１または２に記載の半導体モジュールにおいて、
    前記絶縁シートは、前記周辺部分の全周が前記樹脂封止体により覆われている
    半導体モジュール。
  4. 請求項１から３のいずれか１項に記載の半導体モジュールにおいて、
    前記樹脂封止体が前記周辺部分を封止する際の、樹脂高さをｔ１、樹脂幅をｔ２としたとき、
    ｔ２＞ｔ１
    の関係を有するように前記樹脂封止体による封止が行われる
    半導体モジュール。
  5. 請求項１から４のいずれか１項に記載の半導体モジュールにおいて、
    前記リードフレームは、
    前記樹脂封止体の外部へ導出するターミナルを有しており、
    前記樹脂封止体が前記周辺部分を封止する際の樹脂幅をｔ２とし、前記ターミナルの前記樹脂封止体の内部に含まれるターミナル幅をｔ３としたとき、少なくとも１箇所は
    ｔ３＞ｔ２
    の関係を有するように前記樹脂封止体による封止が行われる
    半導体モジュール。
  6. 請求項５に記載の半導体モジュールにおいて、
    前記樹脂封止体は、前記周辺部分のうち、前記ターミナルが存在する直下の位置における樹脂幅を、他の位置における樹脂幅よりも広くする
    半導体モジュール。
  7. 請求項１から６のいずれか１項に記載の半導体モジュールにおいて、
    前記絶縁シートまたは前記金属部材のダレあるいはバリの方向は、前記リードフレームと接した面の裏面側を向いている
    半導体モジュール。
  8. 請求項１から７のいずれか１項に記載の半導体モジュールにおいて、
    前記電子部品は、前記樹脂封止体により封止されていない領域として露出している部分に対応する範囲内のリードフレーム上に配置されている
    半導体モジュール。
  9. 請求項１から８のいずれか１項に記載の半導体モジュールと、
    前記樹脂封止体により封止されていない領域と接するようにして位置決めして、前記半導体モジュールが搭載されるヒートシンクと
    を備える半導体モジュールを搭載した駆動装置。
  10. 請求項９に記載の半導体モジュールを搭載した駆動装置において、
    前記半導体モジュールを、前記半導体モジュールの上部から前記ヒートシンク側に向かって押さえ付けるフレーム構造
    をさらに備える半導体モジュールを搭載した駆動装置。
JP2016509844A 2014-03-28 2014-03-28 半導体モジュールおよび半導体モジュールを搭載した駆動装置 Expired - Fee Related JP6192809B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/059253 WO2015145752A1 (ja) 2014-03-28 2014-03-28 半導体モジュールおよび半導体モジュールを搭載した駆動装置

Publications (2)

Publication Number Publication Date
JPWO2015145752A1 true JPWO2015145752A1 (ja) 2017-04-13
JP6192809B2 JP6192809B2 (ja) 2017-09-06

Family

ID=54194338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016509844A Expired - Fee Related JP6192809B2 (ja) 2014-03-28 2014-03-28 半導体モジュールおよび半導体モジュールを搭載した駆動装置

Country Status (5)

Country Link
US (1) US10373896B2 (ja)
EP (1) EP3125287B1 (ja)
JP (1) JP6192809B2 (ja)
CN (1) CN106165089B (ja)
WO (1) WO2015145752A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461010B2 (en) 2016-04-04 2019-10-29 Mitsubishi Electric Corporation Power module, power semiconductor device and power module manufacturing method
JP2018085495A (ja) * 2016-11-25 2018-05-31 京セラ株式会社 発光素子用基板、発光素子モジュールおよび発光装置
JP6279186B1 (ja) * 2017-02-10 2018-02-14 三菱電機株式会社 半導体装置および電力変換装置
US20220262700A1 (en) * 2019-12-10 2022-08-18 Mitsubishi Electric Corporation Semiconductor package

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243476A (ja) * 1992-02-26 1993-09-21 Nec Kyushu Ltd 半導体装置
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JP2011134949A (ja) * 2009-12-25 2011-07-07 Mitsubishi Electric Corp 半導体装置
JP2011159743A (ja) * 2010-01-29 2011-08-18 Denso Corp 半導体パッケージの防水構造
JP2012059885A (ja) * 2010-09-08 2012-03-22 Denso Corp 半導体装置の製造方法および半導体装置
JP2012108011A (ja) * 2010-11-18 2012-06-07 Tokyo Electric Power Co Inc:The 事故点標定方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
JPH10261744A (ja) * 1997-01-17 1998-09-29 Toshiba Corp 半導体装置及びその製造方法
JP3547333B2 (ja) * 1999-02-22 2004-07-28 株式会社日立産機システム 電力変換装置
TW445615B (en) * 2000-08-04 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package with enhanced heat dissipation function
JP2002368165A (ja) * 2001-06-11 2002-12-20 Denso Corp 樹脂封止型半導体装置
JP2005353805A (ja) 2004-06-10 2005-12-22 Toshiba Corp 半導体装置及びその製造方法
KR100765604B1 (ko) 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
TW200642550A (en) * 2005-05-25 2006-12-01 Cyntec Co Ltd Power module package structure
US7808100B2 (en) * 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
JP4634498B2 (ja) 2008-11-28 2011-02-16 三菱電機株式会社 電力用半導体モジュール
DE102009002993B4 (de) * 2009-05-11 2012-10-04 Infineon Technologies Ag Leistungshalbleitermodul mit beabstandeten Schaltungsträgern
JP5279632B2 (ja) 2009-06-25 2013-09-04 三菱電機株式会社 半導体モジュール
JP5858135B2 (ja) * 2012-02-22 2016-02-10 三菱電機株式会社 半導体装置
JP6339085B2 (ja) * 2013-09-11 2018-06-06 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243476A (ja) * 1992-02-26 1993-09-21 Nec Kyushu Ltd 半導体装置
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JP2011134949A (ja) * 2009-12-25 2011-07-07 Mitsubishi Electric Corp 半導体装置
JP2011159743A (ja) * 2010-01-29 2011-08-18 Denso Corp 半導体パッケージの防水構造
JP2012059885A (ja) * 2010-09-08 2012-03-22 Denso Corp 半導体装置の製造方法および半導体装置
JP2012108011A (ja) * 2010-11-18 2012-06-07 Tokyo Electric Power Co Inc:The 事故点標定方法

Also Published As

Publication number Publication date
EP3125287A4 (en) 2017-12-13
EP3125287B1 (en) 2021-11-03
WO2015145752A1 (ja) 2015-10-01
US10373896B2 (en) 2019-08-06
US20160351480A1 (en) 2016-12-01
JP6192809B2 (ja) 2017-09-06
EP3125287A1 (en) 2017-02-01
CN106165089A (zh) 2016-11-23
CN106165089B (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
KR100898774B1 (ko) 전력용 반도체장치
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
US9935074B2 (en) Semiconductor device and method for manufacturing same
JP6407302B2 (ja) 半導体駆動装置
JP6619356B2 (ja) 電力用半導体装置およびその製造方法
US8368203B2 (en) Heat radiation member for a semiconductor package with a power element and a control circuit
US20190088577A1 (en) Semiconductor device
JP6319137B2 (ja) 半導体装置及びその製造方法
JP6192809B2 (ja) 半導体モジュールおよび半導体モジュールを搭載した駆動装置
WO2014174573A1 (ja) 半導体装置およびその製造方法
JP6026009B2 (ja) 半導体モジュール
KR20150058015A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2005167075A (ja) 半導体装置
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
JP2009206406A (ja) パワー半導体装置
JP2013197573A (ja) 半導体装置
KR20210151194A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6389515B2 (ja) 半導体モジュール
JP7142714B2 (ja) 電力用半導体装置の製造方法
JP7329578B2 (ja) 電力用半導体装置
JP2012174747A (ja) パワー半導体モジュールの構造およびその製造方法
JP2017038053A (ja) 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170808

R150 Certificate of patent or registration of utility model

Ref document number: 6192809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees