JP6407302B2 - 半導体駆動装置 - Google Patents

半導体駆動装置 Download PDF

Info

Publication number
JP6407302B2
JP6407302B2 JP2016561153A JP2016561153A JP6407302B2 JP 6407302 B2 JP6407302 B2 JP 6407302B2 JP 2016561153 A JP2016561153 A JP 2016561153A JP 2016561153 A JP2016561153 A JP 2016561153A JP 6407302 B2 JP6407302 B2 JP 6407302B2
Authority
JP
Japan
Prior art keywords
semiconductor
bus bar
heat
lead frame
drive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016561153A
Other languages
English (en)
Other versions
JPWO2016084180A1 (ja
Inventor
俊祐 伏江
俊祐 伏江
浅尾 淑人
淑人 浅尾
佑 川野
佑 川野
昭彦 森
昭彦 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2016084180A1 publication Critical patent/JPWO2016084180A1/ja
Application granted granted Critical
Publication of JP6407302B2 publication Critical patent/JP6407302B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49537Plurality of lead frames mounted in one device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586Insulating layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73221Strap and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体モジュールを用いた半導体駆動装置に関するものである。
近年、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFETなどのパワー半導体素子を備えた半導体モジュールは、小型化、高密度実装化が進められ発熱密度が上昇しているため、放熱性およびレイアウト性のよい半導体パッケージが求められている。
例えば、従来の半導体駆動装置では、半導体モジュールの一面をヒートシンクに押圧させて放熱することが示されている(例えば、特許文献1参照)。
また、従来の半導体駆動装置(特許文献2内においては、半導体モジュール。)では、半導体モジュール(文献内においては、半導体素子。)と、半導体モジュールの両主面に熱的に接触配置される一対の放熱板とを、モールド樹脂によって一体的にモールドし、放熱板の外面に絶縁体を介して金属板を配置し、その金属板に冷却器を接触させて放熱することが示されている(例えば、特許文献2参照)。
特許第5397417号公報 特許第4748173号公報
しかしながら、特許文献1に示された半導体駆動装置では、半導体モジュールの一面からの放熱のみで、放熱性を向上させるには限界があり、他面側における放熱性やレイアウト性については考慮されていなかった。また、放熱性やレイアウト性に寄与する半導体モジュール内のスイッチング素子間を接続する配線構造、または半導体モジュール内のスイッチング素子と導電領域との間を接続する配線構造に関する記述がないものであった。
また、特許文献2に示された半導体駆動装置では、半導体モジュールの両主面から放熱することで熱抵抗の低減を図っているが、半導体モジュール内のスイッチング素子間、またはスイッチング素子と導電領域との間を接続する配線構造に関する記述がないものであった。そのため、モジュールサイズの大型化や、各スイッチング素子の熱抵抗アンバランス化が懸念される構造であった。
本発明は、上記のような課題を解決するためになされたものであり、半導体モジュール内のスイッチング素子間、またはスイッチング素子と導電領域との間を接続する配線構造を工夫することによって、半導体駆動装置の放熱性またはレイアウト性を向上させることを目的とする。
この発明に係わる半導体駆動装置は、スイッチング素子、上記スイッチング素子が上面側に実装され、下面側が放熱面となるリードフレーム、上記リードフレーム上に配設され、複数のスイッチング素子相互間、または上記リードフレームと上記スイッチング素子間を接続する、上面に平面部を有するとともに、上記平面部の両端から斜め下方向に裾広がりとなるように伸びる傾斜部を有するバスバー、上記リードフレーム上記スイッチング素子および上記バスバーを、上記リードフレームの放熱面および上記バスバーの上記平面部の上面を除いて封止する封止樹脂を備え、上記リードフレームの放熱面が一平面内に配置されるとともに、複数の上記バスバーの上記平面部の上面が一平面内に配置され、上記リードフレームの放熱面と、上記バスバーの上記平面部の上面との間に、上記スイッチング素子が配設された半導体モジュール、上記半導体モジュールの上記リードフレームの放熱面に、絶縁性を保って接触するヒートシンクを備えるとともに、複数の上記バスバーの上記平面部の上面に、絶縁性を保って接触するバスバー側ヒートシンクを備えたものである。
この発明の半導体駆動装置によれば、発熱体であるスイッチング素子を、リードフレーム下面側の放熱面と、バスバーの平面部の上面で挟んだ構造を得ることができる。バスバーの平面部の上面が平坦であるため、その上部へ構造物を設ける際のレイアウト性が良いという効果が得られる。また、バスバーの平面部の上面を放熱面とし、ヒートシンクを接触させる構造とすることで、2面からの放熱が可能となり、放熱性を向上させることができる。
また、この発明の半導体駆動装置によれば、リードフレーム下面側の放熱面にヒートシンクの一平面を配置することができ、レイアウト性、放熱性を向上させることができる
この発明の上記以外の目的、特徴、観点および効果は、図面を参照する以下のこの発明の詳細な説明から、さらに明らかになるであろう。

本発明の実施の形態1における半導体駆動装置の概略構成を示す回路図である。 実施の形態1の半導体駆動装置を構成する半導体モジュールの半完成状態の平面図である。 図2のA−A断面を示す、半導体モジュールの要部断面図である。 実施の形態1の半導体モジュールの要部断面図である。 実施の形態1の半導体駆動装置の要部断面図である。 実施の形態1の半導体モジュールの要部断面図である。 実施の形態2における半導体駆動装置の回路図である。 実施の形態2の半導体駆動装置を構成する半導体モジュールの半完成状態の平面図である。 図8のB−B断面を示す、半導体モジュールの要部断面図である。 図8のB−B断面を示す、半導体モジュールの要部断面図である。 実施の形態2の半導体駆動装置を構成するインバータ駆動部の要部を示した平面図である。 実施の形態2の半導体駆動装置を構成するインバータ駆動部の断面図である。 実施の形態2の半導体駆動装置の側断面図である。 実施の形態2の半導体駆動装置のインバータ駆動部の断面図である。 実施の形態2の半導体駆動装置のインバータ駆動部の断面図である。 本発明の実施の形態3の半導体駆動装置を構成する半導体モジュールの半完成状態の平面図である。 実施の形態3の半導体駆動装置のインバータ駆動部の要部を示した平面図である。 実施の形態3の半導体駆動装置の要部断面図である。 本発明の実施の形態4の半導体駆動装置を構成する半導体モジュールの半完成状態の平面図である。 実施の形態4の半導体モジュールの要部断面図である。 実施の形態4の半導体モジュールの要部断面図である。
実施の形態1.
以下、本発明の実施の形態1である半導体モジュール(パワーモジュール)を備えた半導体駆動装置について、図1〜図6を参照しながら説明する。各図において同一または相当する部分に付いては同一符号を付して説明する。この実施の形態1においては、半導体駆動装置として電動パワーステアリング装置を例示して説明する。なお、ここでは、半導体モジュールにヒートシンクが付加された構造体を半導体駆動装置と称する。
図1は、車両に装着された電動パワーステアリング装置を例示した、半導体駆動装置100の概略構成回路図である。この半導体駆動装置100は車両等に装着されて用いられる。半導体駆動装置100は、モータ1、コントローラ2(制御ユニット)を構成要素として備えており、モータ1とコントローラ2は一体化されている。
コントローラ2は、制御回路部20とパワー回路部21を備えている。そして、制御回路部20は、マイクロコンピュータ8を含み、パワー回路部21は、電源ラインを接続/遮断する電源リレー4及びインバータ3を含む構成である。
制御回路部20には、バッテリ、車速センサ、トルクセンサ等からの出力が入力され、マイクロコンピュータ8により演算されたハンドルアシスト量が、プリドライバ9を介してインバータ3へ出力される。また、モ−タ1の回転を検出する回転センサ7からの信号を伝達する回転センサI/F、モータ1へ供給する電流を測定する電流モニタI/F10も備えている。
また、コントローラ2は、バッテリの電力を受けるとともにノイズを抑制するチョークコイル6、平滑コンデンサ5を備えている。チョークコイル6、平滑コンデンサ5は、電源リレー4とともに電源部を構成しており、電源部は、インバータ3へ電源を供給している。
インバータ3は、上下アームのスイッチング素子(半導体素子)を、モータ1の3相巻線に対応して3組、計6個備えている(これらのスイッチング素子を、符号11、12、13、14、15、16で示す。詳細は後述する。)。さらにモータ1への電力供給を接続、遮断できるリレーの役目をするスイッチング素子(半導体素子)が、各相にそれぞれ配置されている(これらのスイッチング素子を、符号17、18、19で示す。詳細は後述する。)。一般的に、これらのスイッチング素子11〜19は各巻線に対応して存在しているため、u、v、wを付して呼称される。
また、コントローラ2内には各スイッチング素子を制御するための端子が備えられており、それぞれプリドライバ9を介してマイクロコンピュータ8と接続されている。さらに上下アームのスイッチング素子間の電圧モニタ用として端子が3個あり、電流検出用シャント抵抗22、23、24の上流モニタ端子があり、これらの端子からの情報は電流モニタI/F10を介してマイクロコンピュータ8へ伝達される。その他、装置内にはモータ1の各相巻線端子も存在している。
インバータ3は、複数のスイッチング素子11、12、17を内蔵したU相半導体モジュール、スイッチング素子13、14、18を内蔵したV相半導体モジュール、スイッチング素子15、16、19を内蔵したW相半導体モジュールの3つの半導体モジュールで構成されている。前記半導体モジュールは複数のスイッチング素子を内蔵しているため、各部品を接続するサーキット回路も複数内蔵され、端子の数も多数存在する。また、モータ1へ電力を供給するため配線も大きく、放熱性の向上を図る必要があり、半導体モジュールの構造を改良することが、本装置の規模、品質、コスト等に寄与する重要なポイントとなっている。
次に、図2にU相の半導体モジュール41を例示し、半導体モジュール(パワーモジュール)の構造について説明する。図2は、半導体モジュール
41の半完成状態を示した平面図であり、要部を示した透視図である。半導体モジュール41は、例えば、インバータ3のU相を駆動する部品で、リードフレーム31上に、U相上側FETであるスイッチング素子11、U相下側FETであるスイッチング素子12、U相モーターリレーFETであるスイッチング素子17、シャント抵抗22、およびバスバー32(インナーリード)を実装した構成である。そして、リードフレーム31の素子形成領域を、リードフレーム31の放熱面を除いて封止樹脂30によりモールディングした構造となっている。また、V相半導体モジュール、W相半導体モジュールも同様の構造となっている。以下、各部の詳細説明をする。
リードフレーム31は、銅、又は鉄系の合金材料を使用して形成され、1枚の金属板材をプレス加工、エッチング加工、またはカット加工により製造される。図2に示すように、一つの半導体モジュール41上に、複数のリードフレーム31が互いに重なることなく張り巡らされており、リードフレーム31の下面は放熱面となり、この放熱面は一平面内に高さが揃えられて配置されている。なお、プレス加工は量産性が高く、エッチング加工は納期が短く、カット加工は低コストであるという利点を有する。
リードフレーム31の下面が放熱面となることを述べたが、上面には配線接続のための接続パッドや半導体チップ(スイッチング素子が形成されたチップ。)を配置するためのダイパッドのスペースが設けられる。半導体モジュール41のリードフレーム31のダイパッド上には、例えば、図2に示すように、半導体チップとしてU相FETである3個のスイッチング素子11、12、17が搭載されている。そして、銅、又は鉄系材料で形成されるバスバー32は、複数のスイッチング素子同士、又はスイッチング素子とリードフレーム31の接続領域とを、リードフレーム31の上方を橋渡しして接続している。さらに多数の端子であるターミナルが外部端子34として、半導体モジュール41の外方向へ延出されている。外部端子34と各リードフレーム31とは、例えばワイヤボンディングによってボンディングワイヤ33で接続されている。
次に、この実施の形態1の半導体モジュール41の製造方法について説明する。
まず、成形金型のキャビティ内に、半導体素子、電子部品等を実装したリードフレーム31を載置する。この時、リードフレーム31は、金型上にある固定ピンまたは可動ピンにより位置固定され、続いて成形金型が密閉され、エポキシ樹脂などの熱硬化性樹脂がキャビティ内に充填されて封止樹脂30が形成される。さらに封止樹脂30の熟成硬化後、最後に不要な領域をカット、打ち抜きして半導体モジュール41が完成する。なお、封止樹脂30は、例えば、まず、エポキシ樹脂で外枠を形成し、その中にシリコン樹脂を充填することで半導体素子等を封止する構造であってもよい。
次に、本発明のポイントである半導体モジュール41(パワーモジュール)の放熱構造について説明する。図3は、図2のA−A断面を示す半導体モジュール41の要部断面図である。この図3において、スイッチング素子11、17は、素子上に接続配置されるバスバー32によって相互間が接続されている。発熱体であるスイッチング素子11、17は、熱をリードフレーム31およびバスバー32に伝達する。バスバー32は、スイッチング素子11、17に接する接続部322と、両接続部322から斜め上方向へ延びる傾斜部321と、両傾斜部321の上端部に接してモジュール上面に広がりを持つ平面部320が一続きとなって形成されている。
そして、このスイッチング素子11、17は、紙面上下両方向に放熱面
38、38aを持つ。紙面下方向の放熱面38は、FETのドレイン面から熱が伝達されるリードフレーム31下面であり、紙面上方向の放熱面38aは、FETのソース部となるバスバー32の平面部320の上面である。2方向において放熱面を確保することによりスイッチング素子の熱抵抗を低減させることが可能となる。なお、封止樹脂30の表面からの放熱は、リードフレーム31またはバスバー32からの放熱よりも小さいものとなる。
なお、一つの半導体モジュール41内に複数のリードフレーム31が配置されているが、複数のリードフレーム31の下面は、その高さ座標を揃え、一平面内に配置する構成とすることで、放熱面38を平坦化しており、この放熱面38上への構造体の作り込みを容易としている。バスバー32の平面部320の放熱面38aについても、複数の放熱面38aの高さ座標を揃え、一平面内に配置する構成とすることで、装置の製造性を向上させることができる。放熱面38、38aを互いに平行な平面内に配置できることで、2枚のヒートシンクのモジュール貼付け面も平行にでき、半導体モジュール
41を、2枚のヒートシンク間に安定保持した構成とすることができる。
さらに、図4に、半導体モジュール41の要部断面図を示すように、放熱面38aとなるバスバー32の平面部320の、放熱領域を拡大して熱抵抗低減、熱容量増加が可能となり、スイッチング素子の温度上昇を抑制することができる。また、図4に示すように、バスバー32の平面部320を、図3のものよりも肉厚の配線として形成することによっても、熱抵抗低減、熱容量増加が可能となり、スイッチング素子の温度上昇を抑制することが可能となる。このように、放熱面38aとなるバスバー32の平面部320を拡大した構造とすることで、インバータ3の出力向上や小型化が可能となり、設計自由度向上に繋げることができる。
ここで、バスバー32の変形例について説明する。図3、図4において示したバスバー32は、その断面形状は、二つの素子をブリッジするような、上部が平坦な山型に形成され、平面部320以外の部分においてスイッチング素子11等またリードフレーム31に接している。そして、モジュール上側の放熱面38aとなる平面部320の両端から斜め下方向に傾斜部321が裾広がりとなるように伸び、スイッチング素子11、17の上面に沿って広がる接続部322にそれぞれ繋がる構造である。そして、図3、図4の例では、二つの傾斜部321は、傾斜角が左右対称となるように形成されていた。しかし、二つの傾斜部321の角度は、接続された発熱体からの熱容量の大小や放熱面38aの面積拡張を考慮し、左右非対称となるように形成することも可能である。
また、図3、図4では、バスバー32は、例えば、バスバー32の傾斜部321の両端において、配線が折り曲げられ、平面部320と接続部322が得られる構造を示している。しかし、配線の折り曲げによって形成する以外に、各パーツの接合によってもバスバー32を形成でき、接合の場合、平面部320をより広い面積となるように形成し、傾斜部321の端部が平面部320の下面に接する形態を採用することも可能であり、放熱面38aの面積を広げることによって放熱性を向上させることが可能である。なお、傾斜部321の傾斜角の調整も可能であることは言うまでもない。
このように、平面部320、傾斜部321の形状は、半導体モジュール
41内各部の放熱特性に依存して変形させ、熱容量バランス均一化を図ることができる。
次に、図5を用いて複数の半導体モジュール41a、41bのヒートシンク36、37への搭載方法について説明する。図5は、本発明の半導体モジュール41a、41bを、ヒートシンク36、37間に横並びに搭載した場合の断面構造を示した、半導体駆動装置100の要部断面図である。ヒートシンク36は、半導体モジュール41のリードフレーム31側の放熱面38に配置され、ヒートシンク37(バスバー側ヒートシンクに相当する。)はバスバー32側の放熱面38aに配置される。
ここで、半導体モジュール41a、41bの放熱面38となる平面部320は、ヒートシンク37と電気的に絶縁する必要があるため、セラミックやシリコンなどの絶縁性のある絶縁シート39を挟んだ構造としている。リードフレーム31の放熱面38となる下面にも、同様に絶縁シート39を配置し、リードフレーム31とヒートシンク36との絶縁を図っている。
ヒートシンク36、37間に、二つの半導体モジュール41a、41bを横並びに配置した場合においても、モジュール内で放熱面38、38aが各々一平面内に配置されるよう、高さ座標を揃えることで、半導体駆動装置100のレイアウト性、放熱性を向上させることができる。
ここで、図6に半導体モジュール41の要部断面図を示すように、リードフレーム31の下面側を高熱伝導樹脂43でモールドすることで、図5において示した絶縁シート39は不要となり、絶縁シート39を用いた絶縁構造のものよりも組み付け工程を簡略化することができる。高熱伝導樹脂43は、熱抵抗を低減する上で、その熱伝導率を3W/m・K以上とし、リードフレーム31の下面とヒートシンク36との間の距離を、200μm以下とするとよい。また、各放熱面38、38aとヒートシンク36、37との間の熱抵抗を低減させるため、放熱用グリスを塗布することも、熱抵抗を低減する上で有効である。また、図5の構造において、半導体モジュール41a、
41bの放熱面38、38aに対し、ヒートシンク36、37を押圧させる構成とすることで、更なる熱抵抗低減を図ることができる。
実施の形態2.
次に、本発明の実施の形態2の半導体モジュールおよび半導体駆動装置について、図7〜図14を参照して説明する。上述の実施の形態1では、3相インバータシステムを1つ備えた半導体駆動装置100の構造を例示したが、この実施の形態2では、3相インバータシステムを2つ備えた半導体駆動装置101について説明する。実施の形態1と同様に、半導体駆動装置101は、例えば電動パワーステアリング装置であることを示している。図7に、半導体駆動装置101の回路図を示すように、モータ1、1bは各々ステータ巻線を有し、コントローラ2は各々の巻線を独立に駆動できるインバータ3、3bを備えている。コントローラ2は、両者を協働して制御し、異常時には正常組のみでモータ駆動を継続するものである。さらに半導体駆動装置101では、インバータ3以外の構成も2重系とし、故障に備えた構成となっている。図7の半導体駆動装置101において、実施の形態1の図1に示した構成に追加された構成は、モータ1b、スイッチング素子11〜19を含むインバータ3b、電源リレー4bとインバータ3bとを含むパワー回路部21b、平滑コンデンサ5、制御回路部20内のプリドライバ9bと電源モニタI/F10b等である。
ここで、半導体駆動装置101内の構成を2重系とすることに伴って、装置自体が大型化しないよう各部品の小型化を図っている。例えば、図8に、半導体駆動装置の半完成品の平面図(要部を示した透視図)に示すように、半導体モジュール41c(パワーモジュール)も3相一体モジュールとして集積率を上げ、1パッケージ内にインバータ3、3bを駆動するスイッチング素子11〜19を全て搭載している。そして、図8に示すように、スイッチング素子相互間またはスイッチング素子とリードフレーム上面の接続領域とを接続するバスバー32a〜32fが、装置内に放熱特性が均一化するよう、平面上において重ならないようにレイアウトされている。なお、二つのリードフレーム31を接続する配線として、リードフレーム間バスバー323がある。以下では、上記相違点に伴う変更部分についてのみ説明を行い、上述と同様の構成部分については、ここでの説明を省略する。
この実施の形態2の半導体モジュール41cは、図8の平面図に示すように、発熱するスイッチング素子(11〜19)が搭載されている。そして、図9に、図8のB−B断面に相当する半導体駆動装置101の断面図を示すように、各素子を上下両面から、ヒートシンク36、37で挟み、ヒートシンク36、37を介して放熱するため、半導体モジュール41cには、バスバー32a、32b、32cの上面よりなる放熱面38a、38b、38cが形成され、ヒートシンク37の平面に絶縁性を保って接している。また、図9に示したバスバー32a、32b、32cの断面図に示すように、実施の形態1で示した放熱面38aと同様に、実施の形態2の放熱面38a、38b、38cの高さ座標も全て揃え、一平面内に配置される構成とすることで、その上面側への成膜や貼付け等の製造や設計を容易化することができる。また、リードフレーム31下面の放熱面38についても、実施の形態1と同様に、一つの半導体モジュール41c内で、高さ座標を全て揃えた構成とすることで、製造性が容易化することは言うまでもない。
そして、上述の実施の形態1では、ヒートシンク36、37は、同程度の厚さの平板状の物を示していたが、この実施の形態2では、複数のスイッチング素子と放熱面38の間の熱抵抗が小さくなるリードフレーム31下面側に配置されるヒートシンク36は、そのサイズが、実施の形態1で示したものよりも大きく、そして上側のヒートシンク37よりも大きく形成されている。伝達される熱量が大きくなる側のヒートシンク36を厚く形成することで、熱容量を大きくでき、装置内において、温度上昇が偏らないように調整している。実際のヒートシンクサイズは、発熱素子の発熱量・許容温度、発熱素子と各放熱面間の熱抵抗、さらにはヒートシンク外部の状態まで考慮してサイズを決定する。
また、図10に、半導体駆動装置101の要部断面図を示すように、半導体モジュール41cの両面を挟むヒートシンク36、37の形状を部分的に変形させ、ヒートシンク36、37の外周部を延在させて互いに接触させた構造を採ることも可能で、更なる熱容量、熱伝達アップにつなげることができる。さらにヒートシンク36、37を互いに接触させ、両者を電気的に同電位とすることで、耐EMC性能を向上させることができる。
次に、図11に、この実施の形態2の半導体駆動装置101のインバータ駆動部の平面図を示す。図11は、半導体モジュール41cと対照的な構造である半導体モジュール41dが、同じヒートシンク36上に配置された状態を示しており、各端子部34a、34bが外向きに配置されている。半導体モジュール41c、41dは、封止樹脂30上面に放熱面38a〜38f、38g〜38lを備えており、放熱面38a〜38lの高さは座標上において共通である。
さらに、図12に、図11のC−C断面に相当する、半導体駆動装置101のヒートシンク部を抜粋したインバータ駆動部の断面図を示す。
また、図13に、半導体駆動装置101全体の側断面図を示す。図13において、ケース44内には、モータ1上に半導体モジュール41が配置され、その上に制御回路部20が配置されており、各構成要素は端子部35によって接続された状態が例示されている。電動パワーステアリング装置である半導体駆動装置101は円筒構造をしており、パワーモジュール41(41c、41d)は装置の軸方向に対し垂直向きに2つ搭載され、リードフレーム31下面側の放熱面38、バスバー32の平面部上面側の放熱面38aが、各々同一平面内に配置される構成となっている。
ここで、半導体モジュール41のヒートシンク36、37への搭載向きは図12のような横並びの構成に限定されたものではなく、図14、図15のように、半導体モジュール41c、41dのモジュール形成面が対向する縦置きの構成とし、平行な4面以上の放熱面を確保することもできる。
図14に、半導体駆動装置101のインバータ駆動部の断面図を示し、半導体モジュール41c、41dの搭載例を示すように、縦置きされた一枚の平板状のヒートシンク36の二つの表面に、それぞれ半導体モジュール41c、41dを、リードフレーム31側の放熱面38を熱的に接触させるように配置する。そして、半導体モジュール41c、41dのバスバー32側の放熱面38aには、それぞれ別体のヒートシンク37が、装置内に計2枚配置された構成である。モジュール両面の、二つの放熱面38、38aに伝達される熱量を比べると、リードフレーム31側の放熱面38の方に伝わる熱量が大きくなるため、放熱面38に接するヒートシンク36は、他面に配置するヒートシンク37よりも熱容量が大きな厚い構造体を配置している。
このように、装置全体の構成に合わせてモジュール搭載方向(縦置き、横置き)を選択することができる。いずれの場合においても、熱抵抗が小さくなるリードフレーム31下面(裏面)側の放熱面38を、熱容量や熱伝達の大きなヒートシンク36側に搭載すると温度上昇の抑止効果がより大きくなる。
また、図15に、半導体駆動装置101のインバータ駆動部の断面図を示し、図14とは異なる半導体モジュール41c、41dの搭載例を示す。図15の半導体駆動装置101は、図14の場合とはモジュールの対向面が逆向きである。そして、縦置きされた一枚の平板状のヒートシンク37の二つの表面に、それぞれ半導体モジュール41c、41dを、バスバー32側の放熱面38aを熱的に接触させるように配置し、半導体モジュール41c、41dのリードフレーム31側の放熱面38には、それぞれ別体のヒートシンク36を、装置内に計2枚配置した構成である。
また、装置の軸方向に対する半導体モジュール41の配置方向も垂直方向に限定されたものではなく水平搭載とすることも可能であることは言うまでもない。
なお、図14、図15の例では、一枚のヒートシンク36、37の両面に発熱体を配置した構造体を示していたが、一枚のヒートシンクの両面に発熱体を配置する代わりに、対向配置された二枚のヒートシンクの外側の面に、それぞれ発熱体を配置し、二枚のヒートシンク間に空隙部を設けた構造とすることも可能であり、この構造によっても4面以上の放熱面を確保することができる。
実施の形態3.
次に、実施の形態3について、図16〜図19を参照して以下に説明する。この実施の形態3の半導体駆動装置102は、上述の実施の形態2と同様、2組の3相インバータを搭載した例を示している。実施の形態2では、半導体モジュール41cと41dが別体となるようモールディングされていたが、この実施の形態3のものは、2組の3相インバータが一体モジュールとなっている。以下では、上記相違点に伴う変更部分についてのみ説明を行い、上述と同様の構成部分については、ここでの説明を省略する。
図16は、本実施の形態3の半導体駆動装置102の半導体モジュール
41eの半完成状態の平面図であり、要部を示した透視図であり、バスバー32a〜32lを含む各素子は、封止樹脂30により一体にモールディングされている。図17は、半導体駆動装置102のインバータ駆動部の要部を示した平面図である。図18は、半導体駆動装置102の要部断面図である。
図17に示すように、2組のインバータ3を1モジュール化することで、バスバー32上方の複数の放熱面38a〜38lの高さを均一に揃える調整が容易となり、モールディング後の封止樹脂30上面に放熱面38a〜
38lを露出させることができる。さらに、図16に示すように、スイッチング素子11〜19を、一平面上に放熱量の均一化を図りつつ、効率的に配置させることができる。また、図16に示すように、2組のインバータ3を1モジュール化することで、3相インバータの上側FETの高電位ターミナルと、シャント抵抗低電位側ターミナルはu、v、w相で共有化することが可能で、共有化ターミナル45の面積を大きくとることができる。
図18に、半導体モジュール41eの両放熱面がヒートシンク36、37間に挟まれた状態の半導体駆動装置102の断面図(図16のD−D断面に相当する。)を示すように、共有化ターミナル45を有効に活用し、半導体モジュール41e内の共有化ターミナル45部分にネジ穴部を設け、2組のヒートシンク36、37と半導体モジュール41eをネジ46で共締めしている。これにより半導体モジュール41e内側領域でヒートシンク36、37と放熱面38、38aを組み付けることが可能となり、モジュールの素子形成領域以外の領域を有効に活用することができるので、パワーモジュール周辺の電源バスバーやモータバスバー構成が容易になり、装置全体の小型化が可能となる。
実施の形態4.
次に、実施の形態4について、図19〜図21を参照して以下に説明する。この実施の形態4は、上述の実施の形態2、3と同様、2組の3相インバータを搭載した装置の例で、上述の実施の形態1〜3とはパワーモジュール構造に違いがあり、スイッチング素子(11〜19)が2層のリードフレーム31a、31bに実装された構成であり、それぞれの裏面が放熱面38(計2面)となっている。以下では、上記相違点に伴う変更部分についてのみ説明を行い、上述と同様の構成部分については、ここでの説明を省略する。
本実施の形態4の半導体モジュール41fは、図19のような、スイッチング素子11〜19が実装されたリードフレーム31a、31bを、図20のように、2層重ねてモールド成形している。半導体モジュール41fは、リードフレーム31a、31b上に素子を形成した構造体を、封止樹脂30を介して素子形成面を内向きとして2層貼り合わせた構造であり、2層のリードフレーム31a、31bの間は、リードフレーム放熱面を除いて封止樹脂30によって封止されており、それぞれのリードフレーム31a、31bの素子載置面ではない裏面(外層)側が、それぞれの放熱面38となっている。
2層のリードフレーム31a、31bを立体配置することで、リードフレーム31a、31bの部品実装面積が拡大し、各スイッチング素子が実装されるターミナル面積を大きくできるため、スイッチング素子11〜19と放熱面38との間の熱抵抗を低減することができる。また、部品実装面積を拡大させたために、各素子をレイアウトしやすいという効果もある。
この実施の形態4の半導体モジュール41fは、リードフレーム31a、31b上に素子が形成された2つの構造体を、素子形成面が内向きとなるように封止樹脂30で封止した構造である。各リードフレーム31a、31b上に平面部320を持つバスバー32が形成された場合、バスバー32の平面部320同士が封止樹脂30を介して対向するように配置される。バスバー32の平面部320の高さが揃えられて形成されているため、バスバー32の高さにばらつきがある場合よりも、レイアウト性が良く、製造過程においてもモールド樹脂の充填が容易となるなどの利点がある。
また、図21に示すように、実施の形態1の場合と同様、リードフレーム31の裏面(下面)を、高熱伝導樹脂43でモールドし、放熱面38すべてを絶縁構造として構成することが可能である。実施の形態1では、片面のみに高熱伝導樹脂43を配置した絶縁構造を示したが、本実施の形態4のように、2層のリードフレーム31を備えた半導体モジュール構造とすることで、両放熱面38を絶縁化することができる。よって、放熱面へのヒートシンク組み付けの際、絶縁シート不要となり工程が簡略化しコスト低減にもつながる。図21に示す半導体モジュール41fの上下面に位置する高熱伝導樹脂43上に各々ヒートシンク(図示せず)を配設することで半導体駆動装置を得ることができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (14)

  1. スイッチング素子、
    上記スイッチング素子が上面側に実装され、下面側が放熱面となるリードフレーム、
    上記リードフレーム上に配設され、複数のスイッチング素子相互間、または上記リードフレームと上記スイッチング素子間を接続する、上面に平面部を有するとともに、上記平面部の両端から斜め下方向に裾広がりとなるように伸びる傾斜部を有するバスバー、
    上記リードフレーム上記スイッチング素子および上記バスバーを、上記リードフレームの放熱面および上記バスバーの上記平面部の上面を除いて封止する封止樹脂を備え、
    上記リードフレームの放熱面が一平面内に配置されるとともに、複数の上記バスバーの上記平面部の上面が一平面内に配置され、
    上記リードフレームの放熱面と、上記バスバーの上記平面部の上面との間に、上記スイッチング素子が配設された半導体モジュール
    上記半導体モジュールの上記リードフレームの放熱面に、絶縁性を保って接触するヒートシンクを備えるとともに、複数の上記バスバーの上記平面部の上面に、絶縁性を保って接触するバスバー側ヒートシンクを備えたことを特徴とする半導体駆動装置。
  2. 上記バスバーの上記平面部の上面と、上記リードフレームの放熱面が、互いに平行となるように配置されたことを特徴とする請求項記載の半導体駆動装置
  3. 上記バスバーは、上記平面部以外の部分において上記スイッチング素子または上記リードフレームに接することを特徴とする請求項1または請求項2記載の半導体駆動装置
  4. 上記バスバーの上記平面部における配線の厚さは、上記バスバーの他部よりも肉厚に形成されたことを特徴とする請求項1からのいずれか一項記載の半導体駆動装置
  5. 上記バスバーは、上記平面部の下面に上記傾斜部の端部が接合されてなることを特徴とする請求項1からのいずれか一項記載の半導体駆動装置
  6. 上記バスバーの上記平面部の上面は、放熱面となることを特徴とする請求項1からのいずれか一項記載の半導体駆動装置
  7. 上記ヒートシンクと上記バスバー側ヒートシンクの間に、複数の上記半導体モジュールを搭載したことを特徴とする請求項1から6のいずれか一項記載の半導体駆動装置。
  8. 複数の上記半導体モジュールの上記リードフレームの放熱面が一平面上に配置されるとともに、複数の上記半導体モジュールの上記バスバーの上記平面部の上面が、上記リードフレームの放熱面と平行な一平面上に配置されることを特徴とする請求項記載の半導体駆動装置。
  9. 平板状である上記ヒートシンクの両面、または、対向配置された二枚の上記ヒートシンクの外側の面に、それぞれ上記半導体モジュールが配置されてなることを特徴とする請求項1から8のいずれか一項記載の半導体駆動装置。
  10. 平板状である上記バスバー側ヒートシンクの両面、または、対向配置された二枚の上記バスバー側ヒートシンクの外側の面に、それぞれ上記半導体モジュールが配置されてなることを特徴とする請求項1から9のいずれか一項記載の半導体駆動装置。
  11. 上記ヒートシンクの方が、上記バスバー側ヒートシンクよりも熱容量が大きいことを特徴とする請求項1から10のいずれか一項記載の半導体駆動装置。
  12. 上記ヒートシンクと上記バスバー側ヒートシンクが、一続きに連結された構造であることを特徴とする請求項1から11のいずれか一項記載の半導体駆動装置。
  13. 上記リードフレームの下面側の放熱面に、3W/m・K以上の高熱伝導樹脂よりなる膜を形成したことを特徴とする請求項1から12のいずれか一項記載の半導体駆動装置。
  14. 一つの上記半導体モジュールの内部に、3相以上の多相インバータを構成する上記スイッチング素子全てが搭載されたことを特徴とする請求項1から13のいずれか一項記載の半導体駆動装置。
JP2016561153A 2014-11-27 2014-11-27 半導体駆動装置 Expired - Fee Related JP6407302B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/081315 WO2016084180A1 (ja) 2014-11-27 2014-11-27 半導体モジュールおよび半導体駆動装置

Publications (2)

Publication Number Publication Date
JPWO2016084180A1 JPWO2016084180A1 (ja) 2017-04-27
JP6407302B2 true JP6407302B2 (ja) 2018-10-17

Family

ID=56073800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016561153A Expired - Fee Related JP6407302B2 (ja) 2014-11-27 2014-11-27 半導体駆動装置

Country Status (5)

Country Link
US (1) US9978670B2 (ja)
EP (1) EP3226293B1 (ja)
JP (1) JP6407302B2 (ja)
CN (1) CN107004673B (ja)
WO (1) WO2016084180A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373895B2 (en) 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
US20190343015A1 (en) * 2017-01-13 2019-11-07 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing power semiconductor device
DE102018107094B4 (de) 2018-03-26 2021-04-15 Infineon Technologies Austria Ag Multi-Package-Oberseitenkühlung und Verfahren zu deren Herstellung
JP7390531B2 (ja) * 2019-05-24 2023-12-04 パナソニックIpマネジメント株式会社 コンデンサ
JP7211268B2 (ja) * 2019-05-30 2023-01-24 株式会社デンソー 半導体モジュール
JP7271337B2 (ja) * 2019-06-27 2023-05-11 新光電気工業株式会社 電子部品装置及び電子部品装置の製造方法
TWI791382B (zh) * 2021-10-25 2023-02-01 立錡科技股份有限公司 散熱結構以及高熱傳元件
WO2024147269A1 (ja) * 2023-01-06 2024-07-11 ローム株式会社 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291823A (ja) * 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
EP2244289B1 (en) 2000-04-19 2014-03-26 Denso Corporation Coolant cooled type semiconductor device
JP3578335B2 (ja) 2000-06-29 2004-10-20 株式会社デンソー 電力用半導体装置
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US6661661B2 (en) * 2002-01-07 2003-12-09 International Business Machines Corporation Common heatsink for multiple chips and modules
JP4019989B2 (ja) 2003-03-26 2007-12-12 株式会社デンソー 半導体装置
JP4284625B2 (ja) * 2005-06-22 2009-06-24 株式会社デンソー 三相インバータ装置
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
JP4702196B2 (ja) 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP5232367B2 (ja) 2006-07-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
JP4720756B2 (ja) * 2007-02-22 2011-07-13 トヨタ自動車株式会社 半導体電力変換装置およびその製造方法
JP4748173B2 (ja) 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
US8866342B2 (en) * 2008-03-19 2014-10-21 Mitsubishi Electric Corporation Power converting apparatus
JP5415823B2 (ja) * 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
JP4580004B2 (ja) * 2008-05-28 2010-11-10 パナソニック株式会社 半導体装置
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
CN102484109B (zh) * 2009-08-03 2014-12-10 株式会社安川电机 电力变换装置
JP2011060927A (ja) 2009-09-09 2011-03-24 Hitachi Ltd 半導体装置
JP2011086889A (ja) 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
DE102010042168A1 (de) * 2010-10-07 2012-04-12 Robert Bosch Gmbh Elektronische Baugruppe sowie Verfahren zu deren Herstellung
JP5397417B2 (ja) 2011-05-30 2014-01-22 株式会社デンソー 半導体装置、および、それを用いた駆動装置
US8804340B2 (en) * 2011-06-08 2014-08-12 International Rectifier Corporation Power semiconductor package with double-sided cooling
JP2013251500A (ja) * 2012-06-04 2013-12-12 Renesas Electronics Corp 半導体装置及びその製造方法
JP2012209598A (ja) * 2012-07-30 2012-10-25 Toyota Industries Corp 半導体装置
US20140063744A1 (en) 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
WO2014068937A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package

Also Published As

Publication number Publication date
US20170236774A1 (en) 2017-08-17
EP3226293A1 (en) 2017-10-04
EP3226293A4 (en) 2018-07-18
WO2016084180A1 (ja) 2016-06-02
JPWO2016084180A1 (ja) 2017-04-27
CN107004673A (zh) 2017-08-01
US9978670B2 (en) 2018-05-22
CN107004673B (zh) 2020-01-03
EP3226293B1 (en) 2022-05-11

Similar Documents

Publication Publication Date Title
JP6407302B2 (ja) 半導体駆動装置
JP4192396B2 (ja) 半導体スイッチングモジュ−ル及びそれを用いた半導体装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP6725004B2 (ja) 半導体装置、インバータユニット及び自動車
WO2017154075A1 (ja) 電子制御装置
JP2000245170A (ja) 半導体モジュールとそれを用いた電力変換装置及びその製法
CN107004649A (zh) 电子部件搭载用散热基板
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP5811072B2 (ja) パワーモジュール
TW201820586A (zh) 電子裝置
WO2018131276A1 (ja) 半導体装置
WO2020184053A1 (ja) 半導体装置
JP2015099846A (ja) 半導体装置および半導体装置の製造方法
WO2013118275A1 (ja) 半導体装置
US9373560B2 (en) Drive circuit device
CN106165089B (zh) 半导体模块以及搭载有半导体模块的驱动装置
JP6123722B2 (ja) 半導体装置
JP2016039206A (ja) 半導体装置の製造方法及び同半導体装置
WO2012046578A1 (ja) 半導体装置及び半導体装置の生産方法
JP6447914B2 (ja) パワーモジュールの直流側配線基板及びその製造方法
WO2018150449A1 (ja) 半導体モジュールおよびその製造方法と、これを備えた駆動装置、電動パワーステアリング装置
JP6593630B2 (ja) 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両
JP2018067588A (ja) 半導体モジュール、駆動装置、電動パワーステアリング装置、車両及び半導体モジュールの製造方法
WO2024024067A1 (ja) 電力変換装置、電力変換装置の製造方法
JP2018125424A (ja) 半導体モジュールと、これを備えたコントロールユニット、電動パワーステアリングシステム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R151 Written notification of patent or utility model registration

Ref document number: 6407302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees