JP5467799B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5467799B2
JP5467799B2 JP2009117689A JP2009117689A JP5467799B2 JP 5467799 B2 JP5467799 B2 JP 5467799B2 JP 2009117689 A JP2009117689 A JP 2009117689A JP 2009117689 A JP2009117689 A JP 2009117689A JP 5467799 B2 JP5467799 B2 JP 5467799B2
Authority
JP
Japan
Prior art keywords
lead
conductive material
semiconductor
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009117689A
Other languages
English (en)
Other versions
JP2010267789A (ja
JP2010267789A5 (ja
Inventor
孝光 金澤
俊幸 波多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009117689A priority Critical patent/JP5467799B2/ja
Priority to US12/776,376 priority patent/US8222651B2/en
Publication of JP2010267789A publication Critical patent/JP2010267789A/ja
Publication of JP2010267789A5 publication Critical patent/JP2010267789A5/ja
Priority to US13/533,947 priority patent/US8629467B2/en
Application granted granted Critical
Publication of JP5467799B2 publication Critical patent/JP5467799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/048—Mechanical treatments, e.g. punching, cutting, deforming or cold welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/465—Bumps or wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/466—Tape carriers or flat leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/60—Securing means for detachable heating or cooling arrangements, e.g. clamps
    • H10W40/611—Bolts or screws
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07552—Controlling the environment, e.g. atmosphere composition or temperature changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07553—Controlling the environment, e.g. atmosphere composition or temperature changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/527—Multiple bond wires having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/533—Cross-sectional shape
    • H10W72/534—Cross-sectional shape being rectangular
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/537—Multiple bond wires having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/871—Bond wires and strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/763—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/766—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関し、特に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ等の電力用トランジスタが形成された半導体チップを複数個組み合わせて構成した電力用半導体モジュールに適用して有効な技術に関する。
トランジスタ、ダイオードなどの複数個の電力用半導体チップを組み合せて構成した電力用半導体モジュールは、一般に半導体素子から発生する熱を拡散させる金属ベース板、半導体チップをマウントするための配線パターンが形成された配線層、配線層と金属ベース板とを絶縁する絶縁基板などによって構成されている。
近年、この種の電力用半導体モジュールは、実装面積の縮小や部品コストの低減を図るために小型化が進められており、例えば特許文献１には、双方向スイッチを構成する２個のトランジスタチップと２個のダイオードチップを１個の半導体パッケージに封止した双方向スイッチモジュールが開示されている。
特許文献２は、電力用トランジスタチップを樹脂封止した半導体パッケージの放熱性改善およびトランジスタのオン抵抗の低減を図るために、電力用トランジスタチップの電極パッドとリードとを厚い接続板で接続する技術を開示している。この文献に開示された接続板は、薄肉部と厚肉部を有する上面が平坦な金属板からなり、厚肉部の下面が導電性の接着剤を介してソース電極パッドに接続され、薄肉部の下面が導電性の接着剤を介してソースリードに接着されている。
特許文献３は、電力用トランジスタチップを樹脂封止した半導体パッケージにおいて、ワイヤボンディング用のツールがリードポストに接触しないように電力用トランジスタチップ表面のソース電極パッドおよびゲート電極パッドを配置し、安定したボンダビリティを得るための技術が開示されている。
特開２００８−１６６４６１号公報 特開２００５−２４３６８５号公報 特開２００５−０２６２９４号公報
例えば三相モータ用インバータ回路やＨブリッジモータ用インバータ回路には、複数個のＩＧＢＴチップと複数個のダイオードチップとを組み合わせて構成したスイッチモジュールが使用されている。
通常、この種のモータ用インバータ回路には、数十アンペアの大電流が流れるので、回路の配線抵抗や寄生インダクタンスが大きい場合には、モータの起動時や停止時の逆方向誘起電圧によって素子が破壊する恐れがある。
また、ＩＧＢＴチップとダイオードチップとをリードフレームのダイパッド部に搭載する半導体パッケージの場合、チップとリードおよびそれらを接続するワイヤが樹脂封止体の内部で極めて近接して配置されるため、数１００Ｖの高電圧が印加されるチップとワイヤとの間で放電が発生し、素子が破壊する恐れがある。
さらに、モータ用インバータ回路に使用されるスイッチモジュールは、チップからの発熱量が大きいので、放熱板に取り付けられた状態で使用される。そのため、スイッチモジュールを構成する半導体パッケージには、パッケージを放熱板に固定するためのネジ穴（貫通孔）が設けられている。しかし、このような貫通孔を備えた半導体パッケージは、貫通孔の周囲の樹脂とダイパッド部との界面が温度サイクルによって剥離し易いという問題がある。
本発明の目的は、信頼性の高い電力用半導体モジュールを提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置は、絶縁性樹脂からなる封止体と、
前記封止体によって少なくとも一部が覆われ、かつそれぞれが第１電極を構成する第１および第２金属ベース板と、
下面に第１電極を有すると共に、上面に第２電極パッドと制御電極パッドとを有し、前記下面が導電性接着剤を介して前記第１金属ベース板の上面に固定された第１半導体チップと、
下面に第１電極を有すると共に、上面に第２電極パッドと制御電極パッドとを有し、前記下面が導電性接着剤を介して前記第２金属ベース板の上面に固定された第２半導体チップと、
それぞれの一端が前記封止体によって覆われ、他端が前記封止体の一側面から突出する第１および第２リードと、
前記第１半導体チップの前記第２電極パッドと前記第１リードの前記一端とを電気的に接続する第１導電材料と、
前記第２半導体チップの前記第２電極パッドと前記第２リードの前記一端とを電気的に接続する第２導電材料と、
を有し、
前記第１リードの前記一端は、前記第１金属ベース板の上面よりも上方に位置し、
前記第２リードの前記一端は、前記第２金属ベース板の上面よりも上方に位置しているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
金属ベース板上に実装された半導体チップとリードを接続する配線長が短縮されることにより、配線抵抗や寄生インダクタンスが小さくなるので、モータの起動時や停止時の逆方向誘起電圧によって半導体チップを破壊することを抑制できる。従って、電力用半導体モジュールの信頼性を向上させることができる。
本発明の実施の形態１である半導体パッケージの等価回路図である。 本発明の実施の形態１である半導体パッケージの外観を示す平面図である。 本発明の実施の形態１である半導体パッケージの放熱板取り付け面を示す平面図である。 本発明の実施の形態１である半導体パッケージの側面図である。 本発明の実施の形態１である半導体パッケージの内部構造を示す平面図である。 図５のＡ−Ａ線に沿った断面図である。 （ａ）は、ＩＧＢＴが形成された半導体チップ５Ａの部分断面図、（ｂ）は、ＩＧＢＴの等価回路図である。 （ａ）は、ダイオードチップ８Ａの断面図、（ｂ）は、ダイオードの等価回路図である。 ダイパッド部とリードとの位置関係を示す半導体パッケージの概略断面図である。 ダイパッド部とリードとの位置関係を示す半導体パッケージの概略断面図である。 図５のＢ−Ｂ線に沿った断面図である。 図５のＣ−Ｃ線に沿った断面図である。 図５のＤ−Ｄ線に沿った断面図である。 本発明の実施の形態１である半導体パッケージの組み立て工程の全体フロー図である。 本発明の実施の形態１である半導体パッケージの製造方法を示す平面図である。 図１５に続く半導体パッケージの製造方法を示す平面図である。 図１６に続く半導体パッケージの製造方法を示す平面図である。 図１７に続く半導体パッケージの製造方法を示す平面図である。 図１８に続く半導体パッケージの製造方法を示す平面図である。 図１９に続く半導体パッケージの製造方法を示す平面図である。 本発明の実施の形態１である半導体パッケージを配線基板に実装した状態を示す側面図である。 本発明の実施の形態１である半導体パッケージを使用した三相モータ用インバータ回路の例である。 本発明の実施の形態１である半導体パッケージを使用したＨブリッジモータ用インバータ回路の例である。 本発明の実施の形態２である半導体パッケージの外観を示す平面図である。 本発明の実施の形態２である半導体パッケージの放熱板取り付け面を示す平面図である。 本発明の実施の形態２である半導体パッケージの側面図である。 本発明の実施の形態２である半導体パッケージの内部構造を示す平面図である。 図２７のＥ−Ｅ線に沿った断面図である。 ダイパッド部とリードとの位置関係を示す半導体パッケージの概略断面図である。 ダイパッド部とリードとの位置関係を示す半導体パッケージの概略断面図である。 ダイパッド部に設けられた貫通孔の形状の別例を示す断面図である。 本発明の実施の形態２である半導体パッケージの製造方法を示す平面図である。 図３２に続く半導体パッケージの製造方法を示す平面図である。 図３３に続く半導体パッケージの製造方法を示す平面図である。 図３４に続く半導体パッケージの製造方法を示す平面図である。 図３５に続く半導体パッケージの製造方法を示す平面図である。 図３６に続く半導体パッケージの製造方法を示す平面図である。 図３７に続く半導体パッケージの製造方法を示す平面図である。 本発明の実施の形態２である半導体パッケージを配線基板に実装した状態を示す側面図である。 本発明の他の実施の形態である半導体パッケージを示す平面図である。 本発明の他の実施の形態である半導体パッケージを示す平面図である。 本発明の他の実施の形態である半導体パッケージを示す平面図である。 本発明の他の実施の形態である半導体パッケージを示す平面図である。 （ａ）は、ＭＯＳＦＥＴが形成された半導体チップの部分断面図、（ｂ）は、ＭＯＳＦＥＴの等価回路図である。 ＩＧＢＴとＦＥＴのオン電圧特性を比較したグラフである。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、以下の実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合がある。
（実施の形態１）
本実施の形態では、モータ制御用のインバータ回路に用いられるスイッチモジュールに適用した半導体装置について説明する。
図１に、本実施の形態のスイッチモジュールの回路構成を示す。このスイッチ回路は、電流通路となる一対の端子（Ｖｃｃ端子およびＧＮＤ端子、電源端子およびグランド端子）間に接続された第１半導体スイッチＱ１、第２半導体スイッチＱ２、第１ダイオードＤｉ１および第２ダイオードＤｉ２を含んで構成されている。第１半導体スイッチＱ１および第２半導体スイッチＱ２のそれぞれは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）で構成されており、第１ダイオードＤｉ１および第２ダイオードＤｉ２のそれぞれは、高速整流ダイオード(Fast Recovery Diodes)で構成されている。そして、第１半導体スイッチＱ１のゲート電極および第２半導体スイッチＱ２のゲート電極は、それぞれＧ１端子、Ｇ２端子に接続されており、第１半導体スイッチＱ１のエミッタ電極および第２半導体スイッチＱ２のコレクタ電極は、それぞれＣＯＭ端子に接続されている。さらに、第１半導体スイッチＱ１のコレクタ電極はＶｃｃ端子、第２半導体スイッチＱ２のエミッタ電極はＧＮＤ端子に接続されている。
本実施の形態のスイッチモジュールは、いわゆるＴＯ−３Ｐ類似の半導体パッケージに封止されている。図２は、スイッチモジュールを構成する半導体パッケージの外観を示す平面図、図３は、半導体パッケージの裏面（放熱板取り付け面）を示す平面図、図４は、半導体パッケージの側面図、図５は、半導体パッケージの内部構造を示す平面図、図６は、図５のＡ−Ａ線に沿った断面図である。
スイッチモジュールを構成する半導体パッケージ１Ａは、外観的には、偏平四角形状の封止体２Ａの一側面から５本のリード３を平行に突出させた構造となっている。封止体２Ａは、シリコンフィラーを含浸させたエポキシ樹脂からなり、リード３は、Ｃｕ（銅）またはＦｅ−Ｎｉ（鉄−ニッケル）合金からなる。また、リード３の表面には、例えばＮｉ（ニッケル）膜、Ｐｄ（パラジウム）膜およびＡｕ（金）膜を積層した３層構造のメッキが施されている。
上記５本のリード３は、前記図１に示したスイッチ回路の５個の端子に対応している。すなわち、Ｖｃｃ端子を構成するリード３（Ｖｃｃ）、ＧＮＤ端子を構成するリード３（ＧＮＤ）、Ｇ１端子を構成するリード３（Ｇ１）、Ｇ２端子を構成するリード３（Ｇ２）およびＣＯＭ端子を構成するリード３（ＣＯＭ）である。各端子の配置順は、図２に示す平面図において左側から、Ｇ１端子を構成するリード３（Ｇ１）、Ｖｃｃ端子を構成するリード３（Ｖｃｃ）、ＣＯＭ端子を構成するリード３（ＣＯＭ）、Ｇ２端子を構成するリード３（Ｇ２）、およびＧＮＤ端子を構成するリード３（ＧＮＤ）となっている。
封止体２Ａの内部には、互いに分離された一対のダイパッド部（ＴＡＢ１、ＴＡＢ２）が封止されている。ダイパッド部（ＴＡＢ１、ＴＡＢ２）は、ＣｕまたはＦｅ−Ｎｉ合金からなる金属ベース板であり、放熱用ヘッダとしての機能を備えている。ダイパッド部（ＴＡＢ１、ＴＡＢ２）のそれぞれの一部は、封止体２Ａの一側面（５本のリード３が配置された一側面と対向する一側面）から外部に突出している。また、ダイパッド部（ＴＡＢ１、ＴＡＢ２）のそれぞれの下面は、封止体２Ａの下面から露出している。さらに、ダイパッド部（ＴＡＢ１）は、Ｖｃｃ端子を構成するリード３（Ｖｃｃ）と一体に構成されており、ダイパッド部（ＴＡＢ２）は、ＣＯＭ端子を構成するリード３（ＣＯＭ）と一体に構成されている。ダイパッド部（ＴＡＢ１、ＴＡＢ２）およびリード３の厚さは、例えば０．６ｍｍ程度である。
ダイパッド部（ＴＡＢ１）の上面には、Ｐｂ−Ｓｎ−Ａｇ半田、Ｓｎ−Ｓｂ半田などの半田やＡｇペーストのような導電性接着剤４を介して半導体チップ５Ａが搭載されており、ダイパッド部（ＴＡＢ２）の上面には、導電性接着剤４を介して半導体チップ５Ｂが搭載されている。半導体チップ５Ａ、５Ｂのそれぞれには、第１電極としてコレクタ電極、第２電極としてエミッタ電極、制御電極としてゲート電極を有するＩＧＢＴが形成されている。半導体チップ５Ａ、５Ｂのそれぞれは、平面的に見て四角形であり、一辺の長さは４ｍｍ程度である。
半導体チップ５Ａ、５Ｂのそれぞれは、導電性接着剤４と接する下面がコレクタ電極となっている。半導体チップ５Ａのコレクタ電極は、導電性接着剤４を介してダイパッド部（ＴＡＢ１）と電気的に接続されているので、ダイパッド部（ＴＡＢ１）と一体に形成されたリード３（Ｖｃｃ）、すなわちＶｃｃ端子と電気的に接続されている。また、半導体チップ５Ｂのコレクタ電極は、導電性接着剤４を介してダイパッド部（ＴＡＢ２）と電気的に接続されているので、ダイパッド部（ＴＡＢ２）と一体に形成されたリード３（ＣＯＭ）、すなわちＣＯＭ端子と電気的に接続されている。
半導体チップ５Ａ、５Ｂのそれぞれの上面には、ＩＧＢＴのエミッタ電極と電気的に接続されたエミッタパッド６、およびゲート電極と電気的に接続されたゲートパッド７が形成されている。エミッタパッド６およびゲートパッド７は、例えばアルミニウム（Ａｌ）合金で構成されている。エミッタパッド６は、ＩＧＢＴのオン抵抗を低減するために、ゲートパッド７よりも広い面積で形成されている。
図７（ａ）は、ＩＧＢＴが形成された半導体チップ５Ａの部分断面図、図７（ｂ）は、ＩＧＢＴの等価回路図である。ここでは、トレンチゲート構造を有するｎチャネル型ＩＧＢＴを例示している。なお、半導体チップ５Ｂの構造は、半導体チップ５Ａと同一であるため、その説明は省略する。
ｐ＋型シリコン基板３０上には、ｎ＋型バッファー層３１およびｎ−型エピタキシャル層３２が形成されており、ｎ−型エピタキシャル層３２の表面には、ｐ＋型拡散層３３およびｎ＋型拡散層３４が形成されている。また、ｎ＋型拡散層３４の一部には、ｎ＋型拡散層３４およびｐ＋型拡散層３３を貫通してｎ−型エピタキシャル層３２に達する溝が形成されており、この溝の内部には、酸化シリコン膜からなるゲート絶縁膜３５および多結晶シリコン膜からなるゲート電極３６が形成されている。
ｐ＋型シリコン基板３０、ｎ＋型バッファー層３１、ｎ−型エピタキシャル層３２およびｐ＋型拡散層３３は、ＩＧＢＴのｐｎｐトランジスタ部を構成し、ｐ＋型拡散層３３、ｎ＋型拡散層３４、ゲート絶縁膜３５およびゲート電極３６は、ＩＧＢＴのＭＯＳＦＥＴ部を構成している。ｐ＋型シリコン基板３０の裏面にはコレクタ電極３７が形成されており、ｐ＋型拡散層３３、ｎ＋型拡散層３４のそれぞれの上部にはエミッタ電極３８が形成されている。
エミッタ電極３８の上部には、ｐ＋型シリコン基板３０の最表面を覆う表面保護膜３９が形成されている。エミッタ電極３８は、Ａｌ合金膜からなり、表面保護膜３９は、ポリイミド樹脂膜からなる。エミッタ電極３８のうち、表面保護膜３９で覆われていない領域、すなわち半導体チップ５Ａの表面に露出した領域は、前述したエミッタパッド６を構成している。また、図示は省略するが、ゲート電極３６には、エミッタ電極３８と同層のＡｌ合金膜からなるゲート引き出し電極が接続されている。ゲート引き出し電極のうち、表面保護膜３９で覆われていない領域、すなわち半導体チップ５Ａの表面に露出した領域は、前述したゲートパッド６を構成している。
図５に示すように、ダイパッド部（ＴＡＢ１）の上面において、半導体チップ５Ａと隣接する領域には、導電性接着剤４を介してダイオードチップ８Ａが搭載されている。また、ダイパッド部（ＴＡＢ２）の上面において、半導体チップ５Ｂと隣接する領域には、導電性接着剤４を介してダイオードチップ８Ｂが搭載されている。ダイオードチップ８Ａ、８Ｂのそれぞれは、導電性接着剤４と接する下面にカソード電極が形成されており、上面にアノード電極が形成されている。また、ダイオードチップ８Ａ、８Ｂのそれぞれの上面には、アノード電極の一部であるアノードパッド９が露出している。アノード電極およびカソード電極は、Ａｕ（金）膜からなる。
図８（ａ）は、ダイオードチップ８Ａの断面図、図８（ｂ）は、ダイオードの等価回路図である。なお、ダイオードチップ８Ｂの構造は、ダイオードチップ８Ａと同一であるため、その説明は省略する。
ｎ＋型シリコン基板４０上には、ｎ−型エピタキシャル層４１が形成されており、ｎ−型エピタキシャル層４１の表面には、ｐ＋型拡散層４２が形成されている。また、ｐ＋型拡散層４２の表面にはアノード電極４３が形成されており、ｎ＋型シリコン基板４０の裏面にはカソード電極４４が形成されている。
アノード電極４３の上部には、ｎ＋型シリコン基板４０の最表面を覆う表面保護膜４５が形成されている。アノード電極４３は、Ａｌ合金膜からなり、表面保護膜４５は、ポリイミド樹脂膜からなる。アノード電極４３のうち、表面保護膜４５で覆われていない領域、すなわちダイオードチップ８Ａの表面に露出した領域は、前述したアノードパッド９を構成している。
図５に示すように、ダイオードチップ８Ａのアノードパッド９、半導体チップ５Ａのエミッタパッド６およびリード３（ＣＯＭ）は、１本のＡｌワイヤ１０（導電材料）によって電気的に接続されており、半導体チップ５Ａのゲートパッド７およびリード３（Ｇ１）は、１本のＡｌワイヤ１１（導電材料）によって電気的に接続されている。また、ダイオードチップ８Ｂのアノードパッド９、半導体チップ５Ｂのエミッタパッド６およびリード３（Ｇ２）は、１本のＡｌワイヤ１０によって電気的に接続されており、半導体チップ５Ｂのゲートパッド７およびリード３（ＧＮＤ）は、１本のＡｌワイヤ１１によって電気的に接続されている。
ダイオードチップ８Ａのアノードパッド９、半導体チップ５Ａのエミッタパッド６およびリード３（ＣＯＭ）を接続するＡｌワイヤ１０と、ダイオードチップ８Ｂのアノードパッド９、半導体チップ５Ｂのエミッタパッド６およびリード３（Ｇ２）を接続するＡｌワイヤ１０は、スイッチ回路の電流通路となるので大電流が流れる。従って、これらのＡｌワイヤ１０は、半導体チップ５Ａのゲートパッド７とリード３（Ｇ１）を接続するＡｌワイヤ１１および半導体チップ５Ｂのゲートパッド７とリード３（ＧＮＤ）を接続するＡｌワイヤ１１よりも太い径を有している。Ａｌワイヤ１０の直径は、例えば３００〜５００μｍであり、Ａｌワイヤ１１の直径は、例えば１２５〜１５０μｍである。
このように、本実施の形態のスイッチモジュールは、ダイパッド部（ＴＡＢ１）の上面に搭載した半導体チップ５Ａとダイオードチップ８Ａ、ダイパッド部（ＴＡＢ２）の上面に搭載した半導体チップ５Ｂとダイオードチップ８Ｂ、リード３およびＡｌワイヤ１０、１１を上記のように接続することにより、１個の半導体パッケージ１Ａで図１に示したスイッチ回路を実現している。
図９は、ダイパッド部（ＴＡＢ１）とリード３（ＣＯＭ）との位置関係を示す半導体パッケージ１Ａの概略断面図、図１０は、ダイパッド部（ＴＡＢ２）とリード３（Ｇ２）との位置関係を示す半導体パッケージ１Ａの概略断面図である。
図９に示すように、ダイパッド部（ＴＡＢ１）の近傍に配置されたリード３（ＣＯＭ）の一端部は、ダイパッド部（ＴＡＢ１）の上面よりも上方に位置している。また、図１０に示すように、ダイパッド部（ＴＡＢ２）の近傍に配置されたリード３（Ｇ２）の一端部は、ダイパッド部（ＴＡＢ２）の上面よりも上方に位置している。
前述したように、ダイパッド部（ＴＡＢ１）の上面には、導電性接着剤４を介して半導体チップ５Ａおよびダイオードチップ８Ａが搭載されている。そして、ダイオードチップ８Ａのアノードパッド９、半導体チップ５Ａのエミッタパッド６およびリード３（ＣＯＭ）は、Ａｌワイヤ１０によって互いに接続されている。また、ダイパッド部（ＴＡＢ２）の上面には、導電性接着剤４を介して半導体チップ５Ｂおよびダイオードチップ８Ｂが搭載されている。そして、ダイオードチップ８Ｂのアノードパッド９、半導体チップ５Ｂのエミッタパッド６およびリード３（Ｇ２）は、Ａｌワイヤ１０によって互いに接続されている。
このように、リード３（ＣＯＭ）の一端部をダイパッド部（ＴＡＢ１）の上面よりも上方に位置させることにより、リード３（ＣＯＭ）の一端部をダイパッド部（ＴＡＢ１）の上面と同じ高さにした場合に比べて、半導体チップ５Ａのエミッタパッド６とリード３（ＣＯＭ）を接続するＡｌワイヤ１０の長さが短くなるので、その分のＡｌワイヤ１０の寄生インダクタンスおよび抵抗を低減することができる。同様に、リード３（Ｇ２）の一端部をダイパッド部（ＴＡＢ２）の上面よりも上方に位置させた場合には、リード３（Ｇ２）の一端部をダイパッド部（ＴＡＢ２）の上面と同じ高さにした場合に比べて、半導体チップ５Ｂのエミッタパッド６とリード３（Ｇ２）を接続するＡｌワイヤ１０の長さが短くなるので、その分のＡｌワイヤ１０の寄生インダクタンスおよび抵抗を低減することができる。
また、リード３（ＣＯＭ）の一端部をダイパッド部（ＴＡＢ１）の上面と同じ高さにした場合には、半導体チップ５Ａの周囲に流れ出た導電性接着剤４とその上方のＡｌワイヤ１０との距離が接近するので、半導体チップ５Ａの周囲に流れ出た導電性接着剤４の量が多い場合には、導電性接着剤４とＡｌワイヤ１０とが短絡する恐れがある。これに対し、本実施の形態１の半導体装置は、リード３（ＣＯＭ）の一端部をダイパッド部（ＴＡＢ１）の上面よりも上方に配置しており、半導体チップ５Ａの周囲に流れ出た導電性接着剤４とその上方のＡｌワイヤ１０との距離が離れているので、半導体チップ５Ａの周囲に導電性接着剤４が多く流れ出た場合でもＡｌワイヤ１０との短絡を防止することができる。
同様の理由により、リード３（Ｇ２）の一端部もダイパッド部（ＴＡＢ２）の上面よりも上方に配置されているので、半導体チップ５Ｂの周囲に導電性接着剤４が多く流れ出た場合でもＡｌワイヤ１０との短絡を防止することができる。
また、半導体チップ５Ａのエミッタパッド６とリード３（ＣＯＭ）をＡｌワイヤ１０で接続する際に、半導体チップ５Ａの上面の最外周部とその上方のＡｌワイヤ１０との距離が１００μｍ程度まで接近すると、スイッチモジュールの動作時に半導体チップ５ＡとＡｌワイヤ１０との間で放電が発生し、素子（ＩＧＢＴ）の破壊を引き起こす恐れがある。これは、ＩＧＢＴを逆耐圧に保持したときに、前記図７（ａ）の破線で示した空乏層（Ｄ）の拡がりの外側に位置する半導体チップ５Ａの最外周部が半導体チップ５Ａの裏面（コレクタ電極）と同電位となり、数１００Ｖの高電圧が印加されるためである。
しかし、本実施の形態のように、リード３（ＣＯＭ）の一端部をダイパッド部（ＴＡＢ１）の上面よりも上方に位置させた場合には、リード３（ＣＯＭ）の一端部をダイパッド部（ＴＡＢ１）の上面と同じ高さにした場合に比べて、半導体チップ５Ａの上面の最外周部とその上方のＡｌワイヤ１０との距離が離れるので、上記した半導体チップ５ＡとＡｌワイヤ１０との間の放電を防止することができる。また、本実施の形態では、リード３（Ｇ２）の一端部をダイパッド部（ＴＡＢ２）の上面よりも上方に配置しているので、上記と同様の理由により、半導体チップ５ＢとＡｌワイヤ１０との間の放電を防止することができる。
また、ダイオードを逆耐圧に保持したときには、前記図８（ａ）に示すように、ダイオードチップ８Ａの上面の最外周部が空乏層（Ｄ）の拡がりの外側に位置し、裏面（カソード電極４４）と同電位となるので、数１００Ｖの高電圧が印加される。従って、ダイオードチップ８Ａ、８Ｂのアノードパッド９にＡｌワイヤ１０を接続する際にも、ダイオードチップ８Ａ、８Ｂの最外周部とＡｌワイヤ１０との距離を少なくとも１００μｍ以上離すことが望ましい。
図２、図３、図５に示すように、本実施の形態の半導体パッケージ１Ａは、半導体チップ５Ａ、５Ｂから外れる封止体２Ａの中央部分に円形の貫通孔１２が設けられている。この貫通孔１２は、半導体パッケージ１Ａを放熱板に固定する際に使用されるネジ穴である。このような貫通孔１２を有する半導体パッケージ１Ａは、貫通孔１２の周囲の樹脂（封止体２Ａ）とダイパッド部（ＴＡＢ１、ＴＡＢ２）との界面が温度サイクルによって剥離し易い。
その対策として、本実施の形態の半導体パッケージ１Ａは、貫通孔１２の周囲のダイパッド部（ＴＡＢ１、ＴＡＢ２）に樹脂固定用の長溝１３が設けられている。図１１は、図５のＢ−Ｂ線に沿った長溝１３の断面構造を示している。図１１に示すように、長溝１３の内壁には、逆テーパ状の段差が形成されているため、長溝１３の内部に入り込んだ樹脂がアンカー効果により抜け難い構造となっている。従って、このような長溝１３を貫通孔１２の周囲のダイパッド部（ＴＡＢ１、ＴＡＢ２）に設けることにより、封止体２Ａとダイパッド部（ＴＡＢ１、ＴＡＢ２）との界面剥離を抑制することが可能となる。
また、本実施の形態の半導体パッケージ１Ａは、半導体チップ５Ａ、５Ｂやダイオードチップ８Ａ、８Ｂが搭載される領域の周囲のダイパッド部（ＴＡＢ１、ＴＡＢ２）にも樹脂固定用の長溝１４が設けられている。図１２は、図５のＣ−Ｃ線に沿った長溝１４の断面構造を示している。チップ搭載領域の周囲に設けられた長溝１４は、ダイパッド部（ＴＡＢ１、ＴＡＢ２）の上面に半導体チップ５Ａ、５Ｂやダイオードチップ８Ａ、８Ｂを搭載する際に、導電性接着剤４がチップ搭載領域の外側に拡散するのを防ぐ機能も兼ね備えている。これらの長溝１３、１４は、ダイパッド部（ＴＡＢ１、ＴＡＢ２）の表面をプレス金型で叩くことによって形成される。
また、図１３（図５のＤ−Ｄ線に沿った断面図）に示すように、ダイパッド部（ＴＡＢ１、ＴＡＢ２）の端部には、ダイパッド部（ＴＡＢ１、ＴＡＢ２）の他の領域に比べて厚さの薄い薄肉部１５が設けられている。この薄肉部１５は、ダイパッド部（ＴＡＢ１、ＴＡＢ２）の端部をプレス金型などで押し潰すことによって形成される。封止体２Ａと接するダイパッド部（ＴＡＢ１、ＴＡＢ２）の端部にこのような薄肉部１５を設けた場合は、ダイパッド部（ＴＡＢ１、ＴＡＢ２）の端部の断面が階段状となり、封止体２Ａとの接着強度がアンカー効果により増すため、封止体２Ａとダイパッド部（ＴＡＢ１、ＴＡＢ２）との界面剥離を抑制することが可能となる。
次に、本実施の形態の半導体パッケージ１Ａの組み立て方法を説明する。図１４は、組み立て工程の全体フロー図である。
まず、図１５に示すように、パッケージ複数個分のダイパッド部（ＴＡＢ１、ＴＡＢ２）がタイバー１６やフレーム１７などによって連結されたリードフレームＬＦ１を準備する。
次に、図１６に示すように、各ダイパッド部（ＴＡＢ１、ＴＡＢ２）の上面のチップ搭載領域に導電性接着剤４を供給した後、各ダイパッド部（ＴＡＢ１、ＴＡＢ２）の上面に半導体チップ５Ａ、５Ｂおよびダイオードチップ８Ａ、８Ｂを搭載する。
次に、図１７に示すように、半導体チップ５Ａ、５Ｂ、ダイオードチップ８Ａ、８Ｂおよびリード３をＡｌワイヤ１０、１１で電気的に接続する。Ａｌワイヤ１０、１１の接続は、例えば超音波を利用したウェッジボンディング法を用いて行う。
次に、リードフレームＬＦ１を図示しないモールド金型に装着し、図１８に示すように、各ダイパッド部（ＴＡＢ１、ＴＡＢ２）の一部、半導体チップ５Ａ、５Ｂ、ダイオードチップ８Ａ、８ＢおよびＡｌワイヤ１０、１１を封止体２Ａにより被覆する。
次に、図１９に示すように、タイバー１６を切断・除去し、続いてリード３の表面にメッキ（図示せず）を形成した後、図２０に示すように、リードフレームＬＦ１の不要箇所を切断・除去することにより、前記図２〜図５に示した本実施の形態の半導体パッケージ１Ａが完成する。
図２１は、本実施の形態の半導体パッケージ１Ａをモータの配線基板２０に実装した状態を示している。半導体パッケージ１Ａを配線基板２０に実装する際は、リード３の先端を配線基板２０に挿入し、半田で固定する。その際、リード３同士の短絡を防ぐために、５本のリード３を１本置きに折り曲げて配線基板２０に挿入してもよい。また、半導体パッケージ１Ａの裏面にＡｌなどからなる放熱板２１を取り付ける場合は、封止体２Ａに設けられた貫通孔１２にネジ２２を挿入して放熱板２１に固定する。その際、半導体パッケージ１Ａの裏面に露出したダイパッド部（ＴＡＢ１、ＴＡＢ２）と放熱板２１との短絡を防ぐために、半導体パッケージ１Ａと放熱板２１との間にシリコーンゴムなどからなる絶縁板２３を介在させる。
図２２は、本実施の形態のスイッチモジュール（半導体パッケージ１Ａ）を３個使用した三相モータ用インバータ回路の例である。また、図２３は、本実施の形態のスイッチモジュール（半導体パッケージ１Ａ）を２個使用したＨブリッジモータ用インバータ回路の例である。
このように、本実施の形態のスイッチモジュールは、多層配線基板等を使用せず、１つの金属板からなる熱拡散板（ヘッダ）を採用し、そのダイパッド部（ＴＡＢ１、ＴＡＢ２）の上面に半導体チップ５Ａ、５Ｂおよびダイオードチップ８Ａ、８Ｂを搭載し、これらのチップとリード３をＡｌワイヤ１０、１１で接続することにより、１個の半導体パッケージ１Ａでスイッチモジュールを実現している。このように、多層配線基板等よりも材料コストが安い金属板からなる熱拡散板を用いた構造にすることにより、スイッチモジュールのコストダウンを図ることができる。また、伝熱に優れた金属版の熱拡散板を用いているので、半導体チップ５Ａ、５Ｂで生じた熱を直接ダイパッド部（ＴＡＢ１、ＴＡＢ２）に拡散させることができ、放熱特性が良好なスイッチモジュールを実現することができる。
また、本実施の形態のスイッチモジュールは、ダイパッド部（ＴＡＢ１）の近傍に配置されたリード３の一端部をダイパッド部（ＴＡＢ１）の上面よりも上方に配置し、ダイパッド部（ＴＡＢ２）の近傍に配置されたリード３の一端部をダイパッド部（ＴＡＢ２）の上面よりも上方に配置している。これにより、リード３の一端部をダイパッド部（ＴＡＢ２）の上面よりも上方に配置しない場合に比べて、ダイパッド部（ＴＡＢ１、ＴＡＢ２）に搭載された半導体チップ５Ａ、５Ｂとリード３を接続するＡｌワイヤ１０の長さを短くすることができるので、Ａｌワイヤ１０の寄生インダクタンスおよび抵抗を低減することができる。従って、スイッチモジュールの高性能化を図ることができる。さらに寄生インダクタンスおよび抵抗が小さくなることにより、モータの起動時や停止時の逆方向誘起電圧によって半導体チップを破壊することを抑制できる。従って、電力用半導体モジュールの信頼性を向上させることができる。
また、半導体チップ５Ａ、５Ｂのそれぞれの上面の最外周部とＡｌワイヤ１０との距離が離れることにより、半導体チップ５Ａ、５ＢとＡｌワイヤ１０との間の放電を防止することができるので、スイッチモジュールの信頼性を向上させることができる。
（実施の形態２）
図２４は、本実施の形態の半導体パッケージの外観を示す平面図、図２５は、半導体パッケージの裏面（放熱板取り付け面）を示す平面図、図２６は、半導体パッケージの側面図、図２７は、半導体パッケージの内部構造を示す平面図、図２８は、図２７のＥ−Ｅ線に沿った半導体パッケージの断面図である。
前記実施の形態１の半導体パッケージ１Ａは、ダイパッド部（ＴＡＢ１、ＴＡＢ２）の下面が封止体２Ａの下面から露出した構造になっているが、本実施の形態の半導体パッケージ１Ｂは、ダイパッド部（ＴＡＢ３、ＴＡＢ４）が封止体２Ａによって完全に被覆された構造になっている。
封止体２Ｂの一側面から平行に突出した５本のリード３は、前記実施の形態１と同じく、前記図１に示したスイッチ回路の５個の端子に対応している。すなわち、５本のリード３は、Ｖｃｃ端子を構成するリード３（Ｖｃｃ）、ＧＮＤ端子を構成するリード３（ＧＮＤ）、Ｇ１端子を構成するリード３（Ｇ１）、Ｇ２端子を構成するリード３（Ｇ２）およびＣＯＭ端子を構成するリード３（ＣＯＭ）からなる。また、封止体２Ｂの内部に封止された一対のダイパッド部（ＴＡＢ３、ＴＡＢ４）のうち、ダイパッド部（ＴＡＢ３）は、Ｖｃｃ端子を構成するリード３（Ｖｃｃ）と一体に構成されており、ダイパッド部（ＴＡＢ４）は、ＣＯＭ端子を構成するリード３（ＣＯＭ）と一体に構成されている。なお、各端子の配置順は、前述の実施の形態１の半導体パッケージと同一である。
本実施の形態では、ダイパッド部（ＴＡＢ３、ＴＡＢ４）を封止体２Ｂによって完全に被覆しているので、ダイパッド部（ＴＡＢ３、ＴＡＢ４）を前記実施の形態１のダイパッド部（ＴＡＢ１、ＴＡＢ２）よりも厚い板厚で構成することによって、熱容量を増やしている。ダイパッド部（ＴＡＢ３、ＴＡＢ４）およびリード３の厚さは、例えば０．９ｍｍである。
ダイパッド部（ＴＡＢ３）の上面には、導電性接着剤４を介して半導体チップ５Ａおよびダイオードチップ８Ａが搭載されており、ダイパッド部（ＴＡＢ４）の上面には、導電性接着剤４を介して半導体チップ５Ｂおよびダイオードチップ８Ｂが搭載されている。半導体チップ５Ａ、５Ｂおよびダイオードチップ８Ａ、８Ｂは、前記実施の形態１で使用したものと同一である。
前記実施の形態１と同じく、ダイオードチップ８Ａのアノードパッド９、半導体チップ５Ａのエミッタパッド６およびリード３（ＣＯＭ）は、１本のＡｌワイヤ１０によって電気的に接続されており、半導体チップ５Ａのゲートパッド７およびリード３（Ｇ１）は、１本のＡｌワイヤ１１によって電気的に接続されている。また、ダイオードチップ８Ｂのアノードパッド９、半導体チップ５Ｂのエミッタパッド６およびリード３（Ｇ２）は、１本のＡｌワイヤ１０によって電気的に接続されており、半導体チップ５Ｂのゲートパッド７およびリード３（ＧＮＤ）は、１本のＡｌワイヤ１１によって電気的に接続されている。そして、これにより、前記図１に示したスイッチ回路が実現されている。
図２９に示すように、ダイパッド部（ＴＡＢ３）の近傍に配置されたリード３（ＣＯＭ）の一端部は、ダイパッド部（ＴＡＢ３）の上面よりも上方に位置している。また、図３０に示すように、ダイパッド部（ＴＡＢ４）の近傍に配置されたリード３（Ｇ２）の一端部は、ダイパッド部（ＴＡＢ４）の上面よりも上方に位置している。これにより、前記実施の形態１で説明した種々の効果と同様の効果を得ることができる。
本実施の形態の半導体パッケージ１Ｂは、半導体チップ５Ａ、５Ｂから外れる封止体２Ｂの中央部分に円形の貫通孔１８が設けられている。この貫通孔１８は、半導体パッケージ１Ａの貫通孔１２と同じく、半導体パッケージ１Ｂを放熱板に固定する際に使用されるネジ穴である。
そこで、本実施の形態の半導体パッケージ１Ｂは、貫通孔１８の周囲の樹脂（封止体２Ｂ）とダイパッド部（ＴＡＢ３、ＴＡＢ４）との界面が温度サイクルによって剥離するのを防止するために、貫通孔１８の周囲のダイパッド部（ＴＡＢ３、ＴＡＢ４）に貫通孔１８よりも径の小さい複数の貫通孔１９が設けられている。これにより、ダイパッド部（ＴＡＢ３、ＴＡＢ４）の上面側の樹脂と下面側の樹脂とが貫通孔１９を通じて連結されるので、アンカー効果により封止体２Ｂとダイパッド部（ＴＡＢ３、ＴＡＢ４）との接着強度が向上し、界面剥離を抑制することが可能となる。貫通孔１９の径は、図２８に示すように、ダイパッド部（ＴＡＢ３、ＴＡＢ４）の上面側と下面側とで同じであってもよいが、図３１に示すように、ダイパッド部（ＴＡＢ３、ＴＡＢ４）の上面側と下面側とで異なるようにしてもよい。このようにした場合は、貫通孔１９の内部において、ダイパッド部（ＴＡＢ３、ＴＡＢ４）と樹脂との接着強度が増すため、封止体２Ｂとダイパッド部（ＴＡＢ３、ＴＡＢ４）との界面剥離をより確実に抑制することが可能となる。
また、本実施の形態の半導体パッケージ１Ｂは、前記実施の形態１の半導体パッケージ１Ａと同様、半導体チップ５Ａ、５Ｂやダイオードチップ８Ａ、８Ｂが搭載される領域の周囲のダイパッド部（ＴＡＢ３、ＴＡＢ４）に樹脂固定用の長溝１４が設けられている。前述したように、この長溝１４は、ダイパッド部（ＴＡＢ３、ＴＡＢ４）の上面に半導体チップ５Ａ、５Ｂやダイオードチップ８Ａ、８Ｂを搭載する際に、導電性接着剤４がチップ搭載領域の外側に広がるのを防ぐ機能も兼ね備えている。
本実施の形態の半導体パッケージ１Ｂを組み立てるには、まず、図３２に示すように、パッケージ複数個分のダイパッド部（ＴＡＢ３、ＴＡＢ４）がタイバー２４およびフレーム２５によって連結されたリードフレームＬＦ２を準備する。
次に、各ダイパッド部（ＴＡＢ３、ＴＡＢ４）のチップ搭載領域に導電性接着剤４を供給した後、図３３に示すように、半導体チップ５Ａ、５Ｂおよびダイオードチップ８Ａ、８Ｂを搭載する。
次に、図３４に示すように、半導体チップ５Ａ、５Ｂ、ダイオードチップ８Ａ、８Ｂおよびリード３をＡｌワイヤ１０、１１で電気的に接続する。Ａｌワイヤ１０、１１の接続は、超音波を利用したウェッジボンディング法を用いて行う。
次に、リードフレームＬＦ２を図示しないモールド金型に装着し、図３５に示すように、各ダイパッド部（ＴＡＢ３、ＴＡＢ４）の一部、半導体チップ５Ａ、５Ｂ、ダイオードチップ８Ａ、８ＢおよびＡｌワイヤ１０、１１をモールド樹脂２６で被覆した後、図３６に示すように、モールド樹脂２６の外部に露出した各ダイパッド部（ＴＡＢ３、ＴＡＢ４）をポッティング樹脂２７で被覆する。これにより、ダイパッド部（ＴＡＢ３、ＴＡＢ４）、半導体チップ５Ａ、５Ｂ、ダイオードチップ８Ａ、８ＢおよびＡｌワイヤ１０、１１がモールド樹脂２６とポッティング樹脂２７とからなる封止体２Ｂによって被覆される。
次に、図３７に示すように、タイバー２４を切断・除去し、続いてリード３の表面に図示しないメッキを形成した後、図３８に示すように、リードフレームＬＦ２の不要箇所を切断・除去することにより、前記図２４〜図２８に示した本実施の形態の半導体パッケージ１Ｂが完成する。
図３９は、本実施の形態の半導体パッケージ１Ｂをモータの配線基板２０に実装した状態を示している。半導体パッケージ１Ｂを配線基板２０に実装する際は、前記実施の形態１の半導体パッケージ１Ａと同様、リード３の先端を配線基板２０に挿入し、半田で固定する。その際、リード３同士の短絡を防ぐために、５本のリード３を１本置きに折り曲げて配線基板２０に挿入してもよい。また、半導体パッケージ１Ｂの裏面にＡｌなどからなる放熱板２１を取り付ける場合は、封止体２Ｂに設けられた貫通孔１８にネジ２２を挿入して放熱板２１に固定する。
本実施の形態２の半導体パッケージ１Ｂは、封止体２Ｂの外部にダイパッド部（ＴＡＢ３、ＴＡＢ４）が露出していないので、前記実施の形態１の半導体パッケージ１Ａのように、放熱板２１との間に絶縁板２３を介在させる必要はない。従って、前記実施の形態１の半導体パッケージ１Ａに比べて放熱板２１への取り付けを簡単に行うことができる。他方、封止体２Ａの外部にダイパッド部（ＴＡＢ１、ＴＡＢ２）が露出している前記実施の形態１の半導体パッケージ１Ａは、本実施の形態の半導体パッケージ１Ｂに比べて放熱特性が優れている。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えばダイパッド部（ＴＡＢ１、ＴＡＢ２）の上面に搭載する半導体チップ５Ａ、５Ｂとダイオードチップ８Ａ、８Ｂの位置を変えてもよい。すなわち、前記実施の形態１、２では、リード３の近傍に半導体チップ５Ａ、５Ｂを配置し、リード３から離れた位置にダイオードチップ８Ａ、８Ｂを配置したが、図４０に示すように、リード３の近傍にダイオードチップ８Ａ、８Ｂを配置し、リード３から離れた位置に半導体チップ５Ａ、５Ｂを配置してもよい。この場合でも前記実施の形態１、２で前述した効果と同様の効果を得ることができる。また、半導体チップ５Ａ、５Ｂとダイオードチップ８Ａ、８Ｂが十分小さな場合は、図４１に示すように、半導体チップ５Ａ、５Ｂとダイオードチップ８Ａ、８Ｂを５本のリード３の配列方向に沿って並べてもよい。この場合は、半導体チップ５Ａ、５Ｂのエミッタパッド６とリード３を接続するＡｌワイヤ１０、およびダイオードチップ８Ａ、８Ｂのアノードパッド９とリード３を接続するＡｌワイヤ１０がそれぞれ必要となるが、それぞれのＡｌワイヤ１０の長さを短縮することができる。
また、前記実施の形態１、２では、大電流が流れるエミッタパッド６やアノードパッド９とリード３を接続する手段として、ゲートパッド７に接続されるＡｌワイヤ１１よりも径の大きいＡｌワイヤ１０を用いたが、図４２に示すように、Ａｌワイヤ１０に代えてＡｌリボン２８（導電材料）を用いることもできる。また、図４３に示すように、Ｃｕクリップ２９（導電材料）を用いてもよい。ここで、Ａｌリボンとは、Ａｌを主成分とする導電材料で構成された帯状の結線材料を意味している。Ａｌリボンは、極めて薄いため、リードや半導体チップのパッドに接続する際には、長さやループ形状を任意に設定することができるという特徴がある。これに対し、Ｃｕクリップは、あらかじめ所望の形状となるように成形された帯状の結線材料である。
このように幅広のＡｌリボンやＣｕクリップを用いることにより、Ａｌワイヤよりも断面積が大きくなるので、ＩＧＢＴのオン抵抗を低減することができる。
さらに、エミッタパッド６やアノードパッド９とリード３を接続する手段として、ＡｌリボンやＣｕクリップを用いる場合には、ゲートパッド７とリード３を接続する手段として、Ａｕワイヤを用いるとさらにＩＧＢＴのオン抵抗を低減することができる場合もある。Ａｕワイヤは、Ａｌワイヤに比べて細線化が容易であることから、Ａｌワイヤよりも径の小さいＡｕワイヤを用いることができる。これにより、Ａｕワイヤが接続されるゲートパッド７の面積を小さくすることができるので、その分、エミッタパッド６の面積を大きくすることができる。従って、幅の広いＡｌリボンやＣｕクリップをエミッタパッド６に接続することができるので、ＩＧＢＴのオン抵抗をより低減することができる。
また、前記実施の形態１、２では、スイッチ回路の半導体スイッチとしてＩＧＢＴを用いたが、ＩＧＢＴ以外のトランジスタ、例えばＭＯＳＦＥＴを用いることもできる。ＭＯＳＦＥＴを用いた場合は、コレクタ電極がドレイン電極に対応し、エミッタ電極がソース電極に対応することになる。なお、ＭＯＳＦＥＴは、ｎチャネル型ＭＯＳＦＥＴ、ｐチャネル型ＭＯＳＦＥＴ、いずれの場合も有りうる。
図４４（ａ）は、ＭＯＳＦＥＴが形成された半導体チップ５Ｃの部分断面図、図４４（ｂ）は、ＭＯＳＦＥＴの等価回路図である。なお、図４４（ａ）は、プレーナ構造を有するｎチャネル型ＭＯＳＦＥＴを例示している。
ｎ＋型シリコン基板５０上には、ｎ−型エピタキシャル層５１が形成されており、ｎ−型エピタキシャル層５１の表面には、ｐ＋型拡散層５２およびｎ＋型拡散層５３が形成されている。また、ｐ＋型拡散層５２およびｎ＋型拡散層５３の上部には、多結晶シリコン膜などからなるゲート電極５４が形成されており、ゲート電極５４の上部には、ソース電極５５が形成されている。このＭＯＳＦＥＴは、ｎ＋型シリコン基板５０およびｎ−型エピタキシャル層５１がドレインを構成しているので、ｎ＋型シリコン基板５０の裏面にドレイン電極５６が形成されている。
ソース電極５５の上部には、ｎ＋型シリコン基板５０の最表面を覆う表面保護膜５７が形成されている。ソース電極５５は、Ａｌ合金膜からなり、表面保護膜５７は、ポリイミド樹脂膜からなる。ソース電極５５のうち、表面保護膜５７で覆われていない領域、すなわち半導体チップ５Ｃの表面に露出した領域は、ソースパッドを構成している。
ＭＯＳＦＥＴの場合も、逆耐圧に保持したときに空乏層（Ｄ）の拡がりの外側に位置する半導体チップ５Ｃの最外周部が裏面電極（ドレイン電極５６）と同電位となり、数１００Ｖの高電圧が印加される。従って、スイッチ回路の半導体スイッチとしてＭＯＳＦＥＴを用いる場合でも、半導体チップ５Ｃの最外周部とＡｌワイヤとの距離を十分に確保する必要がある。
図４５は、ＩＧＢＴとＦＥＴのオン電圧特性を比較したグラフである。ここでは、オン電圧を３００Ｖに設定したときの特性を比較している。
ＩＧＢＴは、ｐ＋型基板とその上部のｎ＋型層との間のｐｎ接合が順バイアスされる必要があるので、低電流領域ではＦＥＴに比べてオン電圧が高くなってしまう。しかし、大電流領域では、ＦＥＴチップよりも小さいサイズのチップで小さいオン電圧により電流を制御することができる。
他方、ｎ＋型基板を使用するＦＥＴは、図４４に示すように、チップ内に寄生ダイオードが形成されるため、別途にダイオードチップを付加する必要がない。これに対し、ｐ＋型基板を使用するＩＧＢＴは、チップ内に寄生ダイオードが形成されないので、別途にダイオードチップを付加する必要がある。
前記実施の形態１、２では、スイッチモジュールに適用した例を説明したが、本発明は、複数個の電力用半導体チップを組み合わせて構成した各種電力用半導体モジュールに適用することができる。
本発明は、複数個の電力用半導体チップを組み合わせて構成した電力用半導体モジュールに適用することができる。
１Ａ、１Ｂ 半導体パッケージ
２Ａ、２Ｂ 封止体
３ リード
４ 導電性接着剤
５Ａ、５Ｂ、５Ｃ 半導体チップ
６ エミッタパッド
７ ゲートパッド
８Ａ、８Ｂ ダイオードチップ
９ アノードパッド
１０、１１ Ａｌワイヤ
１２ 貫通孔
１３、１４ 長溝
１５ 薄肉部
１６ タイバー
１７ フレーム
１８、１９ 貫通孔
２０ 配線基板
２１ 放熱板
２２ ネジ
２３ 絶縁板
２４ タイバー
２５ フレーム
２６ モールド樹脂
２７ ポッティング樹脂
２８ Ａｌリボン
２９ Ｃｕクリップ
３０ ｐ＋型シリコン基板
３１ ｎ＋型バッファー層
３２ ｎ−型エピタキシャル層
３３ ｐ＋型拡散層
３４ ｎ＋型拡散層
３５ ゲート絶縁膜
３６ ゲート電極
３７ コレクタ電極
３８ エミッタ電極
３９ 表面保護膜
４０ ｎ＋型シリコン基板
４１ ｎ−型エピタキシャル層
４２ ｐ＋型拡散層
４３ アノード電極
４４ カソード電極
４５ 表面保護膜
５０ ｎ＋型シリコン基板
５１ ｎ−型エピタキシャル層
５２ ｐ＋型拡散層
５３ ｎ＋型拡散層
５４ ゲート電極
５５ ソース電極
５６ ドレイン電極
５７ 表面保護膜
ＬＦ１、ＬＦ２ リードフレーム
ＴＡＢ１、ＴＡＢ２、ＴＡＢ３、ＴＡＢ４ ダイパッド部（金属ベース板）

Claims (12)

  1. 絶縁性樹脂からなる封止体と、
    前記封止体によってそれぞれの一部が覆われた第１および第２金属ベース板と、
    第１面に第１電極を有すると共に、前記第１面に対向する第２面に第２電極パッドと制御電極パッドとを有し、前記第１面が前記第１金属ベース板の上面に固定され、電気的に接続された第１半導体チップと、
    第１面に第１電極を有すると共に、前記第１面に対向する第２面に第２電極パッドと制御電極パッドとを有し、前記第１面が前記第２金属ベース板の上面に固定され、電気的に接続された第２半導体チップと、
    第１面に第１電極を有し、前記第１面に対向する第２面に第２電極を有し、前記第１面が前記第１金属ベース板の上面に固定され、電気的に接続された第１ダイオードチップと、
    それぞれの一端が前記封止体によって覆われ、他端が前記封止体の一側面から突出する第１、第２、第３及び第４リードと、
    前記第１半導体チップの前記第２電極パッドと前記第１リードの前記一端とを電気的に接続する第１導電材料と、
    前記第２半導体チップの前記第２電極パッドと前記第２リードの前記一端とを電気的に接続する第２導電材料と、
    前記第１半導体チップの前記制御電極パッドと前記第３リードの前記一端とを電気的に接続する第３導電材料と、
    前記第２半導体チップの前記制御電極パッドと前記第４リードの前記一端とを電気的に接続する第４導電材料と、
    前記第１ダイオードチップの第２電極と前記第１半導体チップの第２電極パッドとを電気的に接続する第５導電材料と、
    を有し、
    前記第１リードの前記一端は、前記第１金属ベース板の上面よりも上方に位置し、
    前記第２リードの前記一端は、前記第２金属ベース板の上面よりも上方に位置し、
    前記第１導電材料、前記第３導電材料および前記第５導電材料はワイヤからなり、前記第１導電材料および前記第５導電材料のワイヤ径は前記第３導電材料のワイヤ径よりも大であり、
    平面視で前記第１半導体チップの最外周部と前記第１導電材料とが交差する位置において、断面視で前記第１導電材料は前記第１半導体チップの最外周から１００μｍ以上離れており、
    平面視で前記第５導電材料が前記第１ダイオードチップの最外周と交差する位置において、断面視で前記第５導電材料は前記第１ダイオードチップの最外周から１００μｍ以上離れていることを特徴とする半導体装置。
  2. 前記第２導電材料と前記第４導電材料とはワイヤからなり、前記第２導電材料のワイヤ径は前記第４導電材料のワイヤ径よりも大であることを特徴とする請求項１記載の半導体装置。
  3. 平面視で前記第２半導体チップの最外周部と前記第２導電材料とが交差する位置において、断面視で前記第２導電材料は前記第２半導体チップの最外周から１００μｍ以上離れていることを特徴とする請求項２記載の半導体装置。
  4. 更に、第１面に第１電極を有し、前記第１面に対向する第２面に第２電極を有し、前記第１面が前記第２金属ベース板の上面に固定され、電気的に接続された第２ダイオードチップと、
    前記第２ダイオードチップの第２電極と前記第２半導体チップの第２電極パッドとを電気的に接続する第６導電材料と、
    を有し、前記第６導電材料が前記第２ダイオードチップの最外周と交差する位置において、前記第６導電材料は前記第２ダイオードチップの最外周から１００μｍ以上離れていることを特徴とする請求項３記載の半導体装置。
  5. 前記第１半導体チップは、前記第１ダイオードチップよりも前記第１リードの前記一端に近いことを特徴とする請求項４記載の半導体装置。
  6. 前記第２半導体チップは、前記第２ダイオードチップよりも前記第２リードの前記一端に近いことを特徴とする請求項５記載の半導体装置。
  7. 前記第１半導体チップの第２電極パッドの面積は、前記第１半導体チップの制御電極パッドの面積よりも大であることを特徴とする請求項２記載の半導体装置。
  8. 前記第２半導体チップの第２電極パッドの面積は、前記第２半導体チップの制御電極パッドの面積よりも大であることを特徴とする請求項７記載の半導体装置。
  9. 前記第１から前記第４導電材料はＡｌワイヤからなることを特徴とする請求項２記載の半導体装置。
  10. 一端が前記第１金属ベース板と電気的に接続され、他端が前記封止体の前記一側面から突出する第５リードを有し、
    前記第１リードは、前記第２金属ベース板と電気的に接続され、
    平面視において、前記第１リードは前記第３および第４リードの間に配置され、前記第２リードは前記第１および第４リードの間に配置され、前記第５リードは前記第１および第３リードの間に配置されていることを特徴とする請求項１記載の半導体装置。
  11. 前記第１リードは外部に電圧を出力する出力端子であり、前記第５リードは外部から電源電圧が供給される電源端子であり、前記第２リードは外部から接地電圧が供給されるグランド端子であることを特徴とする請求項１０記載の半導体装置。
  12. 前記第１および第２半導体チップはそれぞれＩＧＢＴを備え、
    前記第１および第２半導体チップの第１電極は、前記ＩＧＢＴのコレクタ電極であり、前記第１および第２半導体チップの第２電極は、前記ＩＧＢＴのエミッタ電極であることを特徴とする請求項１１記載の半導体装置。
JP2009117689A 2009-05-14 2009-05-14 半導体装置 Active JP5467799B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009117689A JP5467799B2 (ja) 2009-05-14 2009-05-14 半導体装置
US12/776,376 US8222651B2 (en) 2009-05-14 2010-05-08 Semiconductor device
US13/533,947 US8629467B2 (en) 2009-05-14 2012-06-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009117689A JP5467799B2 (ja) 2009-05-14 2009-05-14 半導体装置

Publications (3)

Publication Number Publication Date
JP2010267789A JP2010267789A (ja) 2010-11-25
JP2010267789A5 JP2010267789A5 (ja) 2012-04-05
JP5467799B2 true JP5467799B2 (ja) 2014-04-09

Family

ID=43067826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009117689A Active JP5467799B2 (ja) 2009-05-14 2009-05-14 半導体装置

Country Status (2)

Country Link
US (2) US8222651B2 (ja)
JP (1) JP5467799B2 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5921055B2 (ja) * 2010-03-08 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置
US8324025B2 (en) * 2010-04-22 2012-12-04 Team Pacific Corporation Power semiconductor device packaging
JP2012015202A (ja) * 2010-06-29 2012-01-19 On Semiconductor Trading Ltd 半導体装置およびその製造方法
CN102456824A (zh) * 2010-10-21 2012-05-16 展晶科技(深圳)有限公司 发光二极管封装结构
KR101278393B1 (ko) * 2010-11-01 2013-06-24 삼성전기주식회사 파워 패키지 모듈 및 그의 제조방법
JP5578326B2 (ja) * 2011-03-29 2014-08-27 日立金属株式会社 リード部品及びその製造方法、並びに半導体パッケージ
EP2597675B1 (en) 2011-04-05 2015-10-21 Panasonic Intellectual Property Management Co., Ltd. Encapsulated semiconductor device and method for producing same
EP3536582B1 (en) 2011-04-07 2022-08-10 Mitsubishi Electric Corporation Mold module and electric power steering apparatus
EP2701192B1 (en) * 2011-04-18 2017-11-01 Mitsubishi Electric Corporation Semiconductor device, inverter device provided with semiconductor device, and in-vehicle rotating electrical machine provided with semiconductor device and inverter device
US8970020B2 (en) * 2011-09-30 2015-03-03 Rohm Co., Ltd. Semiconductor device
WO2013091141A1 (zh) * 2011-12-21 2013-06-27 武汉飞恩微电子有限公司 功率器件封装结构及封装工艺
CN103988295B (zh) * 2011-12-21 2016-08-17 南京皓赛米电力科技有限公司 用于高功率电子元件封装含微通道的引线框架焊盘及封装结构和工艺
CN102623618A (zh) * 2012-04-12 2012-08-01 深圳雷曼光电科技股份有限公司 双打反线弧式led封装结构及其封装工艺
US8766430B2 (en) 2012-06-14 2014-07-01 Infineon Technologies Ag Semiconductor modules and methods of formation thereof
JP5961529B2 (ja) * 2012-11-01 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
KR20150002077A (ko) * 2013-06-28 2015-01-07 삼성전자주식회사 파워 반도체 모듈
US9607940B2 (en) * 2013-07-05 2017-03-28 Renesas Electronics Corporation Semiconductor device
JP6114134B2 (ja) * 2013-07-29 2017-04-12 トヨタ自動車株式会社 リードフレーム、電力変換装置、半導体装置及び半導体装置の製造方法
US9041460B2 (en) 2013-08-12 2015-05-26 Infineon Technologies Ag Packaged power transistors and power packages
JP6114149B2 (ja) * 2013-09-05 2017-04-12 トヨタ自動車株式会社 半導体装置
JP6072667B2 (ja) * 2013-11-12 2017-02-01 三菱電機株式会社 半導体モジュールとその製造方法
WO2016048676A1 (en) * 2014-09-24 2016-03-31 Hiq Solar, Inc. Transistor thermal and emi management solution for fast edge rate environment
EP3226293B1 (en) 2014-11-27 2022-05-11 Mitsubishi Electric Corporation Semiconductor module and semiconductor driving device
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6365322B2 (ja) * 2015-01-23 2018-08-01 三菱電機株式会社 半導体装置
US9911712B2 (en) 2015-10-26 2018-03-06 Semiconductor Components Industries, Llc Clip and related methods
JP6577857B2 (ja) 2015-12-21 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置
JP6477567B2 (ja) * 2016-03-30 2019-03-06 株式会社オートネットワーク技術研究所 回路構成体
JP6973730B2 (ja) * 2016-07-08 2021-12-01 ローム株式会社 半導体装置の製造方法および半導体装置
JP6607571B2 (ja) * 2016-07-28 2019-11-20 株式会社東海理化電機製作所 半導体装置の製造方法
JP6832094B2 (ja) * 2016-08-05 2021-02-24 ローム株式会社 パワーモジュール及びモータ駆動回路
JP6645396B2 (ja) 2016-10-07 2020-02-14 株式会社デンソー 半導体装置
US10262928B2 (en) 2017-03-23 2019-04-16 Rohm Co., Ltd. Semiconductor device
DE112018002101B4 (de) * 2017-04-19 2025-11-13 Mitsubishi Electric Corporation Halbleitermodul und Leistungswandlergerät
US10872846B2 (en) 2017-06-22 2020-12-22 Renesas Electronics America Inc. Solid top terminal for discrete power devices
WO2019049213A1 (ja) * 2017-09-05 2019-03-14 新電元工業株式会社 半導体装置
JP6560819B1 (ja) * 2017-11-10 2019-08-14 新電元工業株式会社 電子モジュール及び電子モジュールの製造方法
US11309274B2 (en) 2017-11-10 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module
CN111279471B (zh) 2017-11-10 2023-09-15 新电元工业株式会社 电子模块
JP7001503B2 (ja) * 2018-01-15 2022-01-19 ローム株式会社 半導体装置、および半導体装置の製造方法
KR102172689B1 (ko) * 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법
CN113496955A (zh) * 2020-04-01 2021-10-12 上海凯虹科技电子有限公司 一种塑封模具
CN115917742A (zh) * 2020-06-23 2023-04-04 罗姆股份有限公司 半导体装置
DE212021000212U1 (de) * 2020-07-16 2022-02-23 Rohm Co., Ltd. Halbleiterbauteil
JP2023172272A (ja) * 2022-05-23 2023-12-06 株式会社 日立パワーデバイス 半導体装置および電力変換装置
CN115101423A (zh) * 2022-08-19 2022-09-23 泸州龙芯微科技有限公司 一种igbt的封装方法以及封装结构
JP2026049044A (ja) * 2023-01-26 2026-03-18 住友電気工業株式会社 半導体装置
JP2024112478A (ja) * 2023-02-08 2024-08-21 三菱電機株式会社 半導体装置
DE102023203781A1 (de) * 2023-04-25 2024-10-31 Zf Friedrichshafen Ag Halbleitereinrichtung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
WO2025033099A1 (ja) * 2023-08-04 2025-02-13 ローム株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049184A (ja) * 1998-05-27 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
JP3612226B2 (ja) * 1998-12-21 2005-01-19 株式会社東芝 半導体装置及び半導体モジュール
JP2001351929A (ja) * 2000-06-09 2001-12-21 Hitachi Ltd 半導体装置およびその製造方法
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2003110077A (ja) * 2001-10-02 2003-04-11 Mitsubishi Electric Corp 半導体装置
JP4248953B2 (ja) 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2005243685A (ja) 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置
JP2007012857A (ja) * 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
JP4471967B2 (ja) * 2006-12-28 2010-06-02 株式会社ルネサステクノロジ 双方向スイッチモジュール
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2010267789A (ja) 2010-11-25
US20120267682A1 (en) 2012-10-25
US8629467B2 (en) 2014-01-14
US20100289127A1 (en) 2010-11-18
US8222651B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
JP5467799B2 (ja) 半導体装置
US7863756B2 (en) Semiconductor device
US9252088B2 (en) Semiconductor device and method of manufacturing the same
US7800208B2 (en) Device with a plurality of semiconductor chips
US7884455B2 (en) Semiconductor device
JP4248953B2 (ja) 半導体装置およびその製造方法
US6144093A (en) Commonly housed diverse semiconductor die with reduced inductance
CN100524735C (zh) 半导体器件
US8324025B2 (en) Power semiconductor device packaging
US20100059875A1 (en) Semiconductor device
JP2006049341A (ja) 半導体装置およびその製造方法
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
JP7795476B2 (ja) 半導体装置
JP4746061B2 (ja) 半導体装置
JP5665206B2 (ja) 半導体装置
CN205564736U (zh) 半导体装置
CN205406513U (zh) 半导体装置
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
JP2015019115A (ja) 半導体装置
JP5388235B2 (ja) 半導体装置
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP2007251218A (ja) パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ
CN115376939A (zh) 形成具有连接片的半导体封装的方法
JP2016040839A (ja) 半導体装置の製造方法
JP2010251556A (ja) 半導体装置及び放熱体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140128

R150 Certificate of patent or registration of utility model

Ref document number: 5467799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350