JP5961529B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5961529B2
JP5961529B2 JP2012242183A JP2012242183A JP5961529B2 JP 5961529 B2 JP5961529 B2 JP 5961529B2 JP 2012242183 A JP2012242183 A JP 2012242183A JP 2012242183 A JP2012242183 A JP 2012242183A JP 5961529 B2 JP5961529 B2 JP 5961529B2
Authority
JP
Japan
Prior art keywords
semiconductor device
arm
terminal
reverse connection
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012242183A
Other languages
English (en)
Other versions
JP2014093373A (ja
Inventor
健嗣 天田
健嗣 天田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012242183A priority Critical patent/JP5961529B2/ja
Priority to US14/057,213 priority patent/US8917134B2/en
Publication of JP2014093373A publication Critical patent/JP2014093373A/ja
Priority to US14/543,220 priority patent/US9559629B2/en
Application granted granted Critical
Publication of JP5961529B2 publication Critical patent/JP5961529B2/ja
Priority to US15/380,148 priority patent/US9941832B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L3/00—Electric devices on electrically-propelled vehicles for safety purposes; Monitoring operating variables, e.g. speed, deceleration or energy consumption
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L58/00—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles
    • B60L58/10—Methods or circuit arrangements for monitoring or controlling batteries or fuel cells, specially adapted for electric vehicles for monitoring or controlling batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Direct Current Motors (AREA)
  • Electronic Switches (AREA)

Description

本発明は、モータ等の電気機器の正逆転を制御する半導体装置に関する。
例えば自動車のパワーウインドやドアロックを動作させるために、正転及び逆転が可能なモータが用いられている。一般的に、そのようなモータの正逆転を制御するために、メカニカルスイッチ（リレースイッチ）が用いられている。しかし近年では、半導体装置を用いた正逆転制御回路も用いられるようになって来ている。
図１は、半導体装置によって正逆転制御を実現するためのＨブリッジ回路の一例を示す。ハイサイドのＰチャネルＭＯＳトランジスタであるＭＯＳトランジスタ１０４のドレインと、ローサイドのＮチャネルＭＯＳトランジスタであるＭＯＳトランジスタ１０６のドレインとが接続されることにより、第１アームが形成される。一方、ハイサイドのＰチャネルＭＯＳトランジスタであるＭＯＳトランジスタ１０５のドレインと、ローサイドのＮチャネルＭＯＳトランジスタであるＭＯＳトランジスタ１０７のドレインとが接続されることにより、第２アームが形成される。ハイサイドのＭＯＳトランジスタ１０４、１０５のソースが電源端子１０３に接続され、ローサイドのＭＯＳトランジスタ１０６、１０７のソースが接地端子１０２に接続されることにより、第１アームと第２アームが並列接続されたＨブリッジが形成される。第１アームの中点ノードと、第２アームの中点ノードとに、モータ１０８を駆動するための端子対が設けられる。
モータ１０８を正転するとき、制御回路はＭＯＳトランジスタ１０４と１０７をオンし、ＭＯＳトランジスタ１０５と１０６をオフする。その結果、電流がＭＯＳトランジスタ１０４、モータ１０８、ＭＯＳトランジスタ１０７、接地端子１０２の順に流れ、モータが正転する。モータを逆転するとき、制御回路はＭＯＳトランジスタ１０５と１０６をオンし、ＭＯＳトランジスタ１０４と１０７をオフする。その結果、電流がＭＯＳトランジスタ１０５、モータ１０８、ＭＯＳトランジスタ１０６、接地端子１０２の順に流れる。この場合、モータ１０８に流れる電流の向きが正転時と逆であるため、モータ１０８が逆転する。
モータ駆動用の半導体装置の一例が、特許文献１に記載されている。
特開２００７−１２８５７号公報
図１に例示されるような半導体装置によって電流の正逆転を制御する場合、電源が逆接続されると、ＭＯＳトランジスタの寄生ダイオードを経由して、Ｈブリッジ回路に大きな逆電流が流れる可能性がある。このような事態から半導体装置を保護する技術が望まれる。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
半導体装置は、制御部と、Ｈブリッジ回路とを備える。Ｈブリッジ回路は、第１アームと第２アームとからなり、制御部が出力する制御信号に基づいて、電源から供給される入力電流を、正逆転可能な電流としてモータ１０８に供給する。第１アームは第１アイランド上に形成され、第２アームは第２アイランド上に形成される。制御部と同じアイランド上に、入力電流と方向が逆の電流がＨブリッジ回路に供給されることを防ぐ逆接続時逆流防止回路が設けられる。
逆接続時逆流防止回路がＨブリッジ回路を制御する制御部と同じアイランド上に形成されるため、簡易な構成によって、電流の正逆転を制御する半導体装置を電源の逆接続から保護する構成が実現できる。
図１は、Ｈブリッジの回路図である。 図２は、第１実施形態における半導体装置の回路図である。 図３は、第１実施形態における半導体装置のレイアウトを示す。 図４は、制御チップと逆接続時逆流防止回路を搭載する第２アイランドの断面図である。 図５は、制御チップと逆接続時逆流防止回路の関係を示す。 図６は、第２実施形態における半導体装置のレイアウトを示す。 図７は、第３実施形態における半導体装置のレイアウトを示す。
以下、添付図面を参照して、幾つかの実施形態を説明する。図２は、第１実施形態における半導体装置１を示す。半導体装置１は、制御用の半導体回路を備えた制御チップ２と、制御チップ２によって制御されるＨブリッジ回路とを備える。Ｈブリッジ回路は、電源端子Ｖｂａｔと接地端子ＧＮＤとを備える電源から供給される入力電流を、正逆転可能な電流としてモータ１０８に供給する。Ｈブリッジ回路は、ＭＯＳ（又はＭＩＳ）トランジスタＴｒ１〜Ｔｒ４を備える。Ｔｒ１〜Ｔｒ４は、モータ１０８の駆動用電流などのパワーエレクトロニクス用途で用いられるパワーＭＯＳＦＥＴであり、オン抵抗の低い縦型のＭＯＳＦＥＴが用いられることが多い。
ハイサイドのＰＭＯＳトランジスタＴｒ１のドレインと、ローサイドのＮＭＯＳトランジスタＴｒ３のドレインがノードＮ３において接続されることにより、第１アームが形成される。ハイサイドのＰＭＯＳトランジスタＴｒ２のドレインと、ローサイドのＮＭＯＳトランジスタＴｒ４のドレインがノードＮ４において接続されることにより、第２アームが形成される。Ｔｒ１のソースとＴｒ２のソースがノードＮ２において電源端子に接続される。Ｔｒ３のソースとＴｒ４のソースがノードＮ１に接続される。その結果、第１アームと第２アームが並列接続され、Ｈブリッジが形成される。第１アームの中点のノードＮ３と第２アームの中点のノードＮ４はそれぞれ出力端子を備え、モータ１０８の両極の端子に接続される
Ｈブリッジは、ノードＮ１において逆接続時逆流防止用のＮチャネルのＭＯＳ（又はＭＩＳ）トランジスタＴｒ５のソースに接続される。Ｔｒ５のドレインは接地端子ＧＮＤに接続される。Ｔｒ５も、オン抵抗の低い縦型のＭＯＳＦＥＴである。Ｔｒ５の寄生ダイオードにおいては、アノードが高電位側に接続され、カソードが接地電極側に接続される。従って、Ｔｒ５がオフにされているとき、バッテリが逆に接続されると、Ｔｒ５の寄生ダイオードが逆接続となり、半導体装置１に対する電流の供給が阻止される。
図３は、半導体装置１のレイアウトを示す。素子・端子間を結ぶ細線は信号線を示し、太線はモータ駆動等のパワーエレクトロニクスにおける比較的大きい電流が流れる電流線を示す。半導体装置１は、３つのアイランドＩ１〜Ｉ３を備える。第１のアイランドＩ１には第１アーム、すなわちドレイン共通に接続されたＭＯＳトランジスタＴｒ１、Ｔｒ３が形成される。第２のアイランドＩ２には第２アーム、すなわちドレイン共通に接続されたＭＯＳトランジスタＴｒ２、Ｔｒ４が形成される。第３のアイランドＩ３はアイランドＩ１とアイランドＩ２の間に配置され、その上に制御チップ２と逆接続時逆流防止用のＭＯＳトランジスタＴｒ５が形成される。
第１アイランドＩ１において、Ｔｒ１のソースは、半導体装置１の電源端子ＶＢに電流線（太線）で接続され、図２のノードＮ２となる。Ｔｒ１のドレインとＴｒ３のドレインは、アイランドＩ１の基板に共通に接続され、ノードＮ３となる。半導体装置１はリードフレーム上に形成される複数の端子を備え、Ｔｒ３のソースは、半導体装置１の端子Ｔ１に電流線で接続される。
第２アイランドＩ２において、Ｔｒ２のソースは、半導体装置１の電源端子ＶＢに電流線（太線）で接続され、図２のノードＮ２となる。Ｔｒ２のドレインとＴｒ４のドレインは、アイランドＩ１の基板に共通に接続され、ノードＮ４となる。Ｔｒ４のソースは、半導体装置１の端子Ｔ４に電流線で接続される。
第３アイランドＩ３のＭＯＳトランジスタＴｒ５のソースは、半導体装置１の端子Ｔ２と端子Ｔ３に電流線で接続される。このような構成を備えた半導体装置１を配線基板等に実装する場合、半導体装置１の外部の配線Ｌ１、Ｌ２によって、端子Ｔ１と端子Ｔ２が接続され、且つ端子Ｔ３と端子Ｔ４が接続される。その結果、Ｔｒ２、Ｔｒ４、Ｔｒ５がノードＮ１においてソース共通に接続される。
言い換えれば、第１の端子Ｔ１と第２の端子Ｔ２が外部の配線Ｌ１によって電気的に接続された場合、第１アイランドＩ１上の第１アームは逆接防止回路を形成するＴｒ５を介して電源の両極Ｖｂａｔ，ＧＮＤ間に接続される。第３の端子Ｔ３と第４の端子Ｔ４が外部の配線Ｌ２によって電気的に接続された場合、第２アイランドＩ２上の第２アームは逆接防止回路を形成するＴｒ５を介して電源の両極Ｖｂａｔ，ＧＮＤ間に接続される。
図４は、第３アイランドＩ３の模式的な断面図である。第３アイランドＩ３上に、制御チップ２と、逆電流防止用の縦型のＮチャネルのＭＯＳトランジスタＴｒ５が形成される。Ｔｒ５の具体的な構成としては様々な型が考えられるが、図４の例では、アイランドＩ２上にｎ＋層１１が形成され、ｎ＋層１１の上にｎ−層１２が形成され、ｎ−層１２に対する拡散工程によってｐウエル１３とｎ＋ウエル１５が形成される。これらの層が形成された後、ゲート酸化膜１８、ゲート電極１７、及びソース電極１６が形成される。ｎ＋層１１がドレイン極として機能する。ゲート電極１７に印加される電圧に応じてｎ−層１２に形成されるチャネルが制御される。このチャネル制御に応じて、ドレイン側のｎ＋層１１からｎ−層１２、ｐウエル１３、ｎ＋ウエル１５を経てソース電極１６に至る経路に、制御された量の電流が流れる。このような縦型ＭＯＳトランジスタが多数、アイランドＩ３に形成されることにより、チャネル形成時に正方向及び逆方向に比較的大きい電流を少ないオン抵抗で流し、チャネル不形成時に逆方向の電流を阻止する逆接続時逆流防止回路を実現できる。
制御チップ２は、バイポーラトランジスタ、ＮチャネルＭＯＳトランジスタ、ＰチャネルＭＯＳトランジスタ、ＣＭＯＳ回路、ＤＭＯＳ（Ｄｏｕｂｌｅ ｄｉｆｆｕｓｉｏｎ ＭＯＳ）等の制御用の半導体素子Ｃ−Ｔｒを備えた半導体回路によって形成される。これらの素子は、一般的にはゲート、ソース、ドレイン等の端子が素子表面側に設けられる横型のＭＯＳないしＭＩＳ構造を備える。その裏面側、すなわちアイランドＩ３側は接地される。図３では、アイランドＩ３は半導体装置１の接地端子ＧＮＤに接続される。
図２に示すように、ＭＯＳトランジスタＴｒ５のドレインは接地電極に接続される。Ｔｒ５は縦型のＮＭＯＳトランジスタであるため、裏面側（基板側）がドレインとなる。従って、図５に示すように、第３のアイランドＩ３を接地電極とすることにより、制御チップ２と逆接続時逆流防止用のＭＯＳトランジスタＴｒ５を共通のアイランドＩ３上に形成することができる。
すなわち、正逆転制御用のＨブリッジ回路において、制御チップ２と同じアイランドＩ３上に逆接続時逆流防止用のＭＯＳトランジスタＴｒ５を形成することにより、逆接続時逆流防止機能を内蔵した半導体装置を実現することができる。逆接続時逆流防止回路の専用アイランドを設ける必要が無いため、簡易な構成で逆接続時逆流防止機能を実現することができる。
更に、本実施形態においては、配線Ｌ１、Ｌ２を半導体装置１の外部に設けているため、モータ駆動等に用いる比較的大きい電流の経路をアイランドＩ１〜Ｉ３間に形成する必要が無い。従って、技術的にあまり普及していないアイランド間の太線ボンディングを行わずに保護回路を実現できる。
このような構成を備えた半導体装置１は、以下のように動作する。まず半導体装置１は、配線基板などに実装される。その時点で、配線Ｌ１によって端子Ｔ１とＴ２が接続され、配線Ｌ２によって端子Ｔ３とＴ４が接続される。半導体装置１に、モータ１０８駆動などのメカトロニクス用の比較的大きい電流を供給するバッテリが接続されていないとき、ＭＯＳトランジスタＴｒ５はオフの状態を維持する。
バッテリが接続されると、制御チップ２は予め設けられた検出手段によってバッテリの極性を検出する。バッテリの極性が正しいことが検出された場合、制御チップ２はＭＯＳトランジスタＴｒをオンすることにより、逆接続時逆流防止回路による電圧低下が小さい状態にする。その後、制御チップ２からの信号により、通常のＨブリッジ回路の動作が行われ、モータ１０８（その他のメカトロニクス部品であってもよい）の正転又は逆転が行われる。
モータ１０８を正転する場合には、制御チップ２はＴｒ２、Ｔｒ３をオフし、Ｔｒ１、Ｔｒ４をオンする（ＰＷＭなどによって駆動する）。その結果、電源端子ＶＢからＴｒ１のソースに供給された入力電流は、Ｔｒ１のドレインから第１アイランドＩ１の出力端子（第１アームの中点端子）に出力される。その出力電流がモータ１０８の一方の端子に入力する。モータ１０８の他方の端子は、第３アイランドＩ３の入力端子（第２アームの中点端子）に入力する。その入力電流は、Ｔｒ４のドレインから入力してソースに出力され、更に配線Ｌ２に出力される。配線Ｌ２の出力電流は、Ｔｒ５のソースに入力してドレインに出力され、第３アイランドＩ３の接地端子ＧＮＤに出力される。モータ１０８を逆転する場合には、制御チップ２はＴｒ１、Ｔｒ４をオフし、Ｔｒ２、Ｔｒ３をオンして、正転の場合と同様の動作を実行する。
バッテリのプラスとマイナス（ＶｂａｔとＧＮＤ）が逆に接続された場合、ＭＯＳトランジスタＴｒ５がオフであるため、逆電流がＴｒ５において阻止される。その結果、バッテリの逆接続時に半導体装置１を保護することができる。
図６は、第２実施形態における半導体装置１ａのレイアウトを示す平面図である。主にノードＮ１の接続方法において、第１実施形態と異なっている。本実施形態においては、ノードＮ１におけるＴｒ３、Ｔｒ４、Ｔｒ５の共通ソース接続が、リードフレームの配線によって実現される。具体的には、第１アイランドＩ１のＭＯＳトランジスタＴｒ３のソースと、第３アイランドＩ３のＭＯＳトランジスタＴｒ５のソースとが、リードフレームの一部として形成された配線Ｌ３を介して接続される。更に、第２アイランドＩ２のＭＯＳトランジスタＴｒ４のソースと、第３アイランドＩ３のＭＯＳトランジスタＴｒ５のソースとが、リードフレームの一部として形成された配線Ｌ４を介して接続される。すなわちリードフレーム端子が、逆接防止回路とＨブリッジ回路との間の入力電流の経路を形成する。
本実施形態においては、複数のアイランドＩ１〜Ｉ３でリードフレームを共有し、フレーム分割せずに、電流線の接続がリードフレームを介して行われる。第１実施形態と比べて、半導体装置１の内部に逆接続時逆流防止用の配線Ｌ３、Ｌ４が設けられているため、実装基板の側に逆接続時逆流防止回路専用の配線を用意する必要が無くて済む。
図７は、第３実施形態における半導体装置１ｂのレイアウトを示す平面図である。本実施形態も、主にノードＮ１の接続方法において、第１実施形態と異なっている。本実施形態においては、Ｔｒ３とＴｒ５との間の電流線である配線Ｌ５が、アイランド間の太線ボンディングワイヤによって実現される。Ｔｒ４とＴｒ５の間の電流線である配線Ｌ６も、アイランド間の太線ボンディングワイヤによって実現される。すなわちボンディングワイヤが、逆接防止回路とＨブリッジ回路との間の入力電流の経路を形成する。大電流向きの太線ボンディングの技術が進歩すれば、このような実施形態による効果が向上することが期待できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば本発明の各実施形態を矛盾の無い範囲で組み合わせることが可能である。
１、１ａ、１ｂ 半導体装置
２ 制御チップ
３ モータ
１１ ｎ＋層
１２ ｎ−層
１３ ｐウェル
１４ ｐ＋層
１５ ｎ＋層
１０１ Ｈブリッジ回路
１０２ 接地端子
１０３ 電源端子
１０４〜１０７ ＭＯＳトランジスタ
１０８ モータ
Ｃ−Ｔｒ 制御用の半導体素子
Ｉ１〜Ｉ３ アイランド
Ｌ１〜Ｌ６ 配線
Ｎ１〜Ｎ４ ノード
Ｔ１〜Ｔ４ 端子
Ｔｒ１〜Ｔｒ５ ＭＯＳトランジスタ

Claims (7)

  1. 制御部と、
    第１アームと第２アームとからなり、前記制御部が出力する制御信号に基づいて、電源から供給される入力電流を、逆転可能な電流として出力端子に供給するＨブリッジ回路と、
    前記入力電流と方向が逆の電流が前記Ｈブリッジ回路に供給されることを防ぐ逆接続時逆流防止回路とを具備し、
    前記第１アームが第１アイランド上に形成され、
    前記第２アームが第２アイランド上に形成され、
    前記制御部と前記逆接続時逆流防止回路とが第３アイランド上に形成された
    半導体装置。
  2. 請求項１に記載された半導体装置であって、
    前記逆接続時逆流防止回路は、前記入力電流と方向が逆の電流が供給されたとき逆接続となる寄生ダイオードを備えたＮチャネルの縦型のパワーＭＯＳＦＥＴ素子である
    半導体装置。
  3. 請求項１に記載された半導体装置であって、
    前記第１アームと前記第２アームの各々は、ハイサイドのＰＭＯＳとローサイドのＮＭＯＳがドレイン共通に接続されることによって形成される
    半導体装置。
  4. 請求項１に記載された半導体装置であって、
    前記Ｈブリッジ回路と前記逆接続時逆流防止回路とは、前記半導体装置が備える端子を介して外部の配線によって接続される。
    半導体装置。
  5. 請求項１に記載された半導体装置であって、
    更に、前記第１アームに接続される第１端子と、
    前記逆接続時逆流防止回路に接続される第２端子及び第３端子と、
    前記第２アームに接続される第４端子とを具備し、
    前記第１端子と前記第２端子が電気的に接続された場合、前記第１アームは前記逆接続時逆流防止回路を介して前記電源の両極間に接続され、
    前記第３端子と前記第４端子が電気的に接続された場合、前記第２アームは前記逆接続時逆流防止回路を介して前記電源の両極間に接続される
    半導体装置。
  6. 請求項１に記載された半導体装置であって、
    更に、前記逆接続時逆流防止回路と前記Ｈブリッジ回路とに接続されたリードフレーム端子を具備し、
    前記リードフレーム端子が、前記逆接防止回路と前記Ｈブリッジ回路との間の前記入力電流の経路を形成する
    半導体装置。
  7. 請求項１に記載された半導体装置であって、
    更に、前記逆接続時逆流防止回路と前記Ｈブリッジ回路とを接続するボンディングワイヤを具備し、
    前記ボンディングワイヤが、前記逆接防止回路と前記Ｈブリッジ回路との間の前記入力電流の経路を形成する
    半導体装置。
JP2012242183A 2012-11-01 2012-11-01 半導体装置 Expired - Fee Related JP5961529B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012242183A JP5961529B2 (ja) 2012-11-01 2012-11-01 半導体装置
US14/057,213 US8917134B2 (en) 2012-11-01 2013-10-18 Semiconductor device
US14/543,220 US9559629B2 (en) 2012-11-01 2014-11-17 Semiconductor device including an H-bridge circuit for driving a motor
US15/380,148 US9941832B2 (en) 2012-11-01 2016-12-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012242183A JP5961529B2 (ja) 2012-11-01 2012-11-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2014093373A JP2014093373A (ja) 2014-05-19
JP5961529B2 true JP5961529B2 (ja) 2016-08-02

Family

ID=50546508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012242183A Expired - Fee Related JP5961529B2 (ja) 2012-11-01 2012-11-01 半導体装置

Country Status (2)

Country Link
US (3) US8917134B2 (ja)
JP (1) JP5961529B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5961529B2 (ja) 2012-11-01 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
JP6308978B2 (ja) * 2015-06-16 2018-04-11 三菱電機株式会社 半導体装置
US10978869B2 (en) * 2016-08-23 2021-04-13 Alpha And Omega Semiconductor Incorporated USB type-C load switch ESD protection
JP6802750B2 (ja) 2017-04-14 2020-12-16 ルネサスエレクトロニクス株式会社 半導体装置
JP6992399B2 (ja) * 2017-10-19 2022-01-13 株式会社デンソー 半導体モジュール
CN109236095B (zh) * 2018-11-16 2020-08-18 四川赛科安全技术有限公司 可实现电动闭门器上电和掉电启动的控制电路及实现方法
WO2021059947A1 (ja) 2019-09-27 2021-04-01 ローム株式会社 半導体装置
CN111864718A (zh) * 2020-08-14 2020-10-30 精进电动科技股份有限公司 一种防反接电路、电子驻车电路及控制方法
DE102020131470A1 (de) 2020-11-27 2022-06-02 Infineon Technologies Ag Package mit Lastanschlüssen, auf welchen eine gekoppelte Leistungskomponente und Logikkomponente montiert sind
CN113900469B (zh) * 2021-10-12 2023-09-19 上海鑫雁微电子股份有限公司 一种限流保护电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937467A (en) * 1988-08-15 1990-06-26 General Electric Company Complementary circuit and structure with common substrate
US5469095A (en) * 1994-06-27 1995-11-21 Allegro Microsystems, Inc. Bridge circuit for driving an inductive load with a shoot-through prevention circuit
US5796276A (en) * 1994-12-30 1998-08-18 Sgs-Thomson Microelectronics, Inc. High-side-driver gate drive circuit
JP3513609B2 (ja) * 1996-04-19 2004-03-31 株式会社ルネサステクノロジ 半導体装置
JP4128700B2 (ja) * 1999-09-08 2008-07-30 ローム株式会社 誘導性負荷駆動回路
JP2004274817A (ja) * 2003-03-05 2004-09-30 Yazaki Corp モータ正転・逆転駆動回路
EP1469574A1 (en) * 2003-04-17 2004-10-20 Dialog Semiconductor GmbH H-bridge driver with CMOS circuits
JP2005318759A (ja) * 2004-04-30 2005-11-10 Yazaki Corp モータ制御装置
JP2007012857A (ja) 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
JP4796359B2 (ja) * 2005-09-05 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
US7772725B2 (en) * 2005-09-22 2010-08-10 Eastman Kodak Company Apparatus and method for current control in H-Bridge load drivers
DE102006020243B3 (de) * 2006-04-27 2008-01-17 Infineon Technologies Austria Ag Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
JP2010081043A (ja) * 2008-09-24 2010-04-08 Oki Semiconductor Co Ltd Ｈブリッジ回路
JP5467799B2 (ja) * 2009-05-14 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2011108946A (ja) * 2009-11-19 2011-06-02 Aisin Seiki Co Ltd トランジスタの実装方法及び電子部品
JP5795282B2 (ja) * 2012-05-11 2015-10-14 ルネサスエレクトロニクス株式会社 電子装置
US9077259B2 (en) * 2012-09-05 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Gate driver circuit and method
JP5961529B2 (ja) * 2012-11-01 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2014093373A (ja) 2014-05-19
US9941832B2 (en) 2018-04-10
US20170099024A1 (en) 2017-04-06
US20140118056A1 (en) 2014-05-01
US20150069937A1 (en) 2015-03-12
US9559629B2 (en) 2017-01-31
US8917134B2 (en) 2014-12-23

Similar Documents

Publication Publication Date Title
JP5961529B2 (ja) 半導体装置
JP6384201B2 (ja) 集積回路装置及び電子機器
EP3419170B1 (en) Protective system
EP2071726B1 (en) Load driving device
US8390340B2 (en) Load driving device
JP6213136B2 (ja) 半導体装置
JPH08335863A (ja) パワートランジスタの駆動方法及び回路、並びに該回路を含む集積回路
US20110199710A1 (en) Semiconductor device
WO2011001784A1 (ja) 半導体集積回路
JP5842720B2 (ja) 出力回路
US9088151B2 (en) Power module including leakage current protection circuit
JP2008258939A (ja) 多チャンネル半導体集積回路
JP2010028522A (ja) 半導体装置
JP3857462B2 (ja) 交流スイッチ回路
JP5359264B2 (ja) 半導体装置
JP3617425B2 (ja) 半導体集積回路装置の入力インターフェイス回路
JP4228960B2 (ja) 負荷駆動装置及び負荷駆動装置の高電圧印加試験方法
US20110199029A1 (en) Bi-Direction Driver IC and Method for Bi-Directionally Driving an Object
KR20080021798A (ko) 서로다른 두께의 게이트 산화막을 갖는 ｅｓｄ 구조물
JP2008235625A (ja) 半導体集積回路
JP4289195B2 (ja) 電源装置
JP3794481B2 (ja) 負荷駆動回路および負荷駆動回路を有する半導体装置
JP3681731B2 (ja) ドライブ回路
JP4565854B2 (ja) モータ駆動装置
JP7490449B2 (ja) 半導体集積回路、モータドライバ、およびモータ駆動システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5961529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees