JP4128700B2 - 誘導性負荷駆動回路 - Google Patents
誘導性負荷駆動回路 Download PDFInfo
- Publication number
- JP4128700B2 JP4128700B2 JP25376099A JP25376099A JP4128700B2 JP 4128700 B2 JP4128700 B2 JP 4128700B2 JP 25376099 A JP25376099 A JP 25376099A JP 25376099 A JP25376099 A JP 25376099A JP 4128700 B2 JP4128700 B2 JP 4128700B2
- Authority
- JP
- Japan
- Prior art keywords
- load driving
- load
- switching transistor
- type
- parasitic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001939 inductive effect Effects 0.000 title claims description 34
- 230000003071 parasitic effect Effects 0.000 claims description 71
- 239000004065 semiconductor Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 230000007257 malfunction Effects 0.000 description 6
- 238000009499 grossing Methods 0.000 description 4
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路装置に形成されたスイッチング素子を使用して誘導性負荷を駆動する誘導性負荷駆動回路に関する。
【０００２】
【従来の技術】
ＣＤ、ＣＤ−ＲＯＭ、ＤＶＤ、ＭＤなどディスクメディア装置では、モーター、アクチュエータが設けられており、これらモーターなどの駆動には、制御素子として、ＭＯＳＦＥＴ（絶縁ゲート形電解効果トランジスタ）、バイポーラトランジスタなどの半導体スイッチング素子を使用する負荷駆動回路が使用されている。
【０００３】
図６（ａ）、（ｂ）は、従来の誘導性負荷駆動回路を示す図である。
【０００４】
図６において、負荷駆動用ＭＯＳＦＥＴＱ１〜Ｑ４は、Ｎチャンネル型とされ、負荷Ｌとともにブリッジ回路に構成されている。そして、制御回路６１からのＰＷＭ（Pulse Width Modulation）制御信号のようなパルス信号のゲート制御信号６２を受けて導通制御される。
【０００５】
ＰＷＭ制御信号６２がオン状態の時には、通常は負荷駆動用ＭＯＳＦＥＴＱ１とＱ４，あるいは負荷駆動用ＭＯＳＦＥＴＱ２とＱ３が同時に駆動されて、負荷Ｌに正方向あるいは負方向の負荷電流Ｉｏを流す。
【０００６】
図６（ａ）では、負荷駆動用ＭＯＳＦＥＴＱ２とＱ３が同時に駆動されて、負荷Ｌに負方向の負荷電流（図中１点鎖線で示す）Ｉｏが流されている。なお、この時、負荷駆動用ＭＯＳＦＥＴＱ１とＱ４はオフされている。
【０００７】
一方、ＰＷＭ制御信号６２がオフ状態の時には、図６（ｂ）のように、負荷駆動用ＭＯＳＦＥＴＱ２はオフされ、負荷駆動用ＭＯＳＦＥＴＱ３はオンされている。また、負荷駆動用ＭＯＳＦＥＴＱ１とＱ４はオフ状態のままとされている。負荷駆動用ＭＯＳＦＥＴＱ４は、前述のように、Ｎチャンネル型であるから、オフ状態の時にはソースＳと接続されているバックゲートＢＧからＰ型基板とＮ型のドレインＤを介して寄生ダイオードによる電流路が形成され、オフ状態においても、電流が流れ得る。
【０００８】
そして、負荷Ｌが、モーター、アクチュエータ等の誘導性負荷であるから、負荷Ｌの蓄積エネルギーによる誘起起電力により図中の一点鎖線のように、負荷Ｌ、負荷駆動用ＭＯＳＦＥＴＱ３のドレイン−ソース，負荷駆動用ＭＯＳＦＥＴＱ４のソースＳ−バックゲートＢＧ−ドレインＤ（すなわち、寄生ダイオード）の経路を通って負荷電流Ｉｏが循環して流れる。
【０００９】
この時、この誘導性負荷駆動回路の形成されている集積回路では、前記寄生ダイオードのアノード（つまり負荷駆動用ＭＯＳＦＥＴＱ４のバックゲートＢＧ）側をベースとし、カソード（つまりドレインＤ）側をエミッタとする寄生ＮＰＮ型バイポーラトランジスタが形成され、別の領域に形成されているＮ形半導体からその寄生ＮＰＮ型バイポーラトランジスタの直流電流増幅率ｈｆｅに応じて電流を引っ張ることになる。
【００１０】
通常、この寄生トランジスタによる電流が、別の回路を構成する素子のＮ形半導体から引かれると、その回路を誤動作させてしまう可能性がある。
【００１１】
このため、その寄生トランジスタによる影響を抑えるため、スイッチングトランジスタの周囲に、Ｎ型半導体のガードリングを配置し、このガードリングを電源電位Ｖｃｃなどの安定な高電位に接続して寄生トランジスタに電流を供給することで、ガードリング外部の別回路への影響を少なくしている。
【００１２】
【発明が解決しようとする課題】
このように、スイッチングトランジスタの周囲に、安定な高電位に接続されたＮ型半導体のガードリングを配置することで、ガードリング外部の別回路への影響は少なくなっている。
【００１３】
しかし、前記寄生ＮＰＮ型バイポーラトランジスタがオンしている時は、そのベースーエミッタ間で電力が消費されるだけでなく、寄生ＮＰＮ型バイポーラトランジスタのコレクターエミッタ間でも電力が消費されている。このコレクタは電源電位Ｖｃｃ等の高電位に接続されているので、コレクタ電流により大きい損失が発生し、またＰＷＭ制御などでスイッチング周波数が高くなるにしたがってその損失は大きくなり、決して無視できない状況となっている。
【００１４】
そこで、本発明は、集積回路装置に形成されたスイッチング動作する誘導性負荷駆動回路において、寄生素子により発生する誤動作を防止するためのガードリングの設置により消費される電力損失を、低減することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１の誘導性負荷駆動回路は、電源電位端子と出力端子間に接続された第１スイッチングトランジスタと、
前記出力端子とアース電位間に接続された第２スイッチングトランジスタと、
前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタと同一半導体基板に設けられ、前記第２スイッチングトランジスタに寄生ダイオードを形成するための寄生ダイオード用半導体領域と、
前記寄生ダイオード用半導体領域と同一半導体基板に設けられ、前記第２スイッチングトランジスタと前記寄生ダイオード用半導体領域との周囲に配置されたガードリングとを備え、
前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタをオン・オフ制御し、かつそのオフ制御時に前記第２スイッチングトランジスタに前記寄生ダイオードにより負荷電流を通流させて前記出力端子に接続された負荷を駆動するとともに、
前記寄生ダイオード用半導体領域をアース電位に接続し、且つ前記ガードリングをアース電位に接続して前記寄生ダイオードによる寄生バイポーラトランジスタのトランジスタ動作を防止する
ことを特徴とする。
【００１６】
このように、本発明は、電源電位とアース電位間に接続された第１、第２スイッチングトランジスタのオン・オフ制御により誘導性負荷を駆動する回路において、同一半導体基板に第２スイッチングトランジスタに寄生ダイオードを形成するための寄生ダイオード用半導体領域と他の素子への影響を防止するガードリングを設けるとともに、この寄生ダイオード用半導体領域及びガードリングをともにアース電位に接続しているから、オフ制御時にアース側に設けられているオフ状態の第２スイッチングトランジスタの寄生ダイオードにより負荷電流を逆方向に流すことができる。また、ガードリング外部の別回路への影響を少なくすることができる。
【００１７】
その際に、この寄生ダイオードによってガードリングとの間に寄生トランジスタが生成されても、ガードリングをアース電位に接続しているため、寄生トランジスタはトランジスタ動作が抑制される。
【００１８】
したがって、同一基板に形成されている他の素子に何らの影響を及ぼすことなく、寄生トランジスタのコレクタ−エミッタ電流を減少させ、電力損失を低減することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施例について、図を参照して説明する。
【００２０】
図１は、本発明の第１実施例に係る誘導性負荷駆動回路を組み込んだ半導体基板を示す図である。
【００２１】
図１において、Ｐ型半導体基板１１にＮ型のソース領域１２とＮ型のドレイン領域１３を形成し、またＰ型のバックゲート領域１５，１６を形成し、ソース領域１２を介してアース電位ＧＮＤに接続され、バックゲート領域１５、１６はバックゲートＢＧを介してアース電位ＧＮＤに接続され、ドレイン領域１３はドレイン端子Ｄを介して外部へ接続される。ソース領域１２とドレイン領域１３の間に酸化膜絶縁体１４を介してゲート電極が設けられ、ゲート端子Ｇを介して外部へ接続される。これにより、Ｎチャンネル型ＭＯＳＦＥＴが構成される。
【００２２】
また、Ｐ型半導体基板１１に形成されたｎ形拡散層中にガードリング１７が形成され、ガードリング端子ＧＲを介して外部へ接続される。本発明では、このガードリング端子ＧＲが、アース電位ＧＮＤに接続される。
【００２３】
さて、この第１実施例に係る誘導性負荷駆動回路は図６と同様の回路図となるので、再び図６を参照する。なお、図１のＰ型半導体基板１１に形成されているＮチャンネル型ＭＯＳＦＥＴは、図６との関係では負荷駆動用ＭＯＳＦＥＴＱ４（または負荷駆動用ＭＯＳＦＥＴＱ３）に対応する。
【００２４】
図６（ａ）のように、負荷駆動用ＭＯＳＦＥＴＱ２とＱ３が同時に駆動されて、負荷Ｌに負方向の負荷電流（図中１点鎖線で示す）Ｉｏが流されている状態から、図６（ｂ）のようにＰＷＭ制御信号６２がオフ状態となると、負荷駆動用ＭＯＳＦＥＴＱ３はオンされ、負荷駆動用ＭＯＳＦＥＴＱ１，Ｑ２、Ｑ４はオフされる。
【００２５】
この状態で、誘導性負荷Ｌの蓄積エネルギーによる誘起起電力により図６（ｂ）中の一点鎖線のように、負荷Ｌ、負荷駆動用ＭＯＳＦＥＴＱ３のドレイン−ソース，負荷駆動用ＭＯＳＦＥＴＱ４のバックゲートＢＧ−ドレインＤ（すなわち、寄生ダイオード）の経路を通って負荷電流が循環して流れることになる。
【００２６】
この時、図１を参照して、この誘導性負荷駆動回路の形成されている集積回路では、前記寄生ダイオードのアノードつまり負荷駆動用ＭＯＳＦＥＴＱ４のバックゲート領域１５，１６はアース電位ＧＮＤであるのに対してカソードつまりドレイン領域１３は負電位に引かれることになる。このため、負荷駆動用ＭＯＳＦＥＴＱ４のバックゲート領域１５，１６をベースとし、ドレイン領域１３をエミッタとし、他の素子のＮ型領域をコレクタとする寄生ＮＰＮ型バイポーラトランジスタＴｒが形成される。
【００２７】
この寄生ＮＰＮ型バイポーラトランジスタＴｒの電流による他の回路の誤動作を防止するために、当該負荷駆動用ＭＯＳＦＥＴＱ４の周囲に、Ｎ型半導体のガードリング１７を設けて、当該寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタとして作用させるとともに、このガードリング１７を外部へ導出するガードリング端子ＧＲをアース電位ＧＮＤへ接続している。
【００２８】
これにより、負荷駆動用ＭＯＳＦＥＴＱ４（または負荷駆動用ＭＯＳＦＥＴＱ３）に寄生ＮＰＮ型バイポーラトランジスタＴｒが形成されても、その寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタ−エミッタ間の電圧は、従来の電源電位Ｖｃｃに接続していた場合に比べて、極めて小さい値になる。
【００２９】
したがって、寄生ＮＰＮ型バイポーラトランジスタＴｒのベース−エミッタ間で消費される電力損失は存在するものの、損失の大部分を占めるコレクタ−エミッタ間で発生する電力損失は著しく低減される。
【００３０】
勿論、スイッチングトランジスタの周囲に、Ｎ型半導体のガードリングを配置し、安定なアース電位ＧＮＤに接続しているから、ガードリング外部の別回路への影響は従来におけると同様に少なくなっている。
【００３１】
図２は、本発明の第２実施例に係る誘導性負荷駆動回路を組み込んだ半導体基板を示す図である。
【００３２】
図２において、Ｐ型半導体基板２１にＰ型分離領域２２で分離されたＮ型拡散層２３−１，Ｎ型拡散層２３−２を形成する。Ｎ型拡散層２３−１にＰ型のバックゲート領域２５を形成し、その中にＮ型のソース領域２４を形成し、さらにソース領域２４及びバックゲート領域２５を貫通してＰ型のバックゲート接続領域２６を形成する。このバックゲート接続領域２６はバックゲート領域２５の電位を所定の電位に設定するものである。またＮ型のドレイン領域２７を形成する。そして、ソース領域２４及びバックゲート接続領域２６はソース端子Ｓを介してアース電位ＧＮＤに接続され、ドレイン領域２７はドレイン端子Ｄを介して外部に接続され、バックゲート領域２５に酸化膜絶縁体２８を介してゲート電極が設けられ、ゲート端子Ｇを介して外部へ接続される。また、Ｐ型分離領域４２は分離端子ＪＩを介してアース電位ＧＮＤに接続される。これにより、Ｎチャンネル型のＤＭＯＳＦＥＴ（Double diffusion ＭＯＳＦＥＴ）が構成される。
【００３３】
また、Ｎ型拡散層２３−２にガードリング２９が形成され、ガードリング端子ＧＲを介して外部へ接続される。本発明では、このガードリング端子ＧＲが、アース電位ＧＮＤに接続される。
【００３４】
さて、この第２実施例に係る誘導性負荷駆動回路は図６と同様の回路図となるので、再び図６を参照する。なお、図２のＰ型半導体基板２１に形成されているＮチャンネル型ＤＭＯＳＦＥＴは、図６との関係では負荷駆動用ＤＭＯＳＦＥＴＱ４（または負荷駆動用ＤＭＯＳＦＥＴＱ３）に対応する。
【００３５】
図６（ａ）のように、負荷駆動用ＤＭＯＳＦＥＴＱ２とＱ３が同時に駆動されて、負荷Ｌに負方向の負荷電流（図中１点鎖線で示す）Ｉｏが流されている状態から、図６（ｂ）のようにＰＷＭ制御信号６２がオフ状態となると、負荷駆動用ＤＭＯＳＦＥＴＱ３はオンされており、負荷駆動用ＤＭＯＳＦＥＴＱ１，Ｑ２、Ｑ４はオフされている。
【００３６】
この状態で、誘導性負荷Ｌの蓄積エネルギーによる誘起起電力により図６（ｂ）中の一点鎖線のように、負荷Ｌ、負荷駆動用ＤＭＯＳＦＥＴＱ３のドレイン−ソース，負荷駆動用ＤＭＯＳＦＥＴＱ４のバックゲートＢＧ−ドレインＤ（すなわち、寄生ダイオード）の経路を通って負荷電流が循環して流れることになる。
【００３７】
この時、図２を参照して、この誘導性負荷駆動回路の形成されている集積回路では、前記寄生ダイオードのアノードつまり負荷駆動用ＤＭＯＳＦＥＴＱ４のバックゲート接続領域２６及びＰ型分離領域２２はアース電位ＧＮＤであるのに対してカソードつまりドレイン領域２７は負電位に引かれることになる。このため、負荷駆動用ＤＭＯＳＦＥＴＱ４のバックゲート接続領域２６及びＰ型分離領域２２をベースとし、ドレイン領域２７をエミッタとし、他の素子のＮ型領域をコレクタとする寄生ＮＰＮ型バイポーラトランジスタＴｒが形成される。
【００３８】
この寄生ＮＰＮ型バイポーラトランジスタＴｒの電流による他の回路の誤動作を防止するために、Ｐ型分離領域２２の周囲に、Ｎ型半導体のガードリング２９を設けて、当該寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタとして作用させるとともに、このガードリング２９を外部へ導出するガードリング端子ＧＲをアース電位ＧＮＤへ接続している。
【００３９】
これにより、負荷駆動用ＤＭＯＳＦＥＴＱ４（または負荷駆動用ＤＭＯＳＦＥＴＱ３）に寄生ＮＰＮ型バイポーラトランジスタＴｒが形成されても、その寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタ−エミッタ間の電圧は、従来の電源電位Ｖｃｃに接続していた場合に比べて、極めて小さい値になる。
【００４０】
したがって、第１実施例と同様に、電力損失は著しく低減される。
【００４１】
図３（ａ）、（ｂ）は、本発明の第３実施例に係る誘導性負荷駆動回路を示し、図４はその誘導性負荷駆動回路を組み込んだ半導体基板を示す図である。
【００４２】
図３（ａ）、（ｂ）の誘導性負荷駆動回路において、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ１〜Ｑ４が、負荷Ｌとともにブリッジ回路に構成されている。そして、制御回路３１からのＰＷＭ（Pulse Width Modulation）制御信号のようなパルス信号のゲート制御信号３２を受けて導通制御される。
【００４３】
図３（ａ）、（ｂ）のその他の構成及び作用は、図６（ａ）、（ｂ）におけると、同様であるので、簡単のためにその説明は省略する。
【００４４】
図４において、Ｐ型半導体基板４１にＰ型分離領域４２で分離されたＮ型拡散層４３−１，Ｎ型拡散層４３−２を形成する。Ｎ型拡散層４３−１にＰ型のベース領域４４を形成し、その中にＮ型のエミッタ領域４５を形成し、またＮ型のコレクタ領域４６を形成する。エミッタ領域４５はエミッタ端子Ｅを介してアース電位ＧＮＤに接続され、ベース領域４４はベース端子Ｂを介して外部に接続され、コレクタ領域４６はコレクタ端子Ｃを介して外部に接続される。また、Ｐ型分離領域４２は分離端子ＪＩを介してアース電位ＧＮＤに接続される。これにより、ＮＰＮ型バイポーラトランジスタが構成される。
【００４５】
また、Ｎ型拡散層４３−２にガードリング４７が形成され、ガードリング端子ＧＲを介して外部へ接続される。本発明では、このガードリング端子ＧＲが、アース電位ＧＮＤに接続される。
【００４６】
さて、この第３実施例に係る誘導性負荷駆動回路は、図３（ａ）のように、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ２とＱ３が同時に駆動されて、負荷Ｌに負方向の負荷電流（図中１点鎖線で示す）Ｉｏが流されている状態から、図３（ｂ）のようにＰＷＭ制御信号３２がオフ状態となると、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ３はオンされ、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ１，Ｑ２、Ｑ４はオフされる。
【００４７】
この状態で、誘導性負荷Ｌの蓄積エネルギーによる誘起起電力により図３（ｂ）中の一点鎖線のように、負荷Ｌ、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ３のコレクタ−エミッタ，負荷駆動用ＮＰＮ型バイポーラトランジスタＱ４の寄生ダイオードの経路を通って負荷電流が循環して流れることになる。
【００４８】
この時、図４を参照して、この誘導性負荷駆動回路の形成されている集積回路では、前記寄生ダイオードのアノードつまりＰ型分離領域４２はアース電位ＧＮＤであるのに対してカソードつまりコレクタ領域４６は負電位に引かれることになる。このため、Ｐ型分離領域４２をベースとし、コレクタ領域４６をエミッタとし、他の素子のＮ型領域をコレクタとする寄生ＮＰＮ型バイポーラトランジスタＴｒが形成される。
【００４９】
この寄生ＮＰＮ型バイポーラトランジスタＴｒの電流による他の回路の誤動作を防止するために、Ｐ型分離領域４２の周囲に、Ｎ型半導体のガードリング４７を設けて、当該寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタとして作用させるとともに、このガードリング４７を外部へ導出するガードリング端子ＧＲをアース電位ＧＮＤへ接続している。
【００５０】
これにより、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ４（または負荷駆動用ＮＰＮ型バイポーラトランジスタＱ３）に寄生ＮＰＮ型バイポーラトランジスタＴｒが形成されても、その寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタ−エミッタ間の電圧は、従来の電源電位Ｖｃｃに接続していた場合に比べて、極めて小さい値になる。
【００５１】
したがって、第１，第２実施例と同様に、電力損失は著しく低減される。
【００５２】
図５（ａ）、（ｂ）、（ｃ）は、本発明の第４実施例に係る誘導性負荷駆動回路を示す図である。
【００５３】
図５の誘導性負荷駆動回路において、負荷駆動用ＭＯＳＦＥＴＱ１、Ｑ２が電源電位Ｖｃｃとアース電位ＧＮＤ間に接続され、その接続点とアース電位ＧＮＤ間に負荷Ｌが接続されており、スイッチングレギュレータを構成している。そして、制御回路（図示していない）からのＰＷＭ（Pulse Width Modulation）制御信号のようなゲート制御信号を受けて導通制御される。
【００５４】
そして、ＳＣはリアクトル及びコンデンサから構成される平滑化装置であり、負荷Ｌに連続して電流を流すために平滑化回路ＳＣにリアクトルが設けられ、また電圧を平滑化するために平滑化装置ＳＣにコンデンサが設けられている。この平滑化回路ＳＣが誘導性負荷として機能する。負荷Ｌは任意の種類の負荷である。
【００５５】
図５において、負荷駆動用ＭＯＳＦＥＴＱ１、Ｑ２は、Ｎチャンネル型とされ、図１のＭＯＳＦＥＴ、あるいは図２のＤＭＯＳＦＥＴが用いられる。
【００５６】
図５（ａ）は、電源から負荷Ｌに電力を供給する状態を示しており、負荷駆動用ＭＯＳＦＥＴＱ１がオン、負荷駆動用ＭＯＳＦＥＴＱ２がオフされている。この電力供給状態では、図中１点鎖線のように電源電位Ｖｃｃから負荷駆動用ＭＯＳＦＥＴＱ１を通って負荷Ｌに負荷電流Ｉｏが流されている。
【００５７】
この図５（ａ）の電力供給状態から、同図（ｂ）のように負荷駆動用ＭＯＳＦＥＴＱ１、Ｑ２ともオフされた不感帯状態を経て、同図（ｃ）のように負荷駆動用ＭＯＳＦＥＴＱ１がオフ、負荷駆動用ＭＯＳＦＥＴＱ２がオンされた電力回生状態に移る。
【００５８】
この図５（ｂ）の不感帯状態は、負荷駆動用ＭＯＳＦＥＴＱ１、Ｑ２がともにオンされ、電源電位Ｖｃｃとアース電位ＧＮＤ間に貫通電流が流れることを避けるためのものであり、図５（ａ）の電力供給状態から図５（ｃ）の電力回生状態に移るとき、及びこの逆に図５（ｃ）の電力回生状態から図５（ａ）の電力供給状態に移るときに、必ず図５（ｂ）の状態を経由する。
【００５９】
この図５（ｂ）の状態では負荷駆動用ＭＯＳＦＥＴＱ２のバックゲートＢＧとドレインＤの間に寄生ダイオードが形成される。また、図５（ｃ）の状態でも、負荷駆動用ＭＯＳＦＥＴＱ２のオン抵抗Ｒｏｎと負荷電流Ｉｏの積で決まる電圧が寄生ダイオードのオン電圧を超えたときには、同様に寄生ダイオードが形成される。
【００６０】
本実施例においても、図１の第１実施例あるいは図２の第２実施例と同様に、誘導性負荷駆動回路の形成されている集積回路で、前記寄生ダイオードにより寄生ＮＰＮ型バイポーラトランジスタＴｒが形成されるが、Ｎ型半導体のガードリングを設けるとともに、このガードリングを接地電位に接続している。これにより、他の回路の誤動作を防止するとともに、寄生ＮＰＮ型バイポーラトランジスタＴｒによる電力損失は著しく低減される。なお、本実施例によるスイッチングレギュレータでは、測定結果によるとその効率が、従前の８９％から９２％に改善された。
【００６１】
なお、以上の説明では、各実施例においてスイッチングトランジスタはすべて同一導電型として説明しているが、第１，第２及び第４実施例においては、電源電位Ｖｃｃ側のスイッチングトランジスタをＰチャンネル型に、アース電位ＧＮＤ側のスイッチングトランジスタをＮチャンネル型に構成することができる。同様に、第３実施例においては、電源電位Ｖｃｃ側のスイッチングトランジスタをＰＮＰ型に、アース電位ＧＮＤ側のスイッチングトランジスタをＮＰＮ型に構成することができる。
【００６２】
【発明の効果】
本発明の構成によれば、電源とアース間に接続された第１、第２スイッチングトランジスタのオン・オフ制御により誘導性負荷を駆動する回路において、同一半導体基板に第２スイッチングトランジスタに寄生ダイオードを形成するための寄生ダイオード用半導体領域と他の素子への影響を防止するガードリングを設けるとともに、この寄生ダイオード用半導体領域及びガードリングをともにアース電位に接続しているから、オフ制御時にアース側に設けられているオフ状態の第２スイッチングトランジスタの寄生ダイオードを利用して負荷電流を逆方向に流すことができる。
【００６３】
その際に、この寄生ダイオードによってガードリングとの間に寄生トランジスタが生成されても、ガードリングをアース電圧に接続しているため、寄生トランジスタはトランジスタ動作が抑制される。
【００６４】
したがって、同一基板に形成されている他の素子に何らの影響を及ぼすことなく、寄生トランジスタのコレクタ−エミッタ電流を減少させ、電力損失を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る誘導性負荷駆動回路を組み込んだ半導体基板を示す図。
【図２】本発明の第２実施例に係る誘導性負荷駆動回路を組み込んだ半導体基板を示す図。
【図３】本発明の第３実施例に係る誘導性負荷駆動回路を示す図。
【図４】本発明の第３実施例に係る誘導性負荷駆動回路を組み込んだ半導体基板を示す図。
【図５】本発明の第４実施例に係る誘導性負荷駆動回路を図。
【図６】従来の誘導性負荷駆動回路を示す図。
【符号の説明】
Ｑ１〜Ｑ４ 負荷駆動用スイッチングトランジスタ
Ｌ 誘導性負荷
１１，２１，４１ Ｐ型半導体基板
２２，４２ Ｐ型分離領域
１５，１６，２５ バックゲート領域
１２，２４ ソース領域
１３，２７ ドレイン領域
１７，２９，４７ ガードリング
４４ ベース領域
４５ エミッタ領域
４６ ドレイン領域
【発明の属する技術分野】
本発明は、集積回路装置に形成されたスイッチング素子を使用して誘導性負荷を駆動する誘導性負荷駆動回路に関する。
【０００２】
【従来の技術】
ＣＤ、ＣＤ−ＲＯＭ、ＤＶＤ、ＭＤなどディスクメディア装置では、モーター、アクチュエータが設けられており、これらモーターなどの駆動には、制御素子として、ＭＯＳＦＥＴ（絶縁ゲート形電解効果トランジスタ）、バイポーラトランジスタなどの半導体スイッチング素子を使用する負荷駆動回路が使用されている。
【０００３】
図６（ａ）、（ｂ）は、従来の誘導性負荷駆動回路を示す図である。
【０００４】
図６において、負荷駆動用ＭＯＳＦＥＴＱ１〜Ｑ４は、Ｎチャンネル型とされ、負荷Ｌとともにブリッジ回路に構成されている。そして、制御回路６１からのＰＷＭ（Pulse Width Modulation）制御信号のようなパルス信号のゲート制御信号６２を受けて導通制御される。
【０００５】
ＰＷＭ制御信号６２がオン状態の時には、通常は負荷駆動用ＭＯＳＦＥＴＱ１とＱ４，あるいは負荷駆動用ＭＯＳＦＥＴＱ２とＱ３が同時に駆動されて、負荷Ｌに正方向あるいは負方向の負荷電流Ｉｏを流す。
【０００６】
図６（ａ）では、負荷駆動用ＭＯＳＦＥＴＱ２とＱ３が同時に駆動されて、負荷Ｌに負方向の負荷電流（図中１点鎖線で示す）Ｉｏが流されている。なお、この時、負荷駆動用ＭＯＳＦＥＴＱ１とＱ４はオフされている。
【０００７】
一方、ＰＷＭ制御信号６２がオフ状態の時には、図６（ｂ）のように、負荷駆動用ＭＯＳＦＥＴＱ２はオフされ、負荷駆動用ＭＯＳＦＥＴＱ３はオンされている。また、負荷駆動用ＭＯＳＦＥＴＱ１とＱ４はオフ状態のままとされている。負荷駆動用ＭＯＳＦＥＴＱ４は、前述のように、Ｎチャンネル型であるから、オフ状態の時にはソースＳと接続されているバックゲートＢＧからＰ型基板とＮ型のドレインＤを介して寄生ダイオードによる電流路が形成され、オフ状態においても、電流が流れ得る。
【０００８】
そして、負荷Ｌが、モーター、アクチュエータ等の誘導性負荷であるから、負荷Ｌの蓄積エネルギーによる誘起起電力により図中の一点鎖線のように、負荷Ｌ、負荷駆動用ＭＯＳＦＥＴＱ３のドレイン−ソース，負荷駆動用ＭＯＳＦＥＴＱ４のソースＳ−バックゲートＢＧ−ドレインＤ（すなわち、寄生ダイオード）の経路を通って負荷電流Ｉｏが循環して流れる。
【０００９】
この時、この誘導性負荷駆動回路の形成されている集積回路では、前記寄生ダイオードのアノード（つまり負荷駆動用ＭＯＳＦＥＴＱ４のバックゲートＢＧ）側をベースとし、カソード（つまりドレインＤ）側をエミッタとする寄生ＮＰＮ型バイポーラトランジスタが形成され、別の領域に形成されているＮ形半導体からその寄生ＮＰＮ型バイポーラトランジスタの直流電流増幅率ｈｆｅに応じて電流を引っ張ることになる。
【００１０】
通常、この寄生トランジスタによる電流が、別の回路を構成する素子のＮ形半導体から引かれると、その回路を誤動作させてしまう可能性がある。
【００１１】
このため、その寄生トランジスタによる影響を抑えるため、スイッチングトランジスタの周囲に、Ｎ型半導体のガードリングを配置し、このガードリングを電源電位Ｖｃｃなどの安定な高電位に接続して寄生トランジスタに電流を供給することで、ガードリング外部の別回路への影響を少なくしている。
【００１２】
【発明が解決しようとする課題】
このように、スイッチングトランジスタの周囲に、安定な高電位に接続されたＮ型半導体のガードリングを配置することで、ガードリング外部の別回路への影響は少なくなっている。
【００１３】
しかし、前記寄生ＮＰＮ型バイポーラトランジスタがオンしている時は、そのベースーエミッタ間で電力が消費されるだけでなく、寄生ＮＰＮ型バイポーラトランジスタのコレクターエミッタ間でも電力が消費されている。このコレクタは電源電位Ｖｃｃ等の高電位に接続されているので、コレクタ電流により大きい損失が発生し、またＰＷＭ制御などでスイッチング周波数が高くなるにしたがってその損失は大きくなり、決して無視できない状況となっている。
【００１４】
そこで、本発明は、集積回路装置に形成されたスイッチング動作する誘導性負荷駆動回路において、寄生素子により発生する誤動作を防止するためのガードリングの設置により消費される電力損失を、低減することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１の誘導性負荷駆動回路は、電源電位端子と出力端子間に接続された第１スイッチングトランジスタと、
前記出力端子とアース電位間に接続された第２スイッチングトランジスタと、
前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタと同一半導体基板に設けられ、前記第２スイッチングトランジスタに寄生ダイオードを形成するための寄生ダイオード用半導体領域と、
前記寄生ダイオード用半導体領域と同一半導体基板に設けられ、前記第２スイッチングトランジスタと前記寄生ダイオード用半導体領域との周囲に配置されたガードリングとを備え、
前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタをオン・オフ制御し、かつそのオフ制御時に前記第２スイッチングトランジスタに前記寄生ダイオードにより負荷電流を通流させて前記出力端子に接続された負荷を駆動するとともに、
前記寄生ダイオード用半導体領域をアース電位に接続し、且つ前記ガードリングをアース電位に接続して前記寄生ダイオードによる寄生バイポーラトランジスタのトランジスタ動作を防止する
ことを特徴とする。
【００１６】
このように、本発明は、電源電位とアース電位間に接続された第１、第２スイッチングトランジスタのオン・オフ制御により誘導性負荷を駆動する回路において、同一半導体基板に第２スイッチングトランジスタに寄生ダイオードを形成するための寄生ダイオード用半導体領域と他の素子への影響を防止するガードリングを設けるとともに、この寄生ダイオード用半導体領域及びガードリングをともにアース電位に接続しているから、オフ制御時にアース側に設けられているオフ状態の第２スイッチングトランジスタの寄生ダイオードにより負荷電流を逆方向に流すことができる。また、ガードリング外部の別回路への影響を少なくすることができる。
【００１７】
その際に、この寄生ダイオードによってガードリングとの間に寄生トランジスタが生成されても、ガードリングをアース電位に接続しているため、寄生トランジスタはトランジスタ動作が抑制される。
【００１８】
したがって、同一基板に形成されている他の素子に何らの影響を及ぼすことなく、寄生トランジスタのコレクタ−エミッタ電流を減少させ、電力損失を低減することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施例について、図を参照して説明する。
【００２０】
図１は、本発明の第１実施例に係る誘導性負荷駆動回路を組み込んだ半導体基板を示す図である。
【００２１】
図１において、Ｐ型半導体基板１１にＮ型のソース領域１２とＮ型のドレイン領域１３を形成し、またＰ型のバックゲート領域１５，１６を形成し、ソース領域１２を介してアース電位ＧＮＤに接続され、バックゲート領域１５、１６はバックゲートＢＧを介してアース電位ＧＮＤに接続され、ドレイン領域１３はドレイン端子Ｄを介して外部へ接続される。ソース領域１２とドレイン領域１３の間に酸化膜絶縁体１４を介してゲート電極が設けられ、ゲート端子Ｇを介して外部へ接続される。これにより、Ｎチャンネル型ＭＯＳＦＥＴが構成される。
【００２２】
また、Ｐ型半導体基板１１に形成されたｎ形拡散層中にガードリング１７が形成され、ガードリング端子ＧＲを介して外部へ接続される。本発明では、このガードリング端子ＧＲが、アース電位ＧＮＤに接続される。
【００２３】
さて、この第１実施例に係る誘導性負荷駆動回路は図６と同様の回路図となるので、再び図６を参照する。なお、図１のＰ型半導体基板１１に形成されているＮチャンネル型ＭＯＳＦＥＴは、図６との関係では負荷駆動用ＭＯＳＦＥＴＱ４（または負荷駆動用ＭＯＳＦＥＴＱ３）に対応する。
【００２４】
図６（ａ）のように、負荷駆動用ＭＯＳＦＥＴＱ２とＱ３が同時に駆動されて、負荷Ｌに負方向の負荷電流（図中１点鎖線で示す）Ｉｏが流されている状態から、図６（ｂ）のようにＰＷＭ制御信号６２がオフ状態となると、負荷駆動用ＭＯＳＦＥＴＱ３はオンされ、負荷駆動用ＭＯＳＦＥＴＱ１，Ｑ２、Ｑ４はオフされる。
【００２５】
この状態で、誘導性負荷Ｌの蓄積エネルギーによる誘起起電力により図６（ｂ）中の一点鎖線のように、負荷Ｌ、負荷駆動用ＭＯＳＦＥＴＱ３のドレイン−ソース，負荷駆動用ＭＯＳＦＥＴＱ４のバックゲートＢＧ−ドレインＤ（すなわち、寄生ダイオード）の経路を通って負荷電流が循環して流れることになる。
【００２６】
この時、図１を参照して、この誘導性負荷駆動回路の形成されている集積回路では、前記寄生ダイオードのアノードつまり負荷駆動用ＭＯＳＦＥＴＱ４のバックゲート領域１５，１６はアース電位ＧＮＤであるのに対してカソードつまりドレイン領域１３は負電位に引かれることになる。このため、負荷駆動用ＭＯＳＦＥＴＱ４のバックゲート領域１５，１６をベースとし、ドレイン領域１３をエミッタとし、他の素子のＮ型領域をコレクタとする寄生ＮＰＮ型バイポーラトランジスタＴｒが形成される。
【００２７】
この寄生ＮＰＮ型バイポーラトランジスタＴｒの電流による他の回路の誤動作を防止するために、当該負荷駆動用ＭＯＳＦＥＴＱ４の周囲に、Ｎ型半導体のガードリング１７を設けて、当該寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタとして作用させるとともに、このガードリング１７を外部へ導出するガードリング端子ＧＲをアース電位ＧＮＤへ接続している。
【００２８】
これにより、負荷駆動用ＭＯＳＦＥＴＱ４（または負荷駆動用ＭＯＳＦＥＴＱ３）に寄生ＮＰＮ型バイポーラトランジスタＴｒが形成されても、その寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタ−エミッタ間の電圧は、従来の電源電位Ｖｃｃに接続していた場合に比べて、極めて小さい値になる。
【００２９】
したがって、寄生ＮＰＮ型バイポーラトランジスタＴｒのベース−エミッタ間で消費される電力損失は存在するものの、損失の大部分を占めるコレクタ−エミッタ間で発生する電力損失は著しく低減される。
【００３０】
勿論、スイッチングトランジスタの周囲に、Ｎ型半導体のガードリングを配置し、安定なアース電位ＧＮＤに接続しているから、ガードリング外部の別回路への影響は従来におけると同様に少なくなっている。
【００３１】
図２は、本発明の第２実施例に係る誘導性負荷駆動回路を組み込んだ半導体基板を示す図である。
【００３２】
図２において、Ｐ型半導体基板２１にＰ型分離領域２２で分離されたＮ型拡散層２３−１，Ｎ型拡散層２３−２を形成する。Ｎ型拡散層２３−１にＰ型のバックゲート領域２５を形成し、その中にＮ型のソース領域２４を形成し、さらにソース領域２４及びバックゲート領域２５を貫通してＰ型のバックゲート接続領域２６を形成する。このバックゲート接続領域２６はバックゲート領域２５の電位を所定の電位に設定するものである。またＮ型のドレイン領域２７を形成する。そして、ソース領域２４及びバックゲート接続領域２６はソース端子Ｓを介してアース電位ＧＮＤに接続され、ドレイン領域２７はドレイン端子Ｄを介して外部に接続され、バックゲート領域２５に酸化膜絶縁体２８を介してゲート電極が設けられ、ゲート端子Ｇを介して外部へ接続される。また、Ｐ型分離領域４２は分離端子ＪＩを介してアース電位ＧＮＤに接続される。これにより、Ｎチャンネル型のＤＭＯＳＦＥＴ（Double diffusion ＭＯＳＦＥＴ）が構成される。
【００３３】
また、Ｎ型拡散層２３−２にガードリング２９が形成され、ガードリング端子ＧＲを介して外部へ接続される。本発明では、このガードリング端子ＧＲが、アース電位ＧＮＤに接続される。
【００３４】
さて、この第２実施例に係る誘導性負荷駆動回路は図６と同様の回路図となるので、再び図６を参照する。なお、図２のＰ型半導体基板２１に形成されているＮチャンネル型ＤＭＯＳＦＥＴは、図６との関係では負荷駆動用ＤＭＯＳＦＥＴＱ４（または負荷駆動用ＤＭＯＳＦＥＴＱ３）に対応する。
【００３５】
図６（ａ）のように、負荷駆動用ＤＭＯＳＦＥＴＱ２とＱ３が同時に駆動されて、負荷Ｌに負方向の負荷電流（図中１点鎖線で示す）Ｉｏが流されている状態から、図６（ｂ）のようにＰＷＭ制御信号６２がオフ状態となると、負荷駆動用ＤＭＯＳＦＥＴＱ３はオンされており、負荷駆動用ＤＭＯＳＦＥＴＱ１，Ｑ２、Ｑ４はオフされている。
【００３６】
この状態で、誘導性負荷Ｌの蓄積エネルギーによる誘起起電力により図６（ｂ）中の一点鎖線のように、負荷Ｌ、負荷駆動用ＤＭＯＳＦＥＴＱ３のドレイン−ソース，負荷駆動用ＤＭＯＳＦＥＴＱ４のバックゲートＢＧ−ドレインＤ（すなわち、寄生ダイオード）の経路を通って負荷電流が循環して流れることになる。
【００３７】
この時、図２を参照して、この誘導性負荷駆動回路の形成されている集積回路では、前記寄生ダイオードのアノードつまり負荷駆動用ＤＭＯＳＦＥＴＱ４のバックゲート接続領域２６及びＰ型分離領域２２はアース電位ＧＮＤであるのに対してカソードつまりドレイン領域２７は負電位に引かれることになる。このため、負荷駆動用ＤＭＯＳＦＥＴＱ４のバックゲート接続領域２６及びＰ型分離領域２２をベースとし、ドレイン領域２７をエミッタとし、他の素子のＮ型領域をコレクタとする寄生ＮＰＮ型バイポーラトランジスタＴｒが形成される。
【００３８】
この寄生ＮＰＮ型バイポーラトランジスタＴｒの電流による他の回路の誤動作を防止するために、Ｐ型分離領域２２の周囲に、Ｎ型半導体のガードリング２９を設けて、当該寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタとして作用させるとともに、このガードリング２９を外部へ導出するガードリング端子ＧＲをアース電位ＧＮＤへ接続している。
【００３９】
これにより、負荷駆動用ＤＭＯＳＦＥＴＱ４（または負荷駆動用ＤＭＯＳＦＥＴＱ３）に寄生ＮＰＮ型バイポーラトランジスタＴｒが形成されても、その寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタ−エミッタ間の電圧は、従来の電源電位Ｖｃｃに接続していた場合に比べて、極めて小さい値になる。
【００４０】
したがって、第１実施例と同様に、電力損失は著しく低減される。
【００４１】
図３（ａ）、（ｂ）は、本発明の第３実施例に係る誘導性負荷駆動回路を示し、図４はその誘導性負荷駆動回路を組み込んだ半導体基板を示す図である。
【００４２】
図３（ａ）、（ｂ）の誘導性負荷駆動回路において、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ１〜Ｑ４が、負荷Ｌとともにブリッジ回路に構成されている。そして、制御回路３１からのＰＷＭ（Pulse Width Modulation）制御信号のようなパルス信号のゲート制御信号３２を受けて導通制御される。
【００４３】
図３（ａ）、（ｂ）のその他の構成及び作用は、図６（ａ）、（ｂ）におけると、同様であるので、簡単のためにその説明は省略する。
【００４４】
図４において、Ｐ型半導体基板４１にＰ型分離領域４２で分離されたＮ型拡散層４３−１，Ｎ型拡散層４３−２を形成する。Ｎ型拡散層４３−１にＰ型のベース領域４４を形成し、その中にＮ型のエミッタ領域４５を形成し、またＮ型のコレクタ領域４６を形成する。エミッタ領域４５はエミッタ端子Ｅを介してアース電位ＧＮＤに接続され、ベース領域４４はベース端子Ｂを介して外部に接続され、コレクタ領域４６はコレクタ端子Ｃを介して外部に接続される。また、Ｐ型分離領域４２は分離端子ＪＩを介してアース電位ＧＮＤに接続される。これにより、ＮＰＮ型バイポーラトランジスタが構成される。
【００４５】
また、Ｎ型拡散層４３−２にガードリング４７が形成され、ガードリング端子ＧＲを介して外部へ接続される。本発明では、このガードリング端子ＧＲが、アース電位ＧＮＤに接続される。
【００４６】
さて、この第３実施例に係る誘導性負荷駆動回路は、図３（ａ）のように、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ２とＱ３が同時に駆動されて、負荷Ｌに負方向の負荷電流（図中１点鎖線で示す）Ｉｏが流されている状態から、図３（ｂ）のようにＰＷＭ制御信号３２がオフ状態となると、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ３はオンされ、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ１，Ｑ２、Ｑ４はオフされる。
【００４７】
この状態で、誘導性負荷Ｌの蓄積エネルギーによる誘起起電力により図３（ｂ）中の一点鎖線のように、負荷Ｌ、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ３のコレクタ−エミッタ，負荷駆動用ＮＰＮ型バイポーラトランジスタＱ４の寄生ダイオードの経路を通って負荷電流が循環して流れることになる。
【００４８】
この時、図４を参照して、この誘導性負荷駆動回路の形成されている集積回路では、前記寄生ダイオードのアノードつまりＰ型分離領域４２はアース電位ＧＮＤであるのに対してカソードつまりコレクタ領域４６は負電位に引かれることになる。このため、Ｐ型分離領域４２をベースとし、コレクタ領域４６をエミッタとし、他の素子のＮ型領域をコレクタとする寄生ＮＰＮ型バイポーラトランジスタＴｒが形成される。
【００４９】
この寄生ＮＰＮ型バイポーラトランジスタＴｒの電流による他の回路の誤動作を防止するために、Ｐ型分離領域４２の周囲に、Ｎ型半導体のガードリング４７を設けて、当該寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタとして作用させるとともに、このガードリング４７を外部へ導出するガードリング端子ＧＲをアース電位ＧＮＤへ接続している。
【００５０】
これにより、負荷駆動用ＮＰＮ型バイポーラトランジスタＱ４（または負荷駆動用ＮＰＮ型バイポーラトランジスタＱ３）に寄生ＮＰＮ型バイポーラトランジスタＴｒが形成されても、その寄生ＮＰＮ型バイポーラトランジスタＴｒのコレクタ−エミッタ間の電圧は、従来の電源電位Ｖｃｃに接続していた場合に比べて、極めて小さい値になる。
【００５１】
したがって、第１，第２実施例と同様に、電力損失は著しく低減される。
【００５２】
図５（ａ）、（ｂ）、（ｃ）は、本発明の第４実施例に係る誘導性負荷駆動回路を示す図である。
【００５３】
図５の誘導性負荷駆動回路において、負荷駆動用ＭＯＳＦＥＴＱ１、Ｑ２が電源電位Ｖｃｃとアース電位ＧＮＤ間に接続され、その接続点とアース電位ＧＮＤ間に負荷Ｌが接続されており、スイッチングレギュレータを構成している。そして、制御回路（図示していない）からのＰＷＭ（Pulse Width Modulation）制御信号のようなゲート制御信号を受けて導通制御される。
【００５４】
そして、ＳＣはリアクトル及びコンデンサから構成される平滑化装置であり、負荷Ｌに連続して電流を流すために平滑化回路ＳＣにリアクトルが設けられ、また電圧を平滑化するために平滑化装置ＳＣにコンデンサが設けられている。この平滑化回路ＳＣが誘導性負荷として機能する。負荷Ｌは任意の種類の負荷である。
【００５５】
図５において、負荷駆動用ＭＯＳＦＥＴＱ１、Ｑ２は、Ｎチャンネル型とされ、図１のＭＯＳＦＥＴ、あるいは図２のＤＭＯＳＦＥＴが用いられる。
【００５６】
図５（ａ）は、電源から負荷Ｌに電力を供給する状態を示しており、負荷駆動用ＭＯＳＦＥＴＱ１がオン、負荷駆動用ＭＯＳＦＥＴＱ２がオフされている。この電力供給状態では、図中１点鎖線のように電源電位Ｖｃｃから負荷駆動用ＭＯＳＦＥＴＱ１を通って負荷Ｌに負荷電流Ｉｏが流されている。
【００５７】
この図５（ａ）の電力供給状態から、同図（ｂ）のように負荷駆動用ＭＯＳＦＥＴＱ１、Ｑ２ともオフされた不感帯状態を経て、同図（ｃ）のように負荷駆動用ＭＯＳＦＥＴＱ１がオフ、負荷駆動用ＭＯＳＦＥＴＱ２がオンされた電力回生状態に移る。
【００５８】
この図５（ｂ）の不感帯状態は、負荷駆動用ＭＯＳＦＥＴＱ１、Ｑ２がともにオンされ、電源電位Ｖｃｃとアース電位ＧＮＤ間に貫通電流が流れることを避けるためのものであり、図５（ａ）の電力供給状態から図５（ｃ）の電力回生状態に移るとき、及びこの逆に図５（ｃ）の電力回生状態から図５（ａ）の電力供給状態に移るときに、必ず図５（ｂ）の状態を経由する。
【００５９】
この図５（ｂ）の状態では負荷駆動用ＭＯＳＦＥＴＱ２のバックゲートＢＧとドレインＤの間に寄生ダイオードが形成される。また、図５（ｃ）の状態でも、負荷駆動用ＭＯＳＦＥＴＱ２のオン抵抗Ｒｏｎと負荷電流Ｉｏの積で決まる電圧が寄生ダイオードのオン電圧を超えたときには、同様に寄生ダイオードが形成される。
【００６０】
本実施例においても、図１の第１実施例あるいは図２の第２実施例と同様に、誘導性負荷駆動回路の形成されている集積回路で、前記寄生ダイオードにより寄生ＮＰＮ型バイポーラトランジスタＴｒが形成されるが、Ｎ型半導体のガードリングを設けるとともに、このガードリングを接地電位に接続している。これにより、他の回路の誤動作を防止するとともに、寄生ＮＰＮ型バイポーラトランジスタＴｒによる電力損失は著しく低減される。なお、本実施例によるスイッチングレギュレータでは、測定結果によるとその効率が、従前の８９％から９２％に改善された。
【００６１】
なお、以上の説明では、各実施例においてスイッチングトランジスタはすべて同一導電型として説明しているが、第１，第２及び第４実施例においては、電源電位Ｖｃｃ側のスイッチングトランジスタをＰチャンネル型に、アース電位ＧＮＤ側のスイッチングトランジスタをＮチャンネル型に構成することができる。同様に、第３実施例においては、電源電位Ｖｃｃ側のスイッチングトランジスタをＰＮＰ型に、アース電位ＧＮＤ側のスイッチングトランジスタをＮＰＮ型に構成することができる。
【００６２】
【発明の効果】
本発明の構成によれば、電源とアース間に接続された第１、第２スイッチングトランジスタのオン・オフ制御により誘導性負荷を駆動する回路において、同一半導体基板に第２スイッチングトランジスタに寄生ダイオードを形成するための寄生ダイオード用半導体領域と他の素子への影響を防止するガードリングを設けるとともに、この寄生ダイオード用半導体領域及びガードリングをともにアース電位に接続しているから、オフ制御時にアース側に設けられているオフ状態の第２スイッチングトランジスタの寄生ダイオードを利用して負荷電流を逆方向に流すことができる。
【００６３】
その際に、この寄生ダイオードによってガードリングとの間に寄生トランジスタが生成されても、ガードリングをアース電圧に接続しているため、寄生トランジスタはトランジスタ動作が抑制される。
【００６４】
したがって、同一基板に形成されている他の素子に何らの影響を及ぼすことなく、寄生トランジスタのコレクタ−エミッタ電流を減少させ、電力損失を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る誘導性負荷駆動回路を組み込んだ半導体基板を示す図。
【図２】本発明の第２実施例に係る誘導性負荷駆動回路を組み込んだ半導体基板を示す図。
【図３】本発明の第３実施例に係る誘導性負荷駆動回路を示す図。
【図４】本発明の第３実施例に係る誘導性負荷駆動回路を組み込んだ半導体基板を示す図。
【図５】本発明の第４実施例に係る誘導性負荷駆動回路を図。
【図６】従来の誘導性負荷駆動回路を示す図。
【符号の説明】
Ｑ１〜Ｑ４ 負荷駆動用スイッチングトランジスタ
Ｌ 誘導性負荷
１１，２１，４１ Ｐ型半導体基板
２２，４２ Ｐ型分離領域
１５，１６，２５ バックゲート領域
１２，２４ ソース領域
１３，２７ ドレイン領域
１７，２９，４７ ガードリング
４４ ベース領域
４５ エミッタ領域
４６ ドレイン領域
Claims (1)
- 電源電位端子と出力端子間に接続された第１スイッチングトランジスタと、
前記出力端子とアース電位間に接続された第２スイッチングトランジスタと、
前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタと同一半導体基板に設けられ、前記第２スイッチングトランジスタに寄生ダイオードを形成するための寄生ダイオード用半導体領域と、
前記寄生ダイオード用半導体領域と同一半導体基板に設けられ、前記第２スイッチングトランジスタと前記寄生ダイオード用半導体領域との周囲に配置されたガードリングとを備え、
前記第１スイッチングトランジスタ及び前記第２スイッチングトランジスタをオン・オフ制御し、かつそのオフ制御時に前記第２スイッチングトランジスタに前記寄生ダイオードにより負荷電流を通流させて前記出力端子に接続された負荷を駆動するとともに、
前記寄生ダイオード用半導体領域をアース電位に接続し、且つ前記ガードリングをアース電位に接続して前記寄生ダイオードによる寄生バイポーラトランジスタのトランジスタ動作を防止する
ことを特徴とする誘導性負荷駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25376099A JP4128700B2 (ja) | 1999-09-08 | 1999-09-08 | 誘導性負荷駆動回路 |
| US09/656,405 US6441654B1 (en) | 1999-09-08 | 2000-09-06 | Inductive load driving circuit |
| US10/183,186 US6690212B2 (en) | 1999-09-08 | 2002-06-25 | Inductive load driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25376099A JP4128700B2 (ja) | 1999-09-08 | 1999-09-08 | 誘導性負荷駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077682A JP2001077682A (ja) | 2001-03-23 |
| JP4128700B2 true JP4128700B2 (ja) | 2008-07-30 |
Family
ID=17255770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25376099A Expired - Fee Related JP4128700B2 (ja) | 1999-09-08 | 1999-09-08 | 誘導性負荷駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6441654B1 (ja) |
| JP (1) | JP4128700B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4128700B2 (ja) * | 1999-09-08 | 2008-07-30 | ローム株式会社 | 誘導性負荷駆動回路 |
| US7106536B2 (en) * | 2004-09-30 | 2006-09-12 | Agere Systems Inc. | Write head demagnetizer |
| CN101443999B (zh) * | 2006-05-15 | 2012-07-25 | 旭化成电子材料元件株式会社 | 驱动装置、驱动方法及信息设备 |
| JP2008140824A (ja) | 2006-11-30 | 2008-06-19 | Toshiba Corp | 半導体装置 |
| CN101641655A (zh) * | 2007-03-20 | 2010-02-03 | 捷通国际有限公司 | 供电设备 |
| ITMI20072340A1 (it) * | 2007-12-14 | 2009-06-15 | St Microelectronics Srl | Regioni di guardia profonde migliorate per ridurre il latch-up in dispositivi elettronici |
| JP2012044108A (ja) | 2010-08-23 | 2012-03-01 | Mitsumi Electric Co Ltd | 半導体集積回路、該回路を備えるスイッチング電源及び該電源を備える制御システム |
| JP5618963B2 (ja) * | 2011-10-26 | 2014-11-05 | 三菱電機株式会社 | 半導体装置 |
| JP5961529B2 (ja) | 2012-11-01 | 2016-08-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6588229B2 (ja) * | 2015-05-11 | 2019-10-09 | ローム株式会社 | 過熱保護回路並びにこれを用いた半導体集積回路装置及び車両 |
| FR3048288B1 (fr) * | 2016-02-25 | 2018-03-23 | Stmicroelectronics (Crolles 2) Sas | Detecteur electronique integre de variations de potentiel a haute sensibilite |
| CN207039558U (zh) * | 2017-06-28 | 2018-02-23 | 罗伯特·博世有限公司 | 预驱动器 |
| CN112968635A (zh) * | 2019-11-29 | 2021-06-15 | 圣邦微电子（北京）股份有限公司 | 一种感性负载续流过程中的开关管保护电路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4647956A (en) * | 1985-02-12 | 1987-03-03 | Cypress Semiconductor Corp. | Back biased CMOS device with means for eliminating latchup |
| IT1215402B (it) * | 1987-03-31 | 1990-02-08 | Sgs Microelettronica Spa | Circuito integrato di pilotaggio di carichi induttivi riferiti a terra. |
| JPH07118947B2 (ja) * | 1988-12-05 | 1995-12-18 | 日本電気株式会社 | 半導体装置 |
| US4918026A (en) * | 1989-03-17 | 1990-04-17 | Delco Electronics Corporation | Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip |
| US5095224A (en) * | 1990-08-31 | 1992-03-10 | Siemens-Pacesetter, Inc. | Interrupted resonance energy transfer system |
| US5377094A (en) * | 1993-05-14 | 1994-12-27 | Siliconix Incorporated | Push-pull output stage for driving motors which generates auxiliary voltage supply |
| US6147545A (en) * | 1994-03-08 | 2000-11-14 | Texas Instruments Incorporated | Bridge control circuit for eliminating shoot-through current |
| US5469095A (en) * | 1994-06-27 | 1995-11-21 | Allegro Microsystems, Inc. | Bridge circuit for driving an inductive load with a shoot-through prevention circuit |
| JP3513609B2 (ja) * | 1996-04-19 | 2004-03-31 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3513610B2 (ja) * | 1996-04-19 | 2004-03-31 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6172550B1 (en) * | 1996-08-16 | 2001-01-09 | American Superconducting Corporation | Cryogenically-cooled switching circuit |
| US5925910A (en) * | 1997-03-28 | 1999-07-20 | Stmicroelectronics, Inc. | DMOS transistors with schottky diode body structure |
| US6396102B1 (en) * | 1998-01-27 | 2002-05-28 | Fairchild Semiconductor Corporation | Field coupled power MOSFET bus architecture using trench technology |
| US6282044B1 (en) * | 1998-04-07 | 2001-08-28 | Texas Instruments Incorporated | 8V ring clamp circuit |
| JP4128700B2 (ja) * | 1999-09-08 | 2008-07-30 | ローム株式会社 | 誘導性負荷駆動回路 |
-
1999
- 1999-09-08 JP JP25376099A patent/JP4128700B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-06 US US09/656,405 patent/US6441654B1/en not_active Expired - Lifetime
-
2002
- 2002-06-25 US US10/183,186 patent/US6690212B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001077682A (ja) | 2001-03-23 |
| US6441654B1 (en) | 2002-08-27 |
| US6690212B2 (en) | 2004-02-10 |
| US20020163366A1 (en) | 2002-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8390340B2 (en) | Load driving device | |
| US9912329B2 (en) | Semiconductor device and driving system | |
| KR101655519B1 (ko) | 역-도전 절연 게이트 바이폴라 트랜지스터 및 게이트 구동기 회로를 갖는 전자 회로 | |
| JP4128700B2 (ja) | 誘導性負荷駆動回路 | |
| US6034413A (en) | High speed biCMOS gate power for power MOSFETs incorporating improved injection immunity | |
| CN102187557A (zh) | 功率用半导体元件的驱动电路 | |
| KR101297460B1 (ko) | 게이트 구동 장치 | |
| JP2013070530A (ja) | ゲート駆動回路、電力変換回路、３相インバータ、及びゲート駆動方法 | |
| US5631588A (en) | Power output stage with limited current absorption during high-impedance phase | |
| JP2019016805A (ja) | 半導体装置 | |
| US9698772B2 (en) | Drive circuit for reverse-conducting IGBTs | |
| JP2009194514A (ja) | パワー半導体のゲート駆動回路 | |
| US6972475B2 (en) | Semiconductor device | |
| CN111030431B (zh) | 半导体装置 | |
| US8013475B2 (en) | Reverse voltage protected integrated circuit arrangement for multiple supply lines | |
| JP2005109394A (ja) | 半導体装置及び半導体装置の駆動回路 | |
| JP2009219264A (ja) | ゲート駆動回路 | |
| JP4893007B2 (ja) | 交流スイッチ | |
| JP6370952B2 (ja) | 半導体装置 | |
| JP3099571B2 (ja) | パワ−用半導体装置 | |
| KR101836247B1 (ko) | 인버터 구동 장치 | |
| JP2011151905A (ja) | 双方向スイッチのゲート駆動装置 | |
| JP2001145369A (ja) | インバータ | |
| JP5423450B2 (ja) | 双方向スイッチのゲート駆動装置 | |
| JP2021035142A (ja) | ゲート駆動回路、駆動装置、半導体装置及びゲート駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060502 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060602 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4128700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |