JP3513609B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3513609B2 JP3513609B2 JP09854296A JP9854296A JP3513609B2 JP 3513609 B2 JP3513609 B2 JP 3513609B2 JP 09854296 A JP09854296 A JP 09854296A JP 9854296 A JP9854296 A JP 9854296A JP 3513609 B2 JP3513609 B2 JP 3513609B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- transistor
- power transistor
- epitaxial layer
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 239000000758 substrate Substances 0.000 claims description 46
- 238000002955 isolation Methods 0.000 claims description 45
- 230000001939 inductive effect Effects 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 200
- 230000003071 parasitic effect Effects 0.000 description 74
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 57
- 229910052782 aluminium Inorganic materials 0.000 description 57
- 238000010586 diagram Methods 0.000 description 21
- 230000002159 abnormal effect Effects 0.000 description 12
- 230000000149 penetrating effect Effects 0.000 description 7
- 230000035515 penetration Effects 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、インダクタンス分
を含むモータ等の誘導負荷を駆動する駆動用半導体装置
に関するものである。
を含むモータ等の誘導負荷を駆動する駆動用半導体装置
に関するものである。
【０００２】
【従来の技術】図１３は、モータドライブ回路１００の
一例を示す図である。図１３において、Ｑ１，Ｑ２，Ｑ
３は電源側のパワートランジスタ、Ｑ４，Ｑ５，Ｑ６は
接地側のパワートランジスタ、２００はモータ、ＭＵ，
ＭＶ，ＭＷはモータの出力端子、ＬＵ，ＬＶ，ＬＷはモ
ータの各相のコイル、ＶＭはモータ駆動電源電圧であ
る。図１３のモータドライブ回路は、パワートランジス
タが３相結線されており、トランジスタＱ１とＱ４が直
列接続され、トランジスタＱ１のコレクタはモータ駆動
電源電圧ＶＭに接続され、Ｑ１とＱ４の接続点Ｗは端子
２３を介してモータ２００のＷ相巻線ＬＷの端子ＭＷに
接続され、トランジスタＱ４のエミッタは抵抗１７を介
して接地される。
一例を示す図である。図１３において、Ｑ１，Ｑ２，Ｑ
３は電源側のパワートランジスタ、Ｑ４，Ｑ５，Ｑ６は
接地側のパワートランジスタ、２００はモータ、ＭＵ，
ＭＶ，ＭＷはモータの出力端子、ＬＵ，ＬＶ，ＬＷはモ
ータの各相のコイル、ＶＭはモータ駆動電源電圧であ
る。図１３のモータドライブ回路は、パワートランジス
タが３相結線されており、トランジスタＱ１とＱ４が直
列接続され、トランジスタＱ１のコレクタはモータ駆動
電源電圧ＶＭに接続され、Ｑ１とＱ４の接続点Ｗは端子
２３を介してモータ２００のＷ相巻線ＬＷの端子ＭＷに
接続され、トランジスタＱ４のエミッタは抵抗１７を介
して接地される。
【０００３】同様に、トランジスタＱ２とＱ５が直列接
続され、トランジスタＱ２のコレクタはモータ駆動電源
電圧ＶＭに接続され、Ｑ２とＱ５の接続点Ｖは端子２２
を介してモータ２００のＶ相巻線ＬＶの端子ＭＶに接続
され、トランジスタＱ５のエミッタは抵抗１７を介して
接地される。さらに、同様に、トランジスタＱ３とＱ６
が直列接続され、トランジスタＱ３のコレクタはモータ
駆動電源電圧ＶＭに接続され、Ｑ３とＱ６の接続点Ｕは
端子２１を介してモータ２００のＵ相巻線ＬＵの端子Ｍ
Ｕに接続され、トランジスタＱ６のエミッタは抵抗１７
を介して接地される。
続され、トランジスタＱ２のコレクタはモータ駆動電源
電圧ＶＭに接続され、Ｑ２とＱ５の接続点Ｖは端子２２
を介してモータ２００のＶ相巻線ＬＶの端子ＭＶに接続
され、トランジスタＱ５のエミッタは抵抗１７を介して
接地される。さらに、同様に、トランジスタＱ３とＱ６
が直列接続され、トランジスタＱ３のコレクタはモータ
駆動電源電圧ＶＭに接続され、Ｑ３とＱ６の接続点Ｕは
端子２１を介してモータ２００のＵ相巻線ＬＵの端子Ｍ
Ｕに接続され、トランジスタＱ６のエミッタは抵抗１７
を介して接地される。
【０００４】このような接続において、後述する小信号
回路部４０からの制御によって、トランジスタＱ３とＱ
５がオンになり、他のトランジスタＱ１，Ｑ２，Ｑ４，
Ｑ６がオフになり、負荷であるモータ２００のコイルＬ
ＵからＬＶの方向に電流が流れ、コイルＬＵとＬＶによ
って一定方向の磁界を発生し、この磁界の方向に永久磁
石で構成されるロータを回転させる。
回路部４０からの制御によって、トランジスタＱ３とＱ
５がオンになり、他のトランジスタＱ１，Ｑ２，Ｑ４，
Ｑ６がオフになり、負荷であるモータ２００のコイルＬ
ＵからＬＶの方向に電流が流れ、コイルＬＵとＬＶによ
って一定方向の磁界を発生し、この磁界の方向に永久磁
石で構成されるロータを回転させる。
【０００５】図１４は、図１３の状態から、トランジス
タＱ３がオフに変化し、Ｑ１がオンに変化した時の状態
を示している。この時には、負荷であるモータ２００の
コイルＬＷからＬＶの方向に電流が切り替わる。このと
き、それまでＬＵのコイルに流れていた電流はオフにな
る。このとき、コイルＬＵに蓄えられていた誘導エネル
ギのために、端子２１、すなわち、トランジスタＱ６の
コレクタ側（Ｕ点）は負の電圧になる。
タＱ３がオフに変化し、Ｑ１がオンに変化した時の状態
を示している。この時には、負荷であるモータ２００の
コイルＬＷからＬＶの方向に電流が切り替わる。このと
き、それまでＬＵのコイルに流れていた電流はオフにな
る。このとき、コイルＬＵに蓄えられていた誘導エネル
ギのために、端子２１、すなわち、トランジスタＱ６の
コレクタ側（Ｕ点）は負の電圧になる。
【０００６】図１５は、モータドライブ回路のＵ相（端
子２１）の出力電圧波形を示す図である。図１６は、従
来のモータドライブ用半導体装置の平面図の一例を示す
図である。
子２１）の出力電圧波形を示す図である。図１６は、従
来のモータドライブ用半導体装置の平面図の一例を示す
図である。
【０００７】図１６において、１００はモータドライブ
回路、Ｑ１〜Ｑ３は電源側パワートランジスタ、Ｑ４〜
Ｑ６は接地側パワートランジスタ、３は基板のチップ
端、５，６，８，９、１４は配線用のアルミ配線板、１
０は接地側パワートランジスタのエピタキシャル層、１
１は電源側パワートランジスタのエピタキシャル層、１
２はＮ型島のエピタキシャル層、１７は抵抗、４０は小
信号回路部、３０は小信号回路部４０中の抵抗のエピタ
キシャル層、３１は小信号回路部４０中のトランジスタ
のエピタキシャル層である。小信号回路部４０は種々の
回路から構成されるが、一例として抵抗部分３０とトラ
ンジスタ部分３１が図示される。
回路、Ｑ１〜Ｑ３は電源側パワートランジスタ、Ｑ４〜
Ｑ６は接地側パワートランジスタ、３は基板のチップ
端、５，６，８，９、１４は配線用のアルミ配線板、１
０は接地側パワートランジスタのエピタキシャル層、１
１は電源側パワートランジスタのエピタキシャル層、１
２はＮ型島のエピタキシャル層、１７は抵抗、４０は小
信号回路部、３０は小信号回路部４０中の抵抗のエピタ
キシャル層、３１は小信号回路部４０中のトランジスタ
のエピタキシャル層である。小信号回路部４０は種々の
回路から構成されるが、一例として抵抗部分３０とトラ
ンジスタ部分３１が図示される。
【０００８】図１７は、図１６の１６Ａ−１６Ｂ線で切
断した半導体装置の断面図である。図１７において、１
はＰ型基板、２は埋め込み層、３は基板のチップ端、２
５，２６，２７，２８，２９は分離層、５〜９は配線用
のアルミ配線板、１０は接地側パワートランジスタのエ
ピタキシャル層、１１は電源側パワートランジスタのエ
ピタキシャル層、１２はＮ型島のエピタキシャル層、１
３はガラスコート、１４はアルミ配線板、１５は貫通
層、１６は層間膜、１９は貫通層、１８は絶縁層、ＱＳ
は寄生トランジスタ、Ｒc1〜Ｒcs3、Ｒcsは寄生抵抗、
Ｉc1〜Ｉc3，Ｉcsは寄生電流である。
断した半導体装置の断面図である。図１７において、１
はＰ型基板、２は埋め込み層、３は基板のチップ端、２
５，２６，２７，２８，２９は分離層、５〜９は配線用
のアルミ配線板、１０は接地側パワートランジスタのエ
ピタキシャル層、１１は電源側パワートランジスタのエ
ピタキシャル層、１２はＮ型島のエピタキシャル層、１
３はガラスコート、１４はアルミ配線板、１５は貫通
層、１６は層間膜、１９は貫通層、１８は絶縁層、ＱＳ
は寄生トランジスタ、Ｒc1〜Ｒcs3、Ｒcsは寄生抵抗、
Ｉc1〜Ｉc3，Ｉcsは寄生電流である。
【０００９】図１６において、パワートランジスタＱ１
〜Ｑ３の各コレクタは絶縁層１８を貫通する貫通層１５
を介してアルミ配線板８に接続され、そのアルミ配線板
８を介してモータ駆動電源電圧ＶＭに接続される。パワ
ートランジスタＱ１〜Ｑ６の各ベースは貫通層１５を介
してアルミ配線板に接続され、その後そのアルミ配線板
を介して、後述する制御信号供給回路４５〜５０に接続
されるが、ここでは図面を簡単にするために詳細図は省
略する。
〜Ｑ３の各コレクタは絶縁層１８を貫通する貫通層１５
を介してアルミ配線板８に接続され、そのアルミ配線板
８を介してモータ駆動電源電圧ＶＭに接続される。パワ
ートランジスタＱ１〜Ｑ６の各ベースは貫通層１５を介
してアルミ配線板に接続され、その後そのアルミ配線板
を介して、後述する制御信号供給回路４５〜５０に接続
されるが、ここでは図面を簡単にするために詳細図は省
略する。
【００１０】一方、パワートランジスタＱ４〜Ｑ６のエ
ミッタは絶縁層１８を貫通する貫通層１５およびアルミ
配線板８、抵抗１７を介して接地される。また、パワー
トランジスタＱ１〜Ｑ３の各エミッタおよびパワートラ
ンジスタＱ４〜Ｑ６の各コレクタは、それぞれ、絶縁層
１８を貫通する貫通層１５およびアルミ配線板８および
貫通層１９を介してアルミ配線板１４に接続され、その
アルミ配線板１４によって相互に接続される。このアル
ミ配線板１４はさらに引出線によって対応する端子２１
〜２３に接続される。
ミッタは絶縁層１８を貫通する貫通層１５およびアルミ
配線板８、抵抗１７を介して接地される。また、パワー
トランジスタＱ１〜Ｑ３の各エミッタおよびパワートラ
ンジスタＱ４〜Ｑ６の各コレクタは、それぞれ、絶縁層
１８を貫通する貫通層１５およびアルミ配線板８および
貫通層１９を介してアルミ配線板１４に接続され、その
アルミ配線板１４によって相互に接続される。このアル
ミ配線板１４はさらに引出線によって対応する端子２１
〜２３に接続される。
【００１１】また、Ｎ型のエピタキシャル層１２は絶縁
層１８を貫通する貫通層１５およびアルミ配線板９を介
して電源Ｖｃｃに接続される。小信号回路部４０中の抵
抗のエピタキシャル層３０およびトランジスタのエピタ
キシャル層３１に設けられた各素子は、それぞれ、絶縁
層１８を貫通する貫通層１５およびアルミ配線板を介し
てそれぞれ適切な配線が行われるが、ここでは図面を簡
単にするために詳細図は省略する。
層１８を貫通する貫通層１５およびアルミ配線板９を介
して電源Ｖｃｃに接続される。小信号回路部４０中の抵
抗のエピタキシャル層３０およびトランジスタのエピタ
キシャル層３１に設けられた各素子は、それぞれ、絶縁
層１８を貫通する貫通層１５およびアルミ配線板を介し
てそれぞれ適切な配線が行われるが、ここでは図面を簡
単にするために詳細図は省略する。
【００１２】次に、図１３〜図１７を用いて、寄生トラ
ンジスタの動作を説明する。モータドライブ回路１００
のトランジスタＱ３，Ｑ５がオンし、電流がモータ２０
０のコイルＬＵからＬＶの方向に流れているとき、端子
２１の電位が電圧Ｖであったとすると、モータドライブ
回路１００の制御によって、電流がモータ２００のコイ
ルＬＷからＬＶの方向に切り替わったときには、コイル
ＬＵに流れていた電流は突然オフになるので、コイルＬ
Ｕに蓄えられていた誘導エネルギはＱ６のエピタキシャ
ル層と基板の間に発生する寄生ダイオードを通じて放出
される。このように、トランジスタＱ３からＱ１にオン
の状態が移行し、コイルに流れる電流の方向が切り換わ
るとき、Ｑ６のコレクタの電位は、図１５のように＋Ｖ
から過渡的に負電圧になる。
ンジスタの動作を説明する。モータドライブ回路１００
のトランジスタＱ３，Ｑ５がオンし、電流がモータ２０
０のコイルＬＵからＬＶの方向に流れているとき、端子
２１の電位が電圧Ｖであったとすると、モータドライブ
回路１００の制御によって、電流がモータ２００のコイ
ルＬＷからＬＶの方向に切り替わったときには、コイル
ＬＵに流れていた電流は突然オフになるので、コイルＬ
Ｕに蓄えられていた誘導エネルギはＱ６のエピタキシャ
ル層と基板の間に発生する寄生ダイオードを通じて放出
される。このように、トランジスタＱ３からＱ１にオン
の状態が移行し、コイルに流れる電流の方向が切り換わ
るとき、Ｑ６のコレクタの電位は、図１５のように＋Ｖ
から過渡的に負電圧になる。
【００１３】このために、図１７に示すように、接地さ
れている分離領域２６の両側のトランジスタＱ６のＮエ
ピタキシャル層とトランジスタＱ３のエピタキシャル層
間に形成されるＮＰＮ寄生トランジスタＱＳのエミッタ
側がベース側よりも電位が低くなるので、このＮＰＮ寄
生トランジスタＱＳがオン状態になる。この寄生ＮＰＮ
トランジスタＱＳが周囲のエピタキシャル層からコレク
タ電流ＩＣを引き込む。このコレクタ電流ＩＣはこのＮ
ＰＮ寄生トランジスタＱＳに近いエピタキシャル層ほど
大きく、遠くのエピタキシャル層では小さい値になる。
れている分離領域２６の両側のトランジスタＱ６のＮエ
ピタキシャル層とトランジスタＱ３のエピタキシャル層
間に形成されるＮＰＮ寄生トランジスタＱＳのエミッタ
側がベース側よりも電位が低くなるので、このＮＰＮ寄
生トランジスタＱＳがオン状態になる。この寄生ＮＰＮ
トランジスタＱＳが周囲のエピタキシャル層からコレク
タ電流ＩＣを引き込む。このコレクタ電流ＩＣはこのＮ
ＰＮ寄生トランジスタＱＳに近いエピタキシャル層ほど
大きく、遠くのエピタキシャル層では小さい値になる。
【００１４】この電流は、具体的には、例えば、隣のト
ランジスタＱ３のエピタキシャル層１１から電流ＩＣ１
を引き、その隣のＮ型島のエピタキシャル層１２からＩ
Ｃ２を引き、その隣の抵抗のエピタキシャル層３０から
はＩＣ３、その隣の小信号回路部４０のエピタキシャル
層３１からはＩＣＳなる電流を引き抜く。これらの合計
された電流がＩＣとなる。すなわち、ＩＣ＝ＩＣ１＋Ｉ
Ｃ２＋ＩＣ３＋…＋ＩＣＳの関係を有する。ここで、図
１７に示される抵抗Ｒcs1〜Ｒcs3、Ｒcsは各エピタキシ
ャル層間に発生する寄生ＮＰＮトランジスタのコレクタ
直列抵抗成分である。パワートランジスタからの距離が
遠くなればなる程、コレクタ直列抵抗成分Ｒc（各エピ
タキシャル層間に発生する寄生ＮＰＮトランジスタのコ
レクタ直列抵抗成分の総和）が大きくなる。図示される
ように、寄生ＮＰＮトランジスタによって電流を引かれ
ることで最も重大な影響を受ける小信号回路部４０中の
トランジスタのエピタキシャル層３１は、パワートラン
ジスタから遠くになるように配置されるので、Ｒcは大
きな値になり、そのためにＩＣＳを小さくできる。
ランジスタＱ３のエピタキシャル層１１から電流ＩＣ１
を引き、その隣のＮ型島のエピタキシャル層１２からＩ
Ｃ２を引き、その隣の抵抗のエピタキシャル層３０から
はＩＣ３、その隣の小信号回路部４０のエピタキシャル
層３１からはＩＣＳなる電流を引き抜く。これらの合計
された電流がＩＣとなる。すなわち、ＩＣ＝ＩＣ１＋Ｉ
Ｃ２＋ＩＣ３＋…＋ＩＣＳの関係を有する。ここで、図
１７に示される抵抗Ｒcs1〜Ｒcs3、Ｒcsは各エピタキシ
ャル層間に発生する寄生ＮＰＮトランジスタのコレクタ
直列抵抗成分である。パワートランジスタからの距離が
遠くなればなる程、コレクタ直列抵抗成分Ｒc（各エピ
タキシャル層間に発生する寄生ＮＰＮトランジスタのコ
レクタ直列抵抗成分の総和）が大きくなる。図示される
ように、寄生ＮＰＮトランジスタによって電流を引かれ
ることで最も重大な影響を受ける小信号回路部４０中の
トランジスタのエピタキシャル層３１は、パワートラン
ジスタから遠くになるように配置されるので、Ｒcは大
きな値になり、そのためにＩＣＳを小さくできる。
【００１５】図１８は小信号回路部４０の半導体上の一
パターンを示す図である。図１８において、４１は１２
０゜マトリクス、４２は制御増幅器（ＣＴＬ ＡＭ
Ｐ）、４３は３差動増幅器、４４は補助回路（ＴＳＤ、
ｅｔｃ．）、４５〜４８は制御信号供給回路である。こ
れらの素子の種類および素子配列は制御対称のモータ等
によって異なるので任意に変更されることは言うまでも
ない。この小信号回路部４０は、モータ２００中に設け
られたホール素子からのロータの位置に対応する信号を
入力とし、検出されたロータの位置に応じてモータドラ
イブ回路１００中のパワートランジスタＱ１〜Ｑ６の通
電時間を制御する回路である。
パターンを示す図である。図１８において、４１は１２
０゜マトリクス、４２は制御増幅器（ＣＴＬ ＡＭ
Ｐ）、４３は３差動増幅器、４４は補助回路（ＴＳＤ、
ｅｔｃ．）、４５〜４８は制御信号供給回路である。こ
れらの素子の種類および素子配列は制御対称のモータ等
によって異なるので任意に変更されることは言うまでも
ない。この小信号回路部４０は、モータ２００中に設け
られたホール素子からのロータの位置に対応する信号を
入力とし、検出されたロータの位置に応じてモータドラ
イブ回路１００中のパワートランジスタＱ１〜Ｑ６の通
電時間を制御する回路である。
【００１６】多少詳細に述べれば、ロータ中のＵ相，Ｖ
相，Ｗ相に設置されたホール素子からの位置信号Ｈｕ
＋，Ｈｕ−，Ｈｖ＋，Ｈｖ−，Ｈｗ＋，Ｈｗ−によっ
て、各相間の時間的位置関係を計算し、３差動増幅器４
３および制御信号供給回路４５〜５０を介して、モータ
ドライブ回路１００中のパワートランジスタＱ１〜Ｑ６
のベース端子を制御する。ここで、制御増幅器４２はコ
ンピュータ等の制御装置からの制御信号によって３差動
増幅器４３を制御する部分である。なお、４４は各種の
補助装置、例えば、温度保護回路（ＴＳＤ（Thermal Sh
ut Down））、定電圧源、電源供給回路等が設けられる
領域である。
相，Ｗ相に設置されたホール素子からの位置信号Ｈｕ
＋，Ｈｕ−，Ｈｖ＋，Ｈｖ−，Ｈｗ＋，Ｈｗ−によっ
て、各相間の時間的位置関係を計算し、３差動増幅器４
３および制御信号供給回路４５〜５０を介して、モータ
ドライブ回路１００中のパワートランジスタＱ１〜Ｑ６
のベース端子を制御する。ここで、制御増幅器４２はコ
ンピュータ等の制御装置からの制御信号によって３差動
増幅器４３を制御する部分である。なお、４４は各種の
補助装置、例えば、温度保護回路（ＴＳＤ（Thermal Sh
ut Down））、定電圧源、電源供給回路等が設けられる
領域である。
【００１７】以上述べたように、半導体装置では、ＮＰ
Ｎトランジスタのエミッタ電位が接地電位より低くなっ
た場合、寄生トランジスタＱＳが動作し、他の回路へ影
響を及ぼす可能性がある。特に、小信号回路部のエピタ
キシャル層３１などは、ハイインピーダンスの素子が多
く用いられているので、その部分から電流が引き抜かれ
ると回路が誤動作し、モータドライブ回路１００の制御
に誤動作が生じ重大な問題を引き起こすことになる。
Ｎトランジスタのエミッタ電位が接地電位より低くなっ
た場合、寄生トランジスタＱＳが動作し、他の回路へ影
響を及ぼす可能性がある。特に、小信号回路部のエピタ
キシャル層３１などは、ハイインピーダンスの素子が多
く用いられているので、その部分から電流が引き抜かれ
ると回路が誤動作し、モータドライブ回路１００の制御
に誤動作が生じ重大な問題を引き起こすことになる。
【００１８】このため、従来の半導体装置では、小信号
を扱う回路のエピタキシャル層３１とコレクタが接地電
位より低くなり得るＮＰＮパワートランジスタのエピタ
キシャル層１０の間に、コレクタを電源に接続したＮＰ
ＮトランジスタやＮ型の島１２を配置し、なおかつ、小
信号回路部４０内においても、エピタキシャル層が電源
に接続された素子（抵抗等、図１７のエピタキシャル層
３０を参照）をパワートランジスタ側に配置していた。
このようにして、寄生トランジスタが要求する電流ＩＣ
をできるだけ多く電源に接続されたローインピーダンス
のエピタキシャル層から供給し、小信号回路部のハイイ
ンピーダンスのエピタキシャル層からの電流ＩＣＳがで
きるだけ小さくなるように構成されていた。
を扱う回路のエピタキシャル層３１とコレクタが接地電
位より低くなり得るＮＰＮパワートランジスタのエピタ
キシャル層１０の間に、コレクタを電源に接続したＮＰ
ＮトランジスタやＮ型の島１２を配置し、なおかつ、小
信号回路部４０内においても、エピタキシャル層が電源
に接続された素子（抵抗等、図１７のエピタキシャル層
３０を参照）をパワートランジスタ側に配置していた。
このようにして、寄生トランジスタが要求する電流ＩＣ
をできるだけ多く電源に接続されたローインピーダンス
のエピタキシャル層から供給し、小信号回路部のハイイ
ンピーダンスのエピタキシャル層からの電流ＩＣＳがで
きるだけ小さくなるように構成されていた。
【００１９】
【発明が解決しようとする課題】しかし、従来の半導体
装置においては、（１）寄生による電流Ｉｃの影響を完
全に無くすのは難しく、また、影響を小さくするために
は、電源に接続したＮ型の島の面積を大きくする等の必
要があり、チップのコストが高くなる、（２）寄生によ
る電流を逃がすため電源から電流を供給するために消費
電力が大きくなる、という問題点があった。
装置においては、（１）寄生による電流Ｉｃの影響を完
全に無くすのは難しく、また、影響を小さくするために
は、電源に接続したＮ型の島の面積を大きくする等の必
要があり、チップのコストが高くなる、（２）寄生によ
る電流を逃がすため電源から電流を供給するために消費
電力が大きくなる、という問題点があった。
【００２０】本発明は、以上のような問題点を改善する
ためになされたものである。
ためになされたものである。
【００２１】
【課題を解決するための手段】請求項１に係る発明は、
誘導負荷駆動電源電圧が印加される電源側パワートラン
ジスタ、及び電源側パワートランジスタに直列接続さ
れ、エミッタが接地される接地側パワートランジスタか
らなるパワートランジスタ部と、電源側パワートランジ
スタ及び接地側パワ ートランジスタの導通制御をする小
信号系回路部とを有し、電源側パワートランジスタと接
地側パワートランジスタとの接続点に接続された誘導負
荷を駆動する半導体装置において、Ｐ型基板上にＮ型エ
ピタキシャル層が形成され、Ｎ型エピタキシャル層中に
Ｐ型分離領域が形成されるとともに、Ｐ型分離領域によ
り互いに分離された複数のＮ型領域が形成され、電源側
パワートランジスタ、接地側パワートランジスタ、及び
小信号系回路部が、複数のＮ型領域にそれぞれ形成さ
れ、電源側パワートランジスタが形成されたＮ型領域の
第１の方向の側には、小信号系回路部が形成されたＮ型
領域が配置され、二つのＮ型領域の間には、電源電圧が
印加された、又は接地された島状のＮ型領域が、二つの
Ｎ型領域それぞれとＰ型分離領域を介して配置され、電
源側パワートランジスタが形成されたＮ型領域の、第１
の方向とは反対方向の第２の方向の側には、Ｐ型分離領
域を介して接地側パワートランジスタが形成されたＮ型
領域が配置され、接地側パワートランジスタが形成され
たＮ型領域の第２の方向の側には、Ｐ型基板の端部上に
形成されたＰ型分離領域が配置され、当該Ｐ型分離領域
が接地されることでＰ型基板が接地されるように構成さ
れる。
誘導負荷駆動電源電圧が印加される電源側パワートラン
ジスタ、及び電源側パワートランジスタに直列接続さ
れ、エミッタが接地される接地側パワートランジスタか
らなるパワートランジスタ部と、電源側パワートランジ
スタ及び接地側パワ ートランジスタの導通制御をする小
信号系回路部とを有し、電源側パワートランジスタと接
地側パワートランジスタとの接続点に接続された誘導負
荷を駆動する半導体装置において、Ｐ型基板上にＮ型エ
ピタキシャル層が形成され、Ｎ型エピタキシャル層中に
Ｐ型分離領域が形成されるとともに、Ｐ型分離領域によ
り互いに分離された複数のＮ型領域が形成され、電源側
パワートランジスタ、接地側パワートランジスタ、及び
小信号系回路部が、複数のＮ型領域にそれぞれ形成さ
れ、電源側パワートランジスタが形成されたＮ型領域の
第１の方向の側には、小信号系回路部が形成されたＮ型
領域が配置され、二つのＮ型領域の間には、電源電圧が
印加された、又は接地された島状のＮ型領域が、二つの
Ｎ型領域それぞれとＰ型分離領域を介して配置され、電
源側パワートランジスタが形成されたＮ型領域の、第１
の方向とは反対方向の第２の方向の側には、Ｐ型分離領
域を介して接地側パワートランジスタが形成されたＮ型
領域が配置され、接地側パワートランジスタが形成され
たＮ型領域の第２の方向の側には、Ｐ型基板の端部上に
形成されたＰ型分離領域が配置され、当該Ｐ型分離領域
が接地されることでＰ型基板が接地されるように構成さ
れる。
【００２２】請求項２に係わる発明は、請求項１に係る
半導体装置において、Ｎ型のエピタキシャル層は、チッ
プ端以外のパワートランジスタ部の３方を包囲するよう
に構成される。
半導体装置において、Ｎ型のエピタキシャル層は、チッ
プ端以外のパワートランジスタ部の３方を包囲するよう
に構成される。
【００２３】請求項３に係る発明は、誘導負荷駆動電源
電圧が印加される電源側パワートランジスタ、及び電源
側パワートランジスタに直列接続され、エミッタが接地
される接地側パワートランジスタからなるパワートラン
ジスタ部と、電源側パワートランジスタ及び接地側パワ
ートランジスタの導通制御をする小信号系回路部とを有
し、電源側パワートランジスタと接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、Ｐ型基板上にＮ型エピタキシャル層が形
成され、Ｎ型エピタキシャル層中にＰ型分離領域が形成
されるとともに、Ｐ型分離領域により互いに分離された
複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部
が、複数のＮ型領域にそれぞれ形成され、電源側パワー
トランジスタが形成されたＮ型領域の第１の方向の側に
は、Ｐ型分離領域を介して小信号系回路部が形成された
Ｎ型領域が配置され、電源側パワートランジスタが形成
されたＮ型領域の、第１の方向とは反対方向の第２の方
向の側には、接地側パワートランジスタが形成されたＮ
型領域が配置され、二つのＮ型領域の間には、電源電圧
が印加された、又は接地された島状のＮ型領域が、二つ
のＮ型領域それぞれとＰ型分離領域を介して配置され、
接地側パワートランジスタが形成されたＮ型領域の第２
の方向の側には、Ｐ型基板の端部上に形成されたＰ型分
離領域が配置され、当該Ｐ型分離領域が接地されること
でＰ型基板が接地されるように構成される。
電圧が印加される電源側パワートランジスタ、及び電源
側パワートランジスタに直列接続され、エミッタが接地
される接地側パワートランジスタからなるパワートラン
ジスタ部と、電源側パワートランジスタ及び接地側パワ
ートランジスタの導通制御をする小信号系回路部とを有
し、電源側パワートランジスタと接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、Ｐ型基板上にＮ型エピタキシャル層が形
成され、Ｎ型エピタキシャル層中にＰ型分離領域が形成
されるとともに、Ｐ型分離領域により互いに分離された
複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部
が、複数のＮ型領域にそれぞれ形成され、電源側パワー
トランジスタが形成されたＮ型領域の第１の方向の側に
は、Ｐ型分離領域を介して小信号系回路部が形成された
Ｎ型領域が配置され、電源側パワートランジスタが形成
されたＮ型領域の、第１の方向とは反対方向の第２の方
向の側には、接地側パワートランジスタが形成されたＮ
型領域が配置され、二つのＮ型領域の間には、電源電圧
が印加された、又は接地された島状のＮ型領域が、二つ
のＮ型領域それぞれとＰ型分離領域を介して配置され、
接地側パワートランジスタが形成されたＮ型領域の第２
の方向の側には、Ｐ型基板の端部上に形成されたＰ型分
離領域が配置され、当該Ｐ型分離領域が接地されること
でＰ型基板が接地されるように構成される。
【００２４】請求項４に係わる発明は、請求項３記載の
半導体装置において、Ｎ型のエピタキシャル層は、チッ
プ端以外の接地側パワートランジスタ部の３方を包囲す
るように構成される。
半導体装置において、Ｎ型のエピタキシャル層は、チッ
プ端以外の接地側パワートランジスタ部の３方を包囲す
るように構成される。
【００２５】
【発明の実施の形態】実施の形態１．
図１は、本発明の実施の形態１によるモータドライブ回
路用半導体装置の平面図を示す図である。図１におい
て、１００はモータドライブ回路、Ｑ１〜Ｑ３は電源側
パワートランジスタ、Ｑ４〜Ｑ６は接地側パワートラン
ジスタ、３は基板のチップ端、５，６，９、１４は配線
用のアルミ配線板、１０は接地側パワートランジスタの
エピタキシャル層、１１は電源側パワートランジスタの
エピタキシャル層、１２はＮ型島のエピタキシャル層、
１７は抵抗、４０は小信号回路部、３０は小信号回路部
４０中の抵抗のエピタキシャル層、３１は小信号回路部
４０中のトランジスタのエピタキシャル層である。小信
号回路部４０は種々の回路から構成されるが、一例とし
て抵抗部分３０とトランジスタ部分３１が図示される。
路用半導体装置の平面図を示す図である。図１におい
て、１００はモータドライブ回路、Ｑ１〜Ｑ３は電源側
パワートランジスタ、Ｑ４〜Ｑ６は接地側パワートラン
ジスタ、３は基板のチップ端、５，６，９、１４は配線
用のアルミ配線板、１０は接地側パワートランジスタの
エピタキシャル層、１１は電源側パワートランジスタの
エピタキシャル層、１２はＮ型島のエピタキシャル層、
１７は抵抗、４０は小信号回路部、３０は小信号回路部
４０中の抵抗のエピタキシャル層、３１は小信号回路部
４０中のトランジスタのエピタキシャル層である。小信
号回路部４０は種々の回路から構成されるが、一例とし
て抵抗部分３０とトランジスタ部分３１が図示される。
【００２６】図１において、電源側パワートランジスタ
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続され、接地側パワートランジスタの
エピタキシャル層１０中のエミッタ電極は抵抗１７を介
して接地されている。電源側パワートランジスタのエピ
タキシャル層１１中のエミッタ電極と接地側パワートラ
ンジスタのエピタキシャル層１０中のコレクタ電極は各
相それぞれ相互に接続され、さらに、モータドライブ回
路１００の端子２１，２２，２３にも接続される。Ｐ基
板１の端部領域３においては、分離領域がアルミ配線板
５を介して接地される。一方、Ｎ型島のエピタキシャル
層１２は、同様に、アルミ配線板９を介して電源Ｖccに
接続される。実際の接続は図１６と同様であるので、こ
れらの接続は省略する。
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続され、接地側パワートランジスタの
エピタキシャル層１０中のエミッタ電極は抵抗１７を介
して接地されている。電源側パワートランジスタのエピ
タキシャル層１１中のエミッタ電極と接地側パワートラ
ンジスタのエピタキシャル層１０中のコレクタ電極は各
相それぞれ相互に接続され、さらに、モータドライブ回
路１００の端子２１，２２，２３にも接続される。Ｐ基
板１の端部領域３においては、分離領域がアルミ配線板
５を介して接地される。一方、Ｎ型島のエピタキシャル
層１２は、同様に、アルミ配線板９を介して電源Ｖccに
接続される。実際の接続は図１６と同様であるので、こ
れらの接続は省略する。
【００２７】図２は、図１の１Ａ−１Ｂ線で切断した半
導体装置の断面図である。この図において、１はＰ型基
板、２は埋め込み層、３は基板のチップ端、２５，２
６，２７，２８，２９は分離層、５〜９は配線用のアル
ミ配線板、１０は接地側パワートランジスタのエピタキ
シャル層、１１は電源側パワートランジスタのエピタキ
シャル層、１２はＮ型島のエピタキシャル層、１３はガ
ラスコート、１４はアルミ配線板、１５は貫通層、１６
は層間膜、１９は貫通層、１８は絶縁層、ＱＳは寄生ト
ランジスタ、Ｒc1〜Ｒcs3、Ｒcsは寄生抵抗、Ｉc1〜Ｉc
3，Ｉcsは寄生電流である。Ｐ基板１の端部領域３に隣
接するエピタキシャル層２５は、絶縁層１８を貫通する
貫通層１５およびアルミ配線板５を介して接地される。
なお、図１，２において、３０は小信号回路部４０中の
抵抗のエピタキシャル層、３１は小信号回路部４０中の
トランジスタのエピタキシャル層である。小信号回路部
４０は種々の回路から構成されるが、一例として抵抗部
分３０とトランジスタ部分３１が図示される。
導体装置の断面図である。この図において、１はＰ型基
板、２は埋め込み層、３は基板のチップ端、２５，２
６，２７，２８，２９は分離層、５〜９は配線用のアル
ミ配線板、１０は接地側パワートランジスタのエピタキ
シャル層、１１は電源側パワートランジスタのエピタキ
シャル層、１２はＮ型島のエピタキシャル層、１３はガ
ラスコート、１４はアルミ配線板、１５は貫通層、１６
は層間膜、１９は貫通層、１８は絶縁層、ＱＳは寄生ト
ランジスタ、Ｒc1〜Ｒcs3、Ｒcsは寄生抵抗、Ｉc1〜Ｉc
3，Ｉcsは寄生電流である。Ｐ基板１の端部領域３に隣
接するエピタキシャル層２５は、絶縁層１８を貫通する
貫通層１５およびアルミ配線板５を介して接地される。
なお、図１，２において、３０は小信号回路部４０中の
抵抗のエピタキシャル層、３１は小信号回路部４０中の
トランジスタのエピタキシャル層である。小信号回路部
４０は種々の回路から構成されるが、一例として抵抗部
分３０とトランジスタ部分３１が図示される。
【００２８】図１，２において、従来例を示す図１６，
１７と異なる点は、基板１の接地点を小信号回路部４０
から離れたチップ端３にもってきて、パワートランジス
タＱ３，Ｑ４，Ｑ５と小信号回路部４０との間では、Ｐ
基板１を直接接地しないようにした点である。以下詳細
に説明する。このように接地を行うことによって、寄生
トランジスタＱＳは接地をした分離領域２５の部分がベ
ース電極になり、トランジスタＱ６のエピタキシャル層
１０がエミッタ電極になり、トランジスタＱ１〜Ｑ３の
エピタキシャル層１１、Ｎ型島のエピタキシャル層１２
および小信号回路部のエピタキシャル層３０，３１等が
コレクタの働きをする。
１７と異なる点は、基板１の接地点を小信号回路部４０
から離れたチップ端３にもってきて、パワートランジス
タＱ３，Ｑ４，Ｑ５と小信号回路部４０との間では、Ｐ
基板１を直接接地しないようにした点である。以下詳細
に説明する。このように接地を行うことによって、寄生
トランジスタＱＳは接地をした分離領域２５の部分がベ
ース電極になり、トランジスタＱ６のエピタキシャル層
１０がエミッタ電極になり、トランジスタＱ１〜Ｑ３の
エピタキシャル層１１、Ｎ型島のエピタキシャル層１２
および小信号回路部のエピタキシャル層３０，３１等が
コレクタの働きをする。
【００２９】モータドライブ回路１００の制御によっ
て、モータ２００のコイルＬＷからＬＶの方向に電流が
切り替わったときには、コイルＬＵに流れていた電流は
突然オフになるので、コイルＬＵに蓄えられていた誘導
エネルギはＱ６のエピタキシャル層と基板との間に発生
する寄生ダイオードを通じて放出される。このように、
トランジスタＱ３からＱ１にオンの状態が移行し、コイ
ルに流れる電流の方向が切り換わるとき、Ｑ６のコレク
タの電位は、図１５のように＋Ｖから過渡的に負電圧に
なる。
て、モータ２００のコイルＬＷからＬＶの方向に電流が
切り替わったときには、コイルＬＵに流れていた電流は
突然オフになるので、コイルＬＵに蓄えられていた誘導
エネルギはＱ６のエピタキシャル層と基板との間に発生
する寄生ダイオードを通じて放出される。このように、
トランジスタＱ３からＱ１にオンの状態が移行し、コイ
ルに流れる電流の方向が切り換わるとき、Ｑ６のコレク
タの電位は、図１５のように＋Ｖから過渡的に負電圧に
なる。
【００３０】このとき、図２に示すように、端子２１に
接続されたトランジスタＱ６のエピタキシャル層１０
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳがオン状態になる。実施の形態１においては、
基板１の接地がチップ端３に設けられているので、ＮＰ
Ｎ寄生トランジスタＱＳと小信号回路部４０との間のコ
レクタ直列抵抗Ｒcsが大きくなり、小信号回路部４０に
流れる寄生電流ＩＣＳを抑え、小信号回路部４０で発生
する異常動作を防止できる。
接続されたトランジスタＱ６のエピタキシャル層１０
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳがオン状態になる。実施の形態１においては、
基板１の接地がチップ端３に設けられているので、ＮＰ
Ｎ寄生トランジスタＱＳと小信号回路部４０との間のコ
レクタ直列抵抗Ｒcsが大きくなり、小信号回路部４０に
流れる寄生電流ＩＣＳを抑え、小信号回路部４０で発生
する異常動作を防止できる。
【００３１】また、ＮＰＮ寄生トランジスタＱＳの電流
は主に電源側パワートランジスタのエピタキシャル層１
１から大きな電流を引くので、Ｎ型島のエピタキシャル
層１２からの電流は小さくなり、したがって、従来のＮ
型島のエピタキシャル層と比べ、Ｎ型島のエピタキシャ
ル層１２の面積を小さくすることができる。このため
に、Ｎ型の島１２の面積が小さくなる分だけチップ面積
も小さくできる。
は主に電源側パワートランジスタのエピタキシャル層１
１から大きな電流を引くので、Ｎ型島のエピタキシャル
層１２からの電流は小さくなり、したがって、従来のＮ
型島のエピタキシャル層と比べ、Ｎ型島のエピタキシャ
ル層１２の面積を小さくすることができる。このため
に、Ｎ型の島１２の面積が小さくなる分だけチップ面積
も小さくできる。
【００３２】実施の形態２．
図３は、本発明の実施の形態２によるモータドライブ回
路用半導体装置の平面図を示す図である。図３におい
て、図１と同一の番号は同一の要素を表わすのでその説
明を省略する。図３が図１と異なるところは、Ｎ型島の
エピタキシャル層１２が接地側パワートランジスタのエ
ピタキシャル層１０および電源側パワートランジスタの
エピタキシャル１１を包囲していることにある。
路用半導体装置の平面図を示す図である。図３におい
て、図１と同一の番号は同一の要素を表わすのでその説
明を省略する。図３が図１と異なるところは、Ｎ型島の
エピタキシャル層１２が接地側パワートランジスタのエ
ピタキシャル層１０および電源側パワートランジスタの
エピタキシャル１１を包囲していることにある。
【００３３】図３において、電源側パワートランジスタ
のエピタキシャル層１１中の各層のコレクタ電極は、モ
ータ駆動電源電圧ＶＭに接続される。接地側パワートラ
ンジスタのエピタキシャル層１０中のコレクタ電極と電
源側パワートランジスタのエピタキシャル層１１中の各
層のエミッタ電極はそれぞれ相互に接続されると共に、
対応のモータドライブ回路１００の端子２１，２２，２
３にも接続される。接地側パワートランジスタのエピタ
キシャル層１０中のエミッタ電極はアルミ配線板６およ
び抵抗１７を介して接地される。
のエピタキシャル層１１中の各層のコレクタ電極は、モ
ータ駆動電源電圧ＶＭに接続される。接地側パワートラ
ンジスタのエピタキシャル層１０中のコレクタ電極と電
源側パワートランジスタのエピタキシャル層１１中の各
層のエミッタ電極はそれぞれ相互に接続されると共に、
対応のモータドライブ回路１００の端子２１，２２，２
３にも接続される。接地側パワートランジスタのエピタ
キシャル層１０中のエミッタ電極はアルミ配線板６およ
び抵抗１７を介して接地される。
【００３４】実施の形態２においは、Ｎ型島のエピタキ
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０と電源側パワートランジスタのエピタキシャ
ル層１１を包囲する以外は同じであるが、この包囲によ
って、ＮＰＮ寄生トランジスタＱＳはＮ型島のエピタキ
シャル層１２からより多くの電流を引くことができるの
で、ＮＰＮ寄生トランジスタＱＳと小信号回路部４０と
の間のコレクタ直列抵抗抵抗Ｒcsが大きくなり、小信号
回路部４０に流れる寄生電流ＩＣＳを抑え、小信号回路
部４０で発生する異常動作を防止できる。
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０と電源側パワートランジスタのエピタキシャ
ル層１１を包囲する以外は同じであるが、この包囲によ
って、ＮＰＮ寄生トランジスタＱＳはＮ型島のエピタキ
シャル層１２からより多くの電流を引くことができるの
で、ＮＰＮ寄生トランジスタＱＳと小信号回路部４０と
の間のコレクタ直列抵抗抵抗Ｒcsが大きくなり、小信号
回路部４０に流れる寄生電流ＩＣＳを抑え、小信号回路
部４０で発生する異常動作を防止できる。
【００３５】実施の形態３．
図４は、本発明の実施の形態３によるモータドライブ回
路用半導体装置の平面図を示す図である。図５は、図４
の４Ａ−４Ｂ線で切断した半導体装置の断面図である。
図４，５において、図１，２と同一の番号は同一の要素
を表わすのでその説明を省略する。
路用半導体装置の平面図を示す図である。図５は、図４
の４Ａ−４Ｂ線で切断した半導体装置の断面図である。
図４，５において、図１，２と同一の番号は同一の要素
を表わすのでその説明を省略する。
【００３６】図４において、電源側パワートランジスタ
のエピタキシャル層１１中のコレクタ電極は、モータ駆
動電源電圧ＶＭに接続される。接地側パワートランジス
タのエピタキシャル層１０中のエミッタ電極はアルミ配
線板６および抵抗１７を介して接地されている。電源側
パワートランジスタのエピタキシャル層１１中のエミッ
タ電極と接地側パワートランジスタのエピタキシャル層
１０中のコレクタ電極は各相それぞれ相互に接続され、
さらに、対応のモータドライブ回路１００の端子２１，
２２，２３にも接続される。
のエピタキシャル層１１中のコレクタ電極は、モータ駆
動電源電圧ＶＭに接続される。接地側パワートランジス
タのエピタキシャル層１０中のエミッタ電極はアルミ配
線板６および抵抗１７を介して接地されている。電源側
パワートランジスタのエピタキシャル層１１中のエミッ
タ電極と接地側パワートランジスタのエピタキシャル層
１０中のコレクタ電極は各相それぞれ相互に接続され、
さらに、対応のモータドライブ回路１００の端子２１，
２２，２３にも接続される。
【００３７】Ｐ基板１の端部領域３においては、分離領
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、同様に、アルミ配線板９を
介して接地される。
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、同様に、アルミ配線板９を
介して接地される。
【００３８】この図４，５において従来例の図１６，１
７と異なる点は、基板１の接地点を小信号回路部４０か
ら離れたチップ端３にもってきて、さらに、パワートラ
ンジスタ部と小信号回路部４０との間に、Ｎ型島のエピ
タキシャル層１２を設け、その層を貫通層１５およびア
ルミ配線板９を介して接地した点である。以下詳細に説
明する。
７と異なる点は、基板１の接地点を小信号回路部４０か
ら離れたチップ端３にもってきて、さらに、パワートラ
ンジスタ部と小信号回路部４０との間に、Ｎ型島のエピ
タキシャル層１２を設け、その層を貫通層１５およびア
ルミ配線板９を介して接地した点である。以下詳細に説
明する。
【００３９】このように接地を行うことによって、寄生
トランジスタＱＳは接地をした分離領域２５の部分がベ
ース電極になり、トランジスタＱ６のエピタキシャル層
１０がエミッタ電極になり、トランジスタＱ１〜Ｑ３の
エピタキシャル層１１、Ｎ型島のエピタキシャル層１２
および小信号回路部のエピタキシャル層３０，３１等が
コレクタの働きをする。
トランジスタＱＳは接地をした分離領域２５の部分がベ
ース電極になり、トランジスタＱ６のエピタキシャル層
１０がエミッタ電極になり、トランジスタＱ１〜Ｑ３の
エピタキシャル層１１、Ｎ型島のエピタキシャル層１２
および小信号回路部のエピタキシャル層３０，３１等が
コレクタの働きをする。
【００４０】図１３，図１４に示すように、モータドラ
イブ回路１００の制御によって、パワートランジスタＱ
３からパワートランジスタＱ１に切り替わったときに、
モータ２００のコイルＬＷからＬＶの方向に電流が切り
替わり、コイルＬＵに流れていた電流は突然オフになる
ので、上述のように、Ｑ６のコレクタの電位は、図１５
のように＋Ｖから過渡的に負電圧になる。
イブ回路１００の制御によって、パワートランジスタＱ
３からパワートランジスタＱ１に切り替わったときに、
モータ２００のコイルＬＷからＬＶの方向に電流が切り
替わり、コイルＬＵに流れていた電流は突然オフになる
ので、上述のように、Ｑ６のコレクタの電位は、図１５
のように＋Ｖから過渡的に負電圧になる。
【００４１】このとき、図５に示すように、端子２１に
接続されたトランジスタＱ６のエピタキシャル層１２
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳがオン状態になる。実施の形態３においては、
Ｐ基板１の接地がチップ端３に設けられているので、Ｎ
ＰＮ寄生トランジスタＱＳと小信号回路部４０との間の
コレクタ直列抵抗Ｒcsが大きくなり、小信号回路部４０
に流れる寄生電流ＩＣＳを抑え、小信号回路部４０で発
生する異常動作を防止できる。
接続されたトランジスタＱ６のエピタキシャル層１２
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳがオン状態になる。実施の形態３においては、
Ｐ基板１の接地がチップ端３に設けられているので、Ｎ
ＰＮ寄生トランジスタＱＳと小信号回路部４０との間の
コレクタ直列抵抗Ｒcsが大きくなり、小信号回路部４０
に流れる寄生電流ＩＣＳを抑え、小信号回路部４０で発
生する異常動作を防止できる。
【００４２】また、ＮＰＮ寄生トランジスタＱＳの電流
は主に電源側パワートランジスタのエピタキシャル層１
１から大きな電流を引くので、Ｎ型島のエピタキシャル
層１２からの電流は小さくなり、したがって、Ｎ型島の
エピタキシャル層１２の面積を小さくすることができ
る。このために、Ｎ型の島１２の面積が小さくなる分チ
ップ面積も小さくできる。
は主に電源側パワートランジスタのエピタキシャル層１
１から大きな電流を引くので、Ｎ型島のエピタキシャル
層１２からの電流は小さくなり、したがって、Ｎ型島の
エピタキシャル層１２の面積を小さくすることができ
る。このために、Ｎ型の島１２の面積が小さくなる分チ
ップ面積も小さくできる。
【００４３】さらに、実施の形態１および２の場合はア
ルミ配線板９に電源電圧が印加され、その電源電圧と寄
生トランジスタＱＳのエミッタ電極との電位差は数Ｖ以
上あるが、実施の形態３においては、アルミ配線板９が
接地されているので、アルミ配線板９と寄生トランジス
タＱＳのエミッタ電極との電位差は１Ｖ程度となり、そ
のためにＮ型島のエピタキシャル層１２を流れる電流Ｉ
Ｃ２による電力消費が小さくなる利点がある。
ルミ配線板９に電源電圧が印加され、その電源電圧と寄
生トランジスタＱＳのエミッタ電極との電位差は数Ｖ以
上あるが、実施の形態３においては、アルミ配線板９が
接地されているので、アルミ配線板９と寄生トランジス
タＱＳのエミッタ電極との電位差は１Ｖ程度となり、そ
のためにＮ型島のエピタキシャル層１２を流れる電流Ｉ
Ｃ２による電力消費が小さくなる利点がある。
【００４４】実施の形態４．
図６は、本発明の実施の形態４によるモータドライブ回
路用半導体装置の平面図を示す図である。図６におい
て、図１，図４と同一の番号は同一の要素を表わすので
その説明を省略する。図６が図４と異なるところは、Ｎ
型島のエピタキシャル層１２が接地側パワートランジス
タのエピタキシャル層１０および電源側パワートランジ
スタのエピタキシャル層１１を包囲していることにあ
る。
路用半導体装置の平面図を示す図である。図６におい
て、図１，図４と同一の番号は同一の要素を表わすので
その説明を省略する。図６が図４と異なるところは、Ｎ
型島のエピタキシャル層１２が接地側パワートランジス
タのエピタキシャル層１０および電源側パワートランジ
スタのエピタキシャル層１１を包囲していることにあ
る。
【００４５】図６において、電源側パワートランジスタ
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地されている。電源側パ
ワートランジスタのエピタキシャル層１１中のエミッタ
電極と接地側パワートランジスタのエピタキシャル層１
０中のコレクタ電極は各相それぞれ相互に接続され、さ
らに、対応のモータドライブ回路１００の端子２１，２
２，２３にも接続される。
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地されている。電源側パ
ワートランジスタのエピタキシャル層１１中のエミッタ
電極と接地側パワートランジスタのエピタキシャル層１
０中のコレクタ電極は各相それぞれ相互に接続され、さ
らに、対応のモータドライブ回路１００の端子２１，２
２，２３にも接続される。
【００４６】Ｐ基板１の端部領域３においては、分離領
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、同様に、アルミ配線板９を
介して接地される。
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、同様に、アルミ配線板９を
介して接地される。
【００４７】実施の形態４においは、Ｎ型島のエピタキ
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０と電源側パワートランジスタのエピタキシャ
ル層１１を包囲する以外は実施の形態３と同じである
が、この包囲によって、ＮＰＮ寄生トランジスタＱＳは
Ｎ型島のエピタキシャル層１２からより多くの電流を引
くことができるので、ＮＰＮ寄生トランジスタＱＳと小
信号回路部４０との間のコレクタ直列抵抗Ｒcsが大きく
なり、小信号回路部４０に流れる寄生電流ＩＣＳを抑
え、小信号回路部４０で発生する異常動作を防止でき
る。
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０と電源側パワートランジスタのエピタキシャ
ル層１１を包囲する以外は実施の形態３と同じである
が、この包囲によって、ＮＰＮ寄生トランジスタＱＳは
Ｎ型島のエピタキシャル層１２からより多くの電流を引
くことができるので、ＮＰＮ寄生トランジスタＱＳと小
信号回路部４０との間のコレクタ直列抵抗Ｒcsが大きく
なり、小信号回路部４０に流れる寄生電流ＩＣＳを抑
え、小信号回路部４０で発生する異常動作を防止でき
る。
【００４８】また、ＮＰＮ寄生トランジスタＱＳの電流
は主に電源側パワートランジスタのエピタキシャル層１
１から大きな電流を引くので、Ｎ型島のエピタキシャル
層１２からの電流を小さくでき、したがって、Ｎ型島の
エピタキシャル層１２の面積を小さくすることができ
る。このために、Ｎ型の島１２の面積が小さくなる分チ
ップ面積も小さくできる。
は主に電源側パワートランジスタのエピタキシャル層１
１から大きな電流を引くので、Ｎ型島のエピタキシャル
層１２からの電流を小さくでき、したがって、Ｎ型島の
エピタキシャル層１２の面積を小さくすることができ
る。このために、Ｎ型の島１２の面積が小さくなる分チ
ップ面積も小さくできる。
【００４９】さらに、実施の形態１および２の場合はア
ルミ配線板９に電源電圧が印加され、その電源電圧と寄
生トランジスタＱＳのエミッタ電極との電位差は数Ｖ以
上あるが、実施の形態３においては、アルミ配線板９が
接地されているので、アルミ配線板９と寄生トランジス
タＱＳのエミッタ電極との電位差は１Ｖ程度となり、Ｎ
型島のエピタキシャル層１２を流れる電流Ｉｃ２による
電力消費が小さくなる利点がある。
ルミ配線板９に電源電圧が印加され、その電源電圧と寄
生トランジスタＱＳのエミッタ電極との電位差は数Ｖ以
上あるが、実施の形態３においては、アルミ配線板９が
接地されているので、アルミ配線板９と寄生トランジス
タＱＳのエミッタ電極との電位差は１Ｖ程度となり、Ｎ
型島のエピタキシャル層１２を流れる電流Ｉｃ２による
電力消費が小さくなる利点がある。
【００５０】実施の形態５．
図７は、本発明の実施の形態５によるモータドライブ回
路用半導体装置の平面図を示す図である。図８は、図７
の７Ａ−７Ｂ線で切断した半導体装置の断面図である。
図７，８において、図１，２と同一の番号は同一の要素
を表わすのでその説明を省略する。
路用半導体装置の平面図を示す図である。図８は、図７
の７Ａ−７Ｂ線で切断した半導体装置の断面図である。
図７，８において、図１，２と同一の番号は同一の要素
を表わすのでその説明を省略する。
【００５１】図７において、電源側パワートランジスタ
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地される。電源側パワー
トランジスタのエピタキシャル層１１中のエミッタ電極
と接地側パワートランジスタのエピタキシャル層１０中
のコレクタ電極は各相それぞれ相互に接続され、さら
に、モータドライブ回路１００の端子２１，２２，２３
にも接続される。
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地される。電源側パワー
トランジスタのエピタキシャル層１１中のエミッタ電極
と接地側パワートランジスタのエピタキシャル層１０中
のコレクタ電極は各相それぞれ相互に接続され、さら
に、モータドライブ回路１００の端子２１，２２，２３
にも接続される。
【００５２】Ｐ基板１の端部領域３においては、分離領
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、アルミ配線板９を介して電
源Ｖccに接続される。
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、アルミ配線板９を介して電
源Ｖccに接続される。
【００５３】この図７，図８が従来図１６，１７と異な
る点は、基板１の接地点を小信号回路部４０から離れた
チップ端３にもってきて、かつ、Ｎ型島のエピタキシャ
ル層１２は、接地側パワートランジスタのエピタキシャ
ル層１０と電源側パワートランジスタのエピタキシャル
層１１の間に挿入し、それに電源電圧Ｖccを印加したこ
とにある。以下詳細に説明する。
る点は、基板１の接地点を小信号回路部４０から離れた
チップ端３にもってきて、かつ、Ｎ型島のエピタキシャ
ル層１２は、接地側パワートランジスタのエピタキシャ
ル層１０と電源側パワートランジスタのエピタキシャル
層１１の間に挿入し、それに電源電圧Ｖccを印加したこ
とにある。以下詳細に説明する。
【００５４】このように基板のチップ端３を接地し、お
よびＮ型島のエピタキシャル層に電源電圧Ｖccを印加す
ることによって、寄生トランジスタＱＳは接地をした分
離領域２５の部分がベース電極になり、トランジスタＱ
６のエピタキシャル層１０がエミッタ電極になり、Ｎ型
島のエピタキシャル層１２、トランジスタＱ１〜Ｑ３の
エピタキシャル層１１および小信号回路部のエピタキシ
ャル層３０，３１等がコレクタの働きをする。
よびＮ型島のエピタキシャル層に電源電圧Ｖccを印加す
ることによって、寄生トランジスタＱＳは接地をした分
離領域２５の部分がベース電極になり、トランジスタＱ
６のエピタキシャル層１０がエミッタ電極になり、Ｎ型
島のエピタキシャル層１２、トランジスタＱ１〜Ｑ３の
エピタキシャル層１１および小信号回路部のエピタキシ
ャル層３０，３１等がコレクタの働きをする。
【００５５】モータドライブ回路１００の制御によっ
て、モータ２００のコイルＬＷからＬＶの方向に電流が
切り替わったときには、上述のように、Ｑ６のコレクタ
の電位は、図１５のように＋Ｖから過渡的に負電圧にな
る。
て、モータ２００のコイルＬＷからＬＶの方向に電流が
切り替わったときには、上述のように、Ｑ６のコレクタ
の電位は、図１５のように＋Ｖから過渡的に負電圧にな
る。
【００５６】このとき、図８に示すように、端子２１に
接続されたトランジスタＱ６のエピタキシャル層１０
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳはオン状態になる。実施の形態５においては、
Ｐ基板１の接地点がチップ端３に設けられるので、ＮＰ
Ｎ寄生トランジスタＱＳと小信号回路部４０との間のコ
レクタ直列抵抗成分ＲＣＳが大きくなり、小信号回路部
４０に流れる寄生電流ＩＣＳを抑え、小信号回路部４０
で発生する異常動作を防止できる。
接続されたトランジスタＱ６のエピタキシャル層１０
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳはオン状態になる。実施の形態５においては、
Ｐ基板１の接地点がチップ端３に設けられるので、ＮＰ
Ｎ寄生トランジスタＱＳと小信号回路部４０との間のコ
レクタ直列抵抗成分ＲＣＳが大きくなり、小信号回路部
４０に流れる寄生電流ＩＣＳを抑え、小信号回路部４０
で発生する異常動作を防止できる。
【００５７】実施の形態６．
図９は、本発明の実施の形態６によるモータドライブ回
路用半導体装置の平面図を示す図である。図９におい
て、図７と同一の番号は同一の要素を表わすのでその説
明を省略する。図９が図７と異なるところは、Ｎ型島の
エピタキシャル層が接地側パワートランジスタのエピタ
キシャル層１０を包囲していることにある。
路用半導体装置の平面図を示す図である。図９におい
て、図７と同一の番号は同一の要素を表わすのでその説
明を省略する。図９が図７と異なるところは、Ｎ型島の
エピタキシャル層が接地側パワートランジスタのエピタ
キシャル層１０を包囲していることにある。
【００５８】図９において、電源側パワートランジスタ
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地されている。電源側パ
ワートランジスタのエピタキシャル層１１中のエミッタ
電極と接地側パワートランジスタのエピタキシャル層１
０中のコレクタ電極は端子は各相それぞれ相互に接続さ
れ、さらに、対応のモータドライブ回路１００の端子２
１，２２，２３にも接続される。
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地されている。電源側パ
ワートランジスタのエピタキシャル層１１中のエミッタ
電極と接地側パワートランジスタのエピタキシャル層１
０中のコレクタ電極は端子は各相それぞれ相互に接続さ
れ、さらに、対応のモータドライブ回路１００の端子２
１，２２，２３にも接続される。
【００５９】Ｐ基板１の端部領域３においては、分離領
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、アルミ配線板９を介して電
源Ｖccに接続される。
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、アルミ配線板９を介して電
源Ｖccに接続される。
【００６０】実施の形態６においは、Ｎ型島のエピタキ
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０を包囲する以外は実施の形態５と同じである
が、この包囲によって、ＮＰＮ寄生トランジスタＱＳは
Ｎ型島のエピタキシャル層１２からより多くの電流を引
くことができるので、ＮＰＮ寄生トランジスタＱＳと小
信号回路部４０との間のコレクタ直列抵抗成分ＲＣＳが
大きくなり、小信号回路部４０に流れる寄生電流ＩＣＳ
をさらに抑え、小信号回路部４０で発生する異常動作を
防止できる。
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０を包囲する以外は実施の形態５と同じである
が、この包囲によって、ＮＰＮ寄生トランジスタＱＳは
Ｎ型島のエピタキシャル層１２からより多くの電流を引
くことができるので、ＮＰＮ寄生トランジスタＱＳと小
信号回路部４０との間のコレクタ直列抵抗成分ＲＣＳが
大きくなり、小信号回路部４０に流れる寄生電流ＩＣＳ
をさらに抑え、小信号回路部４０で発生する異常動作を
防止できる。
【００６１】実施の形態７．
図１０は、本発明の実施の形態７によるモータドライブ
回路用半導体装置の平面図を示す図である。図１１は、
図１０の１０Ａ−１０Ｂ線で切断した半導体装置の断面
図である。図１０，１１において、図１，２と同一の番
号は同一の要素を表わすのでその説明を省略する。
回路用半導体装置の平面図を示す図である。図１１は、
図１０の１０Ａ−１０Ｂ線で切断した半導体装置の断面
図である。図１０，１１において、図１，２と同一の番
号は同一の要素を表わすのでその説明を省略する。
【００６２】図１０において、電源側パワートランジス
タのエピタキシャル層１１中のコレクタ電極はモータ駆
動電源電圧ＶＭに接続される。接地側パワートランジス
タのエピタキシャル層１０中のエミッタ電極はアルミ配
線板６および抵抗１７を介して接地されている。電源側
パワートランジスタのエピタキシャル層１１中のエミッ
タ電極と接地側パワートランジスタのエピタキシャル層
１０中のコレクタ電極は端子は各相それぞれ相互に接続
され、さらに、対応のモータドライブ回路１００の端子
２１，２２，２３にも接続される。
タのエピタキシャル層１１中のコレクタ電極はモータ駆
動電源電圧ＶＭに接続される。接地側パワートランジス
タのエピタキシャル層１０中のエミッタ電極はアルミ配
線板６および抵抗１７を介して接地されている。電源側
パワートランジスタのエピタキシャル層１１中のエミッ
タ電極と接地側パワートランジスタのエピタキシャル層
１０中のコレクタ電極は端子は各相それぞれ相互に接続
され、さらに、対応のモータドライブ回路１００の端子
２１，２２，２３にも接続される。
【００６３】Ｐ基板１の端部領域３においては、分離領
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、アルミ配線板９を介して接
地される。
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、アルミ配線板９を介して接
地される。
【００６４】この図１０，図１１が従来図１６，図１７
と異なる点は、基板１の接地点は小信号回路部４０から
離れたチップ端３に設けられ、かつ、Ｎ型島のエピタキ
シャル層は、接地側パワートランジスタのエピタキシャ
ル層１０と電源側パワートランジスタのエピタキシャル
層１１の間に挿入され、そのＮ型島のエピタキシャル層
を接地したことにある。以下詳細に説明する。
と異なる点は、基板１の接地点は小信号回路部４０から
離れたチップ端３に設けられ、かつ、Ｎ型島のエピタキ
シャル層は、接地側パワートランジスタのエピタキシャ
ル層１０と電源側パワートランジスタのエピタキシャル
層１１の間に挿入され、そのＮ型島のエピタキシャル層
を接地したことにある。以下詳細に説明する。
【００６５】このように接地することによって、寄生ト
ランジスタＱＳは接地をした分離領域２５の部分がベー
ス電極になり、トランジスタＱ６のエピタキシャル層１
０がエミッタ電極になり、Ｎ型島のエピタキシャル層１
２、トランジスタＱ１〜Ｑ３のエピタキシャル層１１お
よび小信号回路部のエピタキシャル層３０，３１等がコ
レクタの働きをする。
ランジスタＱＳは接地をした分離領域２５の部分がベー
ス電極になり、トランジスタＱ６のエピタキシャル層１
０がエミッタ電極になり、Ｎ型島のエピタキシャル層１
２、トランジスタＱ１〜Ｑ３のエピタキシャル層１１お
よび小信号回路部のエピタキシャル層３０，３１等がコ
レクタの働きをする。
【００６６】モータドライブ回路１００の制御によって
モータ２００のコイルＬＷからＬＶの方向に電流が切り
替わったときには、上述のように、Ｑ６のコレクタの電
位は、図１５のように＋Ｖから過渡的に負電圧になる。
モータ２００のコイルＬＷからＬＶの方向に電流が切り
替わったときには、上述のように、Ｑ６のコレクタの電
位は、図１５のように＋Ｖから過渡的に負電圧になる。
【００６７】このとき、図１１に示すように、端子２１
に接続されたトランジスタＱ６のエピタキシャル層１０
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳがオンになる。実施の形態５においては、Ｐ基
板１の接地がチップ端３になるので、ＮＰＮ寄生トラン
ジスタＱＳと小信号回路部４０との間のコレクタ直列抵
抗成分ＲＣＳが大きくなり、小信号回路部４０に流れる
寄生電流ＩＣＳを抑え、小信号回路部４０で発生する異
常動作を防止できる。
に接続されたトランジスタＱ６のエピタキシャル層１０
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳがオンになる。実施の形態５においては、Ｐ基
板１の接地がチップ端３になるので、ＮＰＮ寄生トラン
ジスタＱＳと小信号回路部４０との間のコレクタ直列抵
抗成分ＲＣＳが大きくなり、小信号回路部４０に流れる
寄生電流ＩＣＳを抑え、小信号回路部４０で発生する異
常動作を防止できる。
【００６８】また、ＮＰＮ寄生トランジスタＱＳの電流
は主にＮ型島のエピタキシャル層１２から大きな電流を
引くので、パワートランジスタ部と小信号回路部４０と
の間にＮ型島のエピタキシャル層１２を配置した場合に
比べ、より小さな面積で同等の寄生電流ＩＣ１を供給す
ることができ、したがってＮ型島のエピタキシャル層１
２の面積を小さくできる分、チップ面積も小さくでき
る。
は主にＮ型島のエピタキシャル層１２から大きな電流を
引くので、パワートランジスタ部と小信号回路部４０と
の間にＮ型島のエピタキシャル層１２を配置した場合に
比べ、より小さな面積で同等の寄生電流ＩＣ１を供給す
ることができ、したがってＮ型島のエピタキシャル層１
２の面積を小さくできる分、チップ面積も小さくでき
る。
【００６９】さらに、実施の形態５および６の場合はア
ルミ配線板９に電源電圧が印加され、その電源電圧と寄
生トランジスタＱＳのエミッタ電極との電位差は数Ｖ以
上あるが、実施の形態７においては、アルミ配線板９が
接地されるので、アルミ配線板９と寄生トランジスタＱ
Ｓのエミッタ電極との電位差は１Ｖ程度となり、Ｎ型島
のエピタキシャル層１２を流れる電流ＩＣ１による電力
消費が小さくなる利点がある。
ルミ配線板９に電源電圧が印加され、その電源電圧と寄
生トランジスタＱＳのエミッタ電極との電位差は数Ｖ以
上あるが、実施の形態７においては、アルミ配線板９が
接地されるので、アルミ配線板９と寄生トランジスタＱ
Ｓのエミッタ電極との電位差は１Ｖ程度となり、Ｎ型島
のエピタキシャル層１２を流れる電流ＩＣ１による電力
消費が小さくなる利点がある。
【００７０】実施の形態８．
図１２は、本発明の実施の形態８によるモータドライブ
回路用半導体装置の平面図を示す図である。図１２にお
いて、図１と同一の番号は同一の要素を表わすのでその
説明を省略する。
回路用半導体装置の平面図を示す図である。図１２にお
いて、図１と同一の番号は同一の要素を表わすのでその
説明を省略する。
【００７１】図１２において、電源側パワートランジス
タのエピタキシャル層１１中のコレクタ電極はモータ駆
動電源電圧ＶＭに接続される。接地側パワートランジス
タのエピタキシャル層１０中のエミッタ電極はアルミ配
線板６および抵抗１７を介して接地されている。電源側
パワートランジスタのエピタキシャル層１１中のエミッ
タ電極と接地側パワートランジスタのエピタキシャル層
１０中のコレクタ電極は端子は各相それぞれ相互に接続
され、さらに、対応のモータドライブ回路１００の端子
２１，２２，２３にも接続される。
タのエピタキシャル層１１中のコレクタ電極はモータ駆
動電源電圧ＶＭに接続される。接地側パワートランジス
タのエピタキシャル層１０中のエミッタ電極はアルミ配
線板６および抵抗１７を介して接地されている。電源側
パワートランジスタのエピタキシャル層１１中のエミッ
タ電極と接地側パワートランジスタのエピタキシャル層
１０中のコレクタ電極は端子は各相それぞれ相互に接続
され、さらに、対応のモータドライブ回路１００の端子
２１，２２，２３にも接続される。
【００７２】Ｐ基板１の端部領域３においては、分離領
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、アルミ配線板９を介して接
地される。
域がアルミ配線板５を介して接地される。一方、Ｎ型島
のエピタキシャル層１２は、アルミ配線板９を介して接
地される。
【００７３】実施の形態８においは、Ｎ型島のエピタキ
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０を包囲する以外は実施の形態７と同じである
が、この包囲によって、ＮＰＮ寄生トランジスタＱＳは
Ｎ型島のエピタキシャル層１２からより多くの電流を引
くことができるので、ＮＰＮ寄生トランジスタＱＳと小
信号回路部４０との間のコレクタ直列抵抗成分ＲＣＳが
大きくなり、小信号回路部４０に流れる寄生電流ＩＣＳ
をさらに抑え、小信号回路部４０で発生する異常動作を
防止できる。
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０を包囲する以外は実施の形態７と同じである
が、この包囲によって、ＮＰＮ寄生トランジスタＱＳは
Ｎ型島のエピタキシャル層１２からより多くの電流を引
くことができるので、ＮＰＮ寄生トランジスタＱＳと小
信号回路部４０との間のコレクタ直列抵抗成分ＲＣＳが
大きくなり、小信号回路部４０に流れる寄生電流ＩＣＳ
をさらに抑え、小信号回路部４０で発生する異常動作を
防止できる。
【００７４】また、ＮＰＮ寄生トランジスタＱＳの電流
は主にＮ型島のエピタキシャル層１２から大きな電流を
引くので、パワートランジスタ部と小信号回路部４０と
の間にＮ型島のエピタキシャル層１２を配置した場合に
比べ、より小さな面積で同等の寄生電流ＩＣ１を供給す
ることができ、したがってＮ型島のエピタキシャル層１
２の面積を小さくできる分、チップ面積も小さくでき
る。
は主にＮ型島のエピタキシャル層１２から大きな電流を
引くので、パワートランジスタ部と小信号回路部４０と
の間にＮ型島のエピタキシャル層１２を配置した場合に
比べ、より小さな面積で同等の寄生電流ＩＣ１を供給す
ることができ、したがってＮ型島のエピタキシャル層１
２の面積を小さくできる分、チップ面積も小さくでき
る。
【００７５】さらに、実施の形態５および６の場合はア
ルミ配線板９に電源電圧が印加され、その電源電圧と寄
生トランジスタＱＳのエミッタ電極との電位差は数Ｖ以
上あるが、実施の形態８においては、アルミ配線板９が
接地されるので、アルミ配線板９と寄生トランジスタＱ
Ｓのエミッタ電極との電位差は１Ｖ程度となり、Ｎ型島
のエピタキシャル層１２を流れる電流ＩＣ１による電力
消費が小さくなる利点がある。
ルミ配線板９に電源電圧が印加され、その電源電圧と寄
生トランジスタＱＳのエミッタ電極との電位差は数Ｖ以
上あるが、実施の形態８においては、アルミ配線板９が
接地されるので、アルミ配線板９と寄生トランジスタＱ
Ｓのエミッタ電極との電位差は１Ｖ程度となり、Ｎ型島
のエピタキシャル層１２を流れる電流ＩＣ１による電力
消費が小さくなる利点がある。
【００７６】さらに、実施の形態５および６の場合はア
ルミ配線板９に電源電圧が印加され、その電源電圧と寄
生トランジスタＱＳのエミッタ電極との電位差は数Ｖ以
上あるが、実施の形態８においては、アルミ配線板９が
接地されているので、アルミ配線板９と寄生トランジス
タＱＳのエミッタ電極との電位差は１Ｖ程度となり、そ
のためにＮ型島のエピタキシャル層１２を流れる電流Ｉ
Ｃ１による電力消費が小さくなる利点がある。
ルミ配線板９に電源電圧が印加され、その電源電圧と寄
生トランジスタＱＳのエミッタ電極との電位差は数Ｖ以
上あるが、実施の形態８においては、アルミ配線板９が
接地されているので、アルミ配線板９と寄生トランジス
タＱＳのエミッタ電極との電位差は１Ｖ程度となり、そ
のためにＮ型島のエピタキシャル層１２を流れる電流Ｉ
Ｃ１による電力消費が小さくなる利点がある。
【００７７】
【発明の効果】請求項１に係る発明は、誘導負荷駆動電
源電圧が印加される電源側パワートランジスタ、及び電
源側パワートランジスタに直列接続され、エミッタが接
地される接地側パワートランジスタからなるパワートラ
ンジスタ部と、電源側パワートランジスタ及び接地側パ
ワートランジスタの導通制御をする小信号系回路部とを
有し、電源側パワートランジスタと接地側パワートラン
ジスタとの接続点に接続された誘導負荷を駆動する半導
体装置において、Ｐ型基板上にＮ型エピタキシャル層が
形成され、Ｎ型エピタキシャル層中にＰ型分離領域が形
成されるとともに、Ｐ型分離領域により互いに分離され
た複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部
が、複数のＮ型領域にそれぞれ形成され、電源側パワー
トランジスタが形成されたＮ型領域の第１の方向の側に
は、小信号系回路部が形成されたＮ型領域が配置され、
二つのＮ型領域の間には、電源電圧が印加された、又は
接地された島状のＮ型領域が、二つのＮ型領域それぞれ
とＰ型分離領域を介して配置され、電源側パワートラン
ジスタが形成されたＮ型領域の、第１の方向とは反対方
向の第２の方向の側には、Ｐ型分離領域を介して接地側
パワートランジスタが形成されたＮ型領域が配置され、
接地側パワートランジスタが形成されたＮ型領域の第２
の方向の側には、Ｐ型基板の端部上に形成されたＰ型分
離領域が配置され、当該Ｐ型分離領域が接地されること
でＰ型基板が接地されるように構成されるので、小信号
回路部に流れる寄生電流を抑え、小信号回路部で発生す
る異常動作を防止できる。さらに、チップ面積も小さく
できる。
源電圧が印加される電源側パワートランジスタ、及び電
源側パワートランジスタに直列接続され、エミッタが接
地される接地側パワートランジスタからなるパワートラ
ンジスタ部と、電源側パワートランジスタ及び接地側パ
ワートランジスタの導通制御をする小信号系回路部とを
有し、電源側パワートランジスタと接地側パワートラン
ジスタとの接続点に接続された誘導負荷を駆動する半導
体装置において、Ｐ型基板上にＮ型エピタキシャル層が
形成され、Ｎ型エピタキシャル層中にＰ型分離領域が形
成されるとともに、Ｐ型分離領域により互いに分離され
た複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部
が、複数のＮ型領域にそれぞれ形成され、電源側パワー
トランジスタが形成されたＮ型領域の第１の方向の側に
は、小信号系回路部が形成されたＮ型領域が配置され、
二つのＮ型領域の間には、電源電圧が印加された、又は
接地された島状のＮ型領域が、二つのＮ型領域それぞれ
とＰ型分離領域を介して配置され、電源側パワートラン
ジスタが形成されたＮ型領域の、第１の方向とは反対方
向の第２の方向の側には、Ｐ型分離領域を介して接地側
パワートランジスタが形成されたＮ型領域が配置され、
接地側パワートランジスタが形成されたＮ型領域の第２
の方向の側には、Ｐ型基板の端部上に形成されたＰ型分
離領域が配置され、当該Ｐ型分離領域が接地されること
でＰ型基板が接地されるように構成されるので、小信号
回路部に流れる寄生電流を抑え、小信号回路部で発生す
る異常動作を防止できる。さらに、チップ面積も小さく
できる。
【００７８】請求項２に係る発明は、Ｎ型のエピタキシ
ャル層はチップ端以外のパワートランジスタ部の３方を
包囲するように構成されるので、Ｎ型エピタキシャル層
からより多くの電流を引くことができ、小信号回路部に
流れる寄生電流をさらに小さくでき、小信号回路部で発
生する異常動作を防止できる。
ャル層はチップ端以外のパワートランジスタ部の３方を
包囲するように構成されるので、Ｎ型エピタキシャル層
からより多くの電流を引くことができ、小信号回路部に
流れる寄生電流をさらに小さくでき、小信号回路部で発
生する異常動作を防止できる。
【００７９】請求項３に係る発明は、誘導負荷駆動電源
電圧が印加される電源側パワートランジスタ、及び電源
側パワートランジスタに直列接続され、エミッタが接地
される接地側パワートランジスタからなるパワートラン
ジスタ部と、電源側パワートランジスタ及び接地側パワ
ートランジスタの導通制御をする小信号系回路部とを有
し、電源側パワートランジスタと接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、Ｐ型基板上にＮ型エピタキシャル層が形
成され、Ｎ型エピタキシャル層中にＰ型分離領域が形成
されるとともに、Ｐ型分離領域により互いに分離された
複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部
が、複数のＮ型領域にそれぞれ形成され、電源側パワー
トランジスタが形成されたＮ型領域の第１の方向の側に
は、Ｐ型分離領域を介して小信号系回路部が形成された
Ｎ型領域が配置され、電源側パワートランジスタが形成
されたＮ型領域の、第１の方向とは反対方向の第２の方
向の側には、接地側パワートランジスタが形成されたＮ
型領域が配置され、二つのＮ型領域の間には、電源電圧
が印加された、又は接地された島状のＮ型領域が、二つ
のＮ型領域それぞれとＰ型分離領域を介して配置され、
接地側パワートランジスタが形成されたＮ型領域の第２
の方向の側には、Ｐ型基板の端部上に形成されたＰ型分
離領域が配置され、当該Ｐ型分離領域が接地されること
でＰ型基板が接地されるように構成されているので、小
信号回路部に流れる寄生電流を抑え、小信号回路部で発
生する異常動作を防止できる。さらに、チップ面積も小
さくできる。
電圧が印加される電源側パワートランジスタ、及び電源
側パワートランジスタに直列接続され、エミッタが接地
される接地側パワートランジスタからなるパワートラン
ジスタ部と、電源側パワートランジスタ及び接地側パワ
ートランジスタの導通制御をする小信号系回路部とを有
し、電源側パワートランジスタと接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、Ｐ型基板上にＮ型エピタキシャル層が形
成され、Ｎ型エピタキシャル層中にＰ型分離領域が形成
されるとともに、Ｐ型分離領域により互いに分離された
複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部
が、複数のＮ型領域にそれぞれ形成され、電源側パワー
トランジスタが形成されたＮ型領域の第１の方向の側に
は、Ｐ型分離領域を介して小信号系回路部が形成された
Ｎ型領域が配置され、電源側パワートランジスタが形成
されたＮ型領域の、第１の方向とは反対方向の第２の方
向の側には、接地側パワートランジスタが形成されたＮ
型領域が配置され、二つのＮ型領域の間には、電源電圧
が印加された、又は接地された島状のＮ型領域が、二つ
のＮ型領域それぞれとＰ型分離領域を介して配置され、
接地側パワートランジスタが形成されたＮ型領域の第２
の方向の側には、Ｐ型基板の端部上に形成されたＰ型分
離領域が配置され、当該Ｐ型分離領域が接地されること
でＰ型基板が接地されるように構成されているので、小
信号回路部に流れる寄生電流を抑え、小信号回路部で発
生する異常動作を防止できる。さらに、チップ面積も小
さくできる。
【００８０】請求項４に係る発明は、Ｎ型のエピタキシ
ャル層はチップ端以外の接地側パワートランジスタ部の
３方を包囲するように構成されるので、Ｎ型エピタキシ
ャル層からより多くの電流を引くことができ、小信号回
路部に流れる寄生電流をさらに小さくでき、小信号回路
部で発生する異常動作を防止できる。
ャル層はチップ端以外の接地側パワートランジスタ部の
３方を包囲するように構成されるので、Ｎ型エピタキシ
ャル層からより多くの電流を引くことができ、小信号回
路部に流れる寄生電流をさらに小さくでき、小信号回路
部で発生する異常動作を防止できる。
【図１】本発明の実施の形態１による半導体装置の平面
図を示す図である。
図を示す図である。
【図２】本発明の実施の形態１による半導体装置の断面
図を示す図である。
図を示す図である。
【図３】本発明の実施の形態２による半導体装置の平面
図を示す図である。
図を示す図である。
【図４】本発明の実施の形態３による半導体装置の平面
図を示す図である。
図を示す図である。
【図５】本発明の実施の形態３による半導体装置の断面
図を示す図である。
図を示す図である。
【図６】本発明の実施の形態４による半導体装置の平面
図を示す図である。
図を示す図である。
【図７】本発明の実施の形態５による半導体装置の平面
図を示す図である。
図を示す図である。
【図８】本発明の実施の形態５による半導体装置の断面
図を示す図である。
図を示す図である。
【図９】本発明の実施の形態６による半導体装置の平面
図を示す図である。
図を示す図である。
【図１０】本発明の実施の形態７による半導体装置の平
面図を示す図である。
面図を示す図である。
【図１１】本発明の実施の形態７による半導体装置の断
面図を示す図である。
面図を示す図である。
【図１２】本発明の実施の形態８による半導体装置の平
面図を示す図である。
面図を示す図である。
【図１３】モータドライブ回路の動作例を示す図であ
る。
る。
【図１４】モータドライブ回路の動作例を示す図であ
る。
る。
【図１５】モータドライブ回路の出力電圧波形を示す図
である。
である。
【図１６】従来のモータドライブ用半導体装置の平面図
の一例を示す図である。
の一例を示す図である。
【図１７】従来のモータドライブ用半導体装置の断面図
の一例を示す図である。
の一例を示す図である。
【図１８】従来のモータドライブ用半導体装置で用いら
れる小信号回路の一例を示す図である。
れる小信号回路の一例を示す図である。
１…Ｐ型基板、２…埋め込み層、３…基板のチップ端、
５〜９…配線用のアルミ配線板、１０…接地側パワート
ランジスタのエピタキシャル層、１１…電源側パワート
ランジスタのエピタキシャル層、１２…Ｎ型島のエピタ
キシャル層、１３…ガラスコート、１５，１９…貫通
層、１６…層間膜、１８…絶縁層、２５〜２９…分離
層、３０，３１…小信号回路部中の素子、４０…小信号
回路部、１００…モータドライブ回路、２００…モー
タ、Ｑ１〜Ｑ３…電源側パワートランジスタ、Ｑ４〜Ｑ
６…接地側パワートランジスタ、ＱＳ…寄生トランジス
タ
５〜９…配線用のアルミ配線板、１０…接地側パワート
ランジスタのエピタキシャル層、１１…電源側パワート
ランジスタのエピタキシャル層、１２…Ｎ型島のエピタ
キシャル層、１３…ガラスコート、１５，１９…貫通
層、１６…層間膜、１８…絶縁層、２５〜２９…分離
層、３０，３１…小信号回路部中の素子、４０…小信号
回路部、１００…モータドライブ回路、２００…モー
タ、Ｑ１〜Ｑ３…電源側パワートランジスタ、Ｑ４〜Ｑ
６…接地側パワートランジスタ、ＱＳ…寄生トランジス
タ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 川北 圭介
東京都千代田区大手町二丁目６番２号
三菱電機エンジニアリング株式会社内
(72)発明者 三宅 秀樹
東京都千代田区丸の内二丁目２番３号
三菱電機株式会社内
(56)参考文献 特開 平５−315438（ＪＰ，Ａ)
特開 平２−20056（ＪＰ，Ａ)
特開 平７−235601（ＪＰ，Ａ)
特開 平４−329665（ＪＰ，Ａ)
特開 平２−58350（ＪＰ，Ａ)
特開 昭56−98839（ＪＰ，Ａ)
特開 昭58−186947（ＪＰ，Ａ)
実開 昭63−15065（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/06
H01L 21/8222
Claims (4)
- 【請求項１】 誘導負荷駆動電源電圧が印加される電源
側パワートランジスタ、及び前記電源側パワートランジ
スタに直列接続され、エミッタが接地される接地側パワ
ートランジスタからなるパワートランジスタ部と、前記
電源側パワートランジスタ及び前記接地側パワートラン
ジスタの導通制御をする小信号系回路部とを有し、前記
電源側パワートランジスタと前記接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、 Ｐ型基板上にＮ型エピタキシャル層が形成され、前記Ｎ
型エピタキシャル層中にＰ型分離領域が形成されるとと
もに、前記Ｐ型分離領域により互いに分離された複数の
Ｎ型領域が形成され、前記電源側パワートランジスタ、
前記接地側パワートランジスタ、及び前記小信号系回路
部が、前記複数のＮ型領域にそれぞれ形成され、 前記電源側パワートランジスタが形成されたＮ型領域の
第１の方向の側には、前記小信号系回路部が形成された
Ｎ型領域が配置され、前記二つのＮ型領域の間には、電
源電圧が印加された、又は接地された島状のＮ型領域
が、前記二つのＮ型領域それぞれと前記Ｐ型分離領域を
介して配置され、 前記電源側パワートランジスタが形成されたＮ型領域
の、前記第１の方向とは反対方向の第２の方向の側に
は、前記Ｐ型分離領域を介して前記接地側パワートラン
ジスタが形成されたＮ型領域が配置され、 前記接地側パワートランジスタが形成されたＮ型領域の
前記第２の方向の側には、前記Ｐ型基板の端部上に形成
された前記Ｐ型分離領域が配置され、当該Ｐ型分離領域
が接地されることで前記Ｐ型基板が接地されるようにし
た ことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において： 前記Ｎ型のエピタキシャル層は、チップ端以外のパワー
トランジスタ部の３方を包囲するように設けられたこと
を特徴とする半導体装置。 - 【請求項３】 誘導負荷駆動電源電圧が印加される電源
側パワートランジスタ、及び前記電源側パワートランジ
スタに直列接続され、エミッタが接地される接地側パワ
ートランジスタからなるパワートランジスタ部と、前記
電源側パワートランジスタ及び前記接地側パワートラン
ジスタの導通制御をする小信号系回路部とを有し、前記
電源側パワートランジスタと前記接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、 Ｐ型基板上にＮ型エピタキシャル層が形成され、前記Ｎ
型エピタキシャル層中にＰ型分離領域が形成されるとと
もに、前記Ｐ型分離領域により互いに分離された複数の
Ｎ型領域が形成され、前記電源側パワートランジスタ、
前記接地側パワートランジスタ、及び前記小信号系回路
部が、前記複数のＮ型領域にそれぞれ形成され、 前記電源側パワートランジスタが形成されたＮ型領域の
第１の方向の側には、前記Ｐ型分離領域を介して前記小
信号系回路部が形成されたＮ型領域が配置され、 前記電源側パワートランジスタが形成されたＮ型領域
の、前記第１の方向とは反対方向の第２の方向の側に
は、前記接地側パワートランジスタが形成されたＮ型領
域が配置され 、前記二つのＮ型領域の間には、電源電圧が印加され
た、又は接地された島状のＮ型領域が、前記二つのＮ型
領域それぞれと前記Ｐ型分離領域を介して配置され、 前記接地側パワートランジスタが形成されたＮ型領域の
前記第２の方向の側には、前記Ｐ型基板の端部上に形成
された前記Ｐ型分離領域が配置され、当該Ｐ型分離領域
が接地されることで前記Ｐ型基板が接地されるようにし
た ことを特徴とする半導体装置。 - 【請求項４】 請求項３記載の半導体装置において： 前記Ｎ型のエピタキシャル層は、チップ端以外の接地側
パワートランジスタ部の３方を包囲するように設けられ
たことを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09854296A JP3513609B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体装置 |
| KR1019960054858A KR100236814B1 (ko) | 1996-04-19 | 1996-11-18 | 반도체 장치 |
| US08/909,061 US5892268A (en) | 1996-04-19 | 1997-08-14 | Inductive load driving and control circuits inside isolation regions |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09854296A JP3513609B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体装置 |
| US08/909,061 US5892268A (en) | 1996-04-19 | 1997-08-14 | Inductive load driving and control circuits inside isolation regions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09289254A JPH09289254A (ja) | 1997-11-04 |
| JP3513609B2 true JP3513609B2 (ja) | 2004-03-31 |
Family
ID=26439691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09854296A Expired - Fee Related JP3513609B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5892268A (ja) |
| JP (1) | JP3513609B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2783353A1 (fr) * | 1998-09-16 | 2000-03-17 | St Microelectronics Sa | Mur d'isolement entre composants de puissance |
| JP4128700B2 (ja) | 1999-09-08 | 2008-07-30 | ローム株式会社 | 誘導性負荷駆動回路 |
| JP2003229502A (ja) * | 2002-02-01 | 2003-08-15 | Mitsubishi Electric Corp | 半導体装置 |
| US7004971B2 (en) * | 2002-12-31 | 2006-02-28 | Depuy Acromed, Inc. | Annular nucleus pulposus replacement |
| US7173315B2 (en) * | 2004-10-26 | 2007-02-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2007081009A (ja) * | 2005-09-13 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 駆動回路およびデータ線ドライバ |
| JP5961529B2 (ja) * | 2012-11-01 | 2016-08-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1215402B (it) * | 1987-03-31 | 1990-02-08 | Sgs Microelettronica Spa | Circuito integrato di pilotaggio di carichi induttivi riferiti a terra. |
| IT1231894B (it) * | 1987-10-15 | 1992-01-15 | Sgs Microelettronica Spa | Dispositivo integrato per schermare l'iniezione di cariche nel substrato. |
| JPH0220056A (ja) * | 1988-07-07 | 1990-01-23 | Toshiba Corp | 半導体装置 |
| JP2929292B2 (ja) * | 1988-08-24 | 1999-08-03 | 株式会社日立製作所 | 半導体装置 |
| US5119162A (en) * | 1989-02-10 | 1992-06-02 | Texas Instruments Incorporated | Integrated power DMOS circuit with protection diode |
| JPH0364959A (ja) * | 1989-08-03 | 1991-03-20 | Toshiba Corp | 半導体集積回路 |
| JPH04329665A (ja) * | 1991-05-01 | 1992-11-18 | Matsushita Electron Corp | 駆動用半導体集積回路装置 |
| US5204541A (en) * | 1991-06-28 | 1993-04-20 | Texas Instruments Incorporated | Gated thyristor and process for its simultaneous fabrication with high- and low-voltage semiconductor devices |
| US5545917A (en) * | 1994-05-17 | 1996-08-13 | Allegro Microsystems, Inc. | Separate protective transistor |
| JP3513610B2 (ja) * | 1996-04-19 | 2004-03-31 | 株式会社ルネサステクノロジ | 半導体装置 |
-
1996
- 1996-04-19 JP JP09854296A patent/JP3513609B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-14 US US08/909,061 patent/US5892268A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09289254A (ja) | 1997-11-04 |
| US5892268A (en) | 1999-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610890B2 (ja) | 電気負荷駆動回路 | |
| US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
| US4705322A (en) | Protection of inductive load switching transistors from inductive surge created overvoltage conditions | |
| JP3513609B2 (ja) | 半導体装置 | |
| JP2001025235A (ja) | 駆動装置および電力変換装置 | |
| US6980409B2 (en) | Protective circuit for semiconductor device | |
| US20040155257A1 (en) | Semiconductor device | |
| JP3513610B2 (ja) | 半導体装置 | |
| JPH0290570A (ja) | 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路 | |
| JP4228210B2 (ja) | 半導体装置 | |
| KR100236814B1 (ko) | 반도체 장치 | |
| US20100006891A1 (en) | Semiconductor thyristor device | |
| JP3439042B2 (ja) | 半導体集積回路 | |
| JPH044755B2 (ja) | ||
| KR100639221B1 (ko) | 반도체회로용 정전기 보호소자 | |
| JPH04332160A (ja) | 出力バッファ | |
| JPH0691193B2 (ja) | 半導体装置 | |
| JP3059906B2 (ja) | 半導体集積回路 | |
| JPH057870B2 (ja) | ||
| JP4106804B2 (ja) | 集積回路用保護装置 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| EP0620598B1 (en) | Input/output protective circuit | |
| US5543642A (en) | P-channel transistor | |
| JP2878817B2 (ja) | 静電保護回路 | |
| JP3117260B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |