JP2929292B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2929292B2 JP2929292B2 JP63208435A JP20843588A JP2929292B2 JP 2929292 B2 JP2929292 B2 JP 2929292B2 JP 63208435 A JP63208435 A JP 63208435A JP 20843588 A JP20843588 A JP 20843588A JP 2929292 B2 JP2929292 B2 JP 2929292B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- region
- potential
- isolation
- island region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はモノリシックIC構造に係り、特にパワーICの
寄生素子による回転誤動作、IC破壊の防止に好適なIC構
造に関する。
寄生素子による回転誤動作、IC破壊の防止に好適なIC構
造に関する。
従来の接合分離型モノリシックIC構造では、たとえば
第５図に示すようにｐ型基板12上に形成したｎ型エピタ
キシャル層５をｐ型アイソレーション（素子分離）拡散
層６で互いに分離し、島となったｎ型エピタキシャル層
の表面に小信号の素子、たとえばnpnトランジスタ、ラ
テラルpnpトランジスタ等を形成し、他の島の表面には
パワートランジスタを形成していた。
第５図に示すようにｐ型基板12上に形成したｎ型エピタ
キシャル層５をｐ型アイソレーション（素子分離）拡散
層６で互いに分離し、島となったｎ型エピタキシャル層
の表面に小信号の素子、たとえばnpnトランジスタ、ラ
テラルpnpトランジスタ等を形成し、他の島の表面には
パワートランジスタを形成していた。
パワートランジスタを含むモノリシックIC構造として
は、特開昭59−217368公報にその一例が図示（同公報の
第６図，第７図）されている。いずれの場合も、ｐ型ア
イソレーション拡散層はｐ型基板に接続されて基板と同
電位、乃至逆バイアスとするため最低電位となってい
る。
は、特開昭59−217368公報にその一例が図示（同公報の
第６図，第７図）されている。いずれの場合も、ｐ型ア
イソレーション拡散層はｐ型基板に接続されて基板と同
電位、乃至逆バイアスとするため最低電位となってい
る。
上記従来技術はpn接合の逆方向特性を利用した素子分
離式であるため、アイソレーション層が回路上の最低電
位となることが必須条件である。したがって何らかの原
因でアイソレーション層より低電位の島（ｎ型エピタキ
シャル層）が生じた場合、第５図を参照し島と島との間
で寄生npnトランジスタ（Q2）が動作し、さらにそれが
トリガとなって寄生サイリスタ（Q1）が動作して回路誤
動作あるいはIC破壊を生ぜしめるという問題点があっ
た。（第５図参照） 上記原因として特に重要なものの１つはソレノイド負
荷のアンダーシュートによる出力パワートランジスタの
島の負電位低下がある。
離式であるため、アイソレーション層が回路上の最低電
位となることが必須条件である。したがって何らかの原
因でアイソレーション層より低電位の島（ｎ型エピタキ
シャル層）が生じた場合、第５図を参照し島と島との間
で寄生npnトランジスタ（Q2）が動作し、さらにそれが
トリガとなって寄生サイリスタ（Q1）が動作して回路誤
動作あるいはIC破壊を生ぜしめるという問題点があっ
た。（第５図参照） 上記原因として特に重要なものの１つはソレノイド負
荷のアンダーシュートによる出力パワートランジスタの
島の負電位低下がある。
特にハイサイドスイッチIC（負荷が出力端子とアース
間に接続させる構成）でソレノイドを駆動する場合、負
荷のアンダーシュートが、寄生ダイオード（出力端子に
接続される電位島とｐ型分離層で形成されるダイオー
ド）のために約−1Vでクランプされてしまう。このため
ソレノイドに蓄積されたエネルギーを吸収するために要
する時間（即ち出力が負電位から復帰する時間）が大き
くなり、スイッチング速度を上げることが出来ない。
（第９図参照） 本発明の一つの目的はアイソレーション層より低電位
となる島が存在しても回路誤動作あるいはIC破壊を生ぜ
しめないIC構造を提供することにある。
間に接続させる構成）でソレノイドを駆動する場合、負
荷のアンダーシュートが、寄生ダイオード（出力端子に
接続される電位島とｐ型分離層で形成されるダイオー
ド）のために約−1Vでクランプされてしまう。このため
ソレノイドに蓄積されたエネルギーを吸収するために要
する時間（即ち出力が負電位から復帰する時間）が大き
くなり、スイッチング速度を上げることが出来ない。
（第９図参照） 本発明の一つの目的はアイソレーション層より低電位
となる島が存在しても回路誤動作あるいはIC破壊を生ぜ
しめないIC構造を提供することにある。
本発明の他の一つの目的はｐ型アイソレーション層と
の間で寄生ダイオードを生じないトランジスタを提供す
ることにある。
の間で寄生ダイオードを生じないトランジスタを提供す
ることにある。
上記目的の一つはアイソレーション層より低電位とな
る可能性のある島の周囲のアイソレーション層を他の素
子のアイソレーション層と電気的に分離することにより
達成される。上記分離はアイソレーションｐ層を貫くｎ
型拡散層によりｎ型基板に達するように行なう。これに
より上記島の四方及び下部のｐ型分離層は他のアイソレ
ーション層と完全に切離される。
る可能性のある島の周囲のアイソレーション層を他の素
子のアイソレーション層と電気的に分離することにより
達成される。上記分離はアイソレーションｐ層を貫くｎ
型拡散層によりｎ型基板に達するように行なう。これに
より上記島の四方及び下部のｐ型分離層は他のアイソレ
ーション層と完全に切離される。
上記目的の他の一つはアイソレーション層より低電位
となる可能性のある島の周囲のアイソレーション層と島
の電位を同電位として動作させることにより達成され
る。さらに上記の島と同電位とするアイソレーション層
は通常動作では最低電位とならないため、他のアイソレ
ーション層と分離された構造とする。
となる可能性のある島の周囲のアイソレーション層と島
の電位を同電位として動作させることにより達成され
る。さらに上記の島と同電位とするアイソレーション層
は通常動作では最低電位とならないため、他のアイソレ
ーション層と分離された構造とする。
上記のように構成されたバイポーラICにおいては、負
電位となる島の周囲のｐ型アイソレーション層は、他の
アイソレーション層と切離されており、さらにそれらの
間にあるｎ型分離層をアイソレーション層より高電位と
し、逆バイアスしておくことによって、島が負電位とな
っても上記逆バイアスのために他の回路素子への影響は
完全に防止できる。従って回路誤動作は生じない。
電位となる島の周囲のｐ型アイソレーション層は、他の
アイソレーション層と切離されており、さらにそれらの
間にあるｎ型分離層をアイソレーション層より高電位と
し、逆バイアスしておくことによって、島が負電位とな
っても上記逆バイアスのために他の回路素子への影響は
完全に防止できる。従って回路誤動作は生じない。
上記構成では、また、負電位となる島の周囲のアイソ
レーションｐ層は島と同電位にしてあるために、寄生pn
ダイオードが導通することはない。
レーションｐ層は島と同電位にしてあるために、寄生pn
ダイオードが導通することはない。
〔実施例１〕 以下、本発明の一実施例を一部工程図で示した第１図
乃至第５図にそって説明する。基板１としてｎ型、比抵
抗0.02Ωcmのウェーハを用意し、将来、出力パワートラ
ンジスタとなる部分と小信号回路部となる境界部分に選
択的にn+型拡散層２を形成する。これは不純物源を拡散
係数の比較的大きいリンを導入し拡散したものとする
（第１図）。
乃至第５図にそって説明する。基板１としてｎ型、比抵
抗0.02Ωcmのウェーハを用意し、将来、出力パワートラ
ンジスタとなる部分と小信号回路部となる境界部分に選
択的にn+型拡散層２を形成する。これは不純物源を拡散
係数の比較的大きいリンを導入し拡散したものとする
（第１図）。
次に比抵抗２Ωcm、厚さ25μｍのｐ型エピタキシャル
層３を形成する。続いてｐ型エピタキシャル層３上にア
ンチモンを不純物源とするn+埋込層４を小信号素子部分
も含めて形成するう。この際の熱拡散により一部に注入
したリンを不純物とするn+型拡散層２はｐ型エピタキシ
ャル層３中に拡がり、上部はn+埋込層４とつながること
になる。すなわちパワートランジスタとなる部分のｐ型
エピタキシャル層3aと小信号回路部となる部分のｐ型エ
ピタキシャル層3bが分離される（第２図）。
層３を形成する。続いてｐ型エピタキシャル層３上にア
ンチモンを不純物源とするn+埋込層４を小信号素子部分
も含めて形成するう。この際の熱拡散により一部に注入
したリンを不純物とするn+型拡散層２はｐ型エピタキシ
ャル層３中に拡がり、上部はn+埋込層４とつながること
になる。すなわちパワートランジスタとなる部分のｐ型
エピタキシャル層3aと小信号回路部となる部分のｐ型エ
ピタキシャル層3bが分離される（第２図）。
これに続いてｎ型エピタキシャル層５を形成し、この
中にｐ型素子分離拡散層６及びコレクタ打抜n+型拡散層
７を選択的に形成する（第３図）。
中にｐ型素子分離拡散層６及びコレクタ打抜n+型拡散層
７を選択的に形成する（第３図）。
この後通常のバイポーラプロセスを経て第４図に示す
ごとき小信号npnトランジスタ、ラテラルpnpトランジス
タ、パワーnpnトランジスタを含むバイポーラICが完成
する。
ごとき小信号npnトランジスタ、ラテラルpnpトランジス
タ、パワーnpnトランジスタを含むバイポーラICが完成
する。
同図において８はベースｐ型拡散層、９はエミッタn+
型拡散層である。10は表面酸化膜、11はAl電極である。
型拡散層である。10は表面酸化膜、11はAl電極である。
以下、本実施例のバイポーラICを従来の接合分離型モ
ノリシック構造のバイポーラIC（第５図）と対照させて
その作用効果を説明する。
ノリシック構造のバイポーラIC（第５図）と対照させて
その作用効果を説明する。
第５図に示すバイポーラICにおいて、ソレノイド負荷
のアンダーシュートによってパワートランジスタのコレ
クタが負電位となると、隣接したラテラルpnpトランジ
スタの島との間で寄生npnトランジスタQ1が動作する。
さらにこの寄生npnトランジスタはラテラルpnpトランジ
スタに構造上存在する寄生サブpnpトランジスタQ2と正
帰還ループを形成し寄生サイリスタを形成して破壊に至
る。
のアンダーシュートによってパワートランジスタのコレ
クタが負電位となると、隣接したラテラルpnpトランジ
スタの島との間で寄生npnトランジスタQ1が動作する。
さらにこの寄生npnトランジスタはラテラルpnpトランジ
スタに構造上存在する寄生サブpnpトランジスタQ2と正
帰還ループを形成し寄生サイリスタを形成して破壊に至
る。
それに対し、第４図に示される本発明によるバイポー
ラICでは、パワートランジスタとラテラルpnpトランジ
スタの間にｎ型層５が存在し、さらにその島が電源電位
Vccとなっていることにより、パワートランジスタの島
が負電位となってもラテラルpnpには全く影響がない。
すなわち回路誤動作は生じない。
ラICでは、パワートランジスタとラテラルpnpトランジ
スタの間にｎ型層５が存在し、さらにその島が電源電位
Vccとなっていることにより、パワートランジスタの島
が負電位となってもラテラルpnpには全く影響がない。
すなわち回路誤動作は生じない。
〔実施例２〕 第６図は本発明の他の一実施例を示すバイポーラICの
完成図である。
完成図である。
前記実施例（第１図〜第３図）と同様のプロセスを経
て形成されたｎ型エピタキシャル層５を素子分離間作層
６により分離した島領域５内に小信号npnトランジス
タ、寄生フリーのnpnトランジスタと、出力トランジス
タとして横形MOSFETを形成した例である。
て形成されたｎ型エピタキシャル層５を素子分離間作層
６により分離した島領域５内に小信号npnトランジス
タ、寄生フリーのnpnトランジスタと、出力トランジス
タとして横形MOSFETを形成した例である。
素子分離拡散層６の形成以降は通常のバイポーラCMOS
プロセスを使用する。さらに電極形成工程においては上
記トランジスタの島５と素子分離層６が電気的に接続す
るパターン形成を行う。
プロセスを使用する。さらに電極形成工程においては上
記トランジスタの島５と素子分離層６が電気的に接続す
るパターン形成を行う。
本実施例２のバイポーラICを従来の接合分離構造のバ
イポーラIC（第７図）と対照してその作用効果を説明す
る。
イポーラIC（第７図）と対照してその作用効果を説明す
る。
なお、これらの回路構成は、第８図に示すハイサイド
スイッチであり、負荷はソレノイド（1mH）とする。
スイッチであり、負荷はソレノイド（1mH）とする。
出力パワーMOSFETがスイッチオフし、出力が低下し始
めるとソレノイドの蓄積エネルギーのために出力は負電
位までアンダーシュートする。このとき、第７図で示す
従来型は出力端子に接続された島とｐ型分離層とで形成
される寄生ダイオードD1が導通してしまい、出力のアン
ダーシュートは約−1Vでクランプされてしまう。このた
めソレノイドの蓄積エネルギーを吸収するために要する
時間、即ち出力の負電位から復帰時間は１〜2m secと大
きく、スイッチング速度は0.5KHz程度が限界となる（第
９図下段（ｂ）参照）。
めるとソレノイドの蓄積エネルギーのために出力は負電
位までアンダーシュートする。このとき、第７図で示す
従来型は出力端子に接続された島とｐ型分離層とで形成
される寄生ダイオードD1が導通してしまい、出力のアン
ダーシュートは約−1Vでクランプされてしまう。このた
めソレノイドの蓄積エネルギーを吸収するために要する
時間、即ち出力の負電位から復帰時間は１〜2m secと大
きく、スイッチング速度は0.5KHz程度が限界となる（第
９図下段（ｂ）参照）。
それに対し、第６図に示す本発明の型では出力端子が
島に接続されるトランジスタはその周囲のｐ型分離層６
の電位を島電位とAl電極14により同電位にしてあるた
め、寄生ダイオードは導通せず、したがって出力のアン
ダーシュートは約−20Vまで低下し、これにより負電位
からの復帰時間は0.2〜0.3m secにまで小さくなる（第
９図上段（ａ）参照）。なお上記のアンダーシュートの
値−20Vは、第６図には表示していないが、外付けのパ
ワーツエナーダイオードでクランプして決めている。さ
らに上記トランジスタのｐ型分離層は該トランジスタ以
外のｐ型分離層とｎ型拡散層２及びn+埋込層４によって
分離しており、該トランジスタのｐ型分離層がいかなる
電位となっても回路動作上問題とならない。
島に接続されるトランジスタはその周囲のｐ型分離層６
の電位を島電位とAl電極14により同電位にしてあるた
め、寄生ダイオードは導通せず、したがって出力のアン
ダーシュートは約−20Vまで低下し、これにより負電位
からの復帰時間は0.2〜0.3m secにまで小さくなる（第
９図上段（ａ）参照）。なお上記のアンダーシュートの
値−20Vは、第６図には表示していないが、外付けのパ
ワーツエナーダイオードでクランプして決めている。さ
らに上記トランジスタのｐ型分離層は該トランジスタ以
外のｐ型分離層とｎ型拡散層２及びn+埋込層４によって
分離しており、該トランジスタのｐ型分離層がいかなる
電位となっても回路動作上問題とならない。
本発明によれば主としてソレノイド駆動系のパワーIC
で問題となっていた、スイッチングの際、出力が負電位
に低下することにより生ずる回路誤動作あるいは破壊を
ほぼ完全に防止することができる。
で問題となっていた、スイッチングの際、出力が負電位
に低下することにより生ずる回路誤動作あるいは破壊を
ほぼ完全に防止することができる。
本発明によれば、また、ソレノイド駆動系のハイサイ
ドスイッチICで問題となっていた、出力側電位の負電位
から復帰時間を、約５分の１に下せしめることができ、
したがって動作スイッチング周波数も約５倍とすること
ができる。
ドスイッチICで問題となっていた、出力側電位の負電位
から復帰時間を、約５分の１に下せしめることができ、
したがって動作スイッチング周波数も約５倍とすること
ができる。
第１図乃至第３図は本発明による接合分離バイポーラIC
構造を得るための一部工程断面図、 第４図は本発明の一実施例を示すバイポーラICの断面
図、 第５図は第４図と対比するための従来型のバイポーラIC
の断面図、 第６図は本発明の他の一実施例を示すバイポーラICの断
面図、 第７図は第６図と対比するための従来型のバイポーラIC
の断面図、 第８図はハイサイドスイッチの内部回路図、 第９図（ａ）（ｂ）は出力スイッチング波形を示す曲線
図であって、（ａ）は本発明を用いた場合、（ｂ）は従
来の場合の各波形を示す。 １……ｎ型基板、２……n+拡散層、３……ｐ型エピタキ
シャル層、４……n+埋込層、５……ｎ型エピタキシャル
層、６……ｐ型分離拡散層、７……ｐウェル拡散層、８
……ベース拡散層、９……エミッタ拡散層、10……酸化
膜、11……Al配線、12……ポリシリコンゲート、13……
ｐ型基板、14……Al電極。
構造を得るための一部工程断面図、 第４図は本発明の一実施例を示すバイポーラICの断面
図、 第５図は第４図と対比するための従来型のバイポーラIC
の断面図、 第６図は本発明の他の一実施例を示すバイポーラICの断
面図、 第７図は第６図と対比するための従来型のバイポーラIC
の断面図、 第８図はハイサイドスイッチの内部回路図、 第９図（ａ）（ｂ）は出力スイッチング波形を示す曲線
図であって、（ａ）は本発明を用いた場合、（ｂ）は従
来の場合の各波形を示す。 １……ｎ型基板、２……n+拡散層、３……ｐ型エピタキ
シャル層、４……n+埋込層、５……ｎ型エピタキシャル
層、６……ｐ型分離拡散層、７……ｐウェル拡散層、８
……ベース拡散層、９……エミッタ拡散層、10……酸化
膜、11……Al配線、12……ポリシリコンゲート、13……
ｐ型基板、14……Al電極。
フロントページの続き (56)参考文献 特開 昭51−123083（ＪＰ，Ａ) 特開 昭56−101767（ＪＰ，Ａ) 特開 昭58−82559（ＪＰ，Ａ) 特開 昭59−181638（ＪＰ，Ａ) 特開 昭63−18660（ＪＰ，Ａ) 特開 平２−20056（ＪＰ，Ａ) 実開 昭63−15065（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/68 - 29/737 H01L 27/06 H01L 21/33 - 21/331 H01L 21/70 - 21/74 H01L 21/76 - 21/765 H01L 21/77
Claims (3)
- 【請求項１】一つの半導体基体に、側面及び底面を半導
体基体と異なる導電型の分離領域により囲まれた複数の
島領域が形成され、 上記島領域のうち少なくとも一つは他の島領域に形成さ
れた素子に印加される電位よりも低い電位が印加され得
る素子が形成された第１の島領域であり、 上記第１の島領域を囲む分離領域は他の島領域を囲む分
離領域と異なる電位をとり得るよう電気的に分離され、
かつ当該第１の島領域の電位と同電位となるように構成
されていることを特徴とする半導体装置。 - 【請求項２】一つの半導体基体に、側面及び底面を半導
体基体と異なる導電型の分離領域により囲まれた複数の
島領域が形成され、 上記島領域のうち少なくとも一つはアンダーシュートを
生じさせる負荷に接続される端子を有するトランジスタ
が形成されかつ該端子と同電位となる第１の島領域であ
り、 上記第１の島領域を囲む分離領域は該第１の島領域以外
の島領域を囲む分離領域と異なる電位をとり得るよう電
気的に分離され、かつ 上記第１の島領域を囲む分離領域はその電位が当該第１
の島領域と同電位に設定されかつ上記負荷によるアンダ
ーシュート発生時に該第１の島領域以外の島領域を囲む
分離領域よりも低電位となり得るように構成されている
ことを特徴とする半導体装置。 - 【請求項３】上記第１の島領域は上記負荷が接続される
端子を有するバイポーラ・トランジスタが形成された島
領域であるとともに、 上記アンダーシュートを生じさせる負荷はソレノイドで
あり、かつ該ソレノイドは上記第１の島領域以外の島領
域の一つに形成されたパワーMOSトランジスタの出力部
に接続され、 上記第１の島領域の端子は上記パワーMOSトランジスタ
の出力部と電気的に接続されることを特徴とする請求項
２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208435A JP2929292B2 (ja) | 1988-08-24 | 1988-08-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208435A JP2929292B2 (ja) | 1988-08-24 | 1988-08-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258350A JPH0258350A (ja) | 1990-02-27 |
| JP2929292B2 true JP2929292B2 (ja) | 1999-08-03 |
Family
ID=16556161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63208435A Expired - Lifetime JP2929292B2 (ja) | 1988-08-24 | 1988-08-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2929292B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3513610B2 (ja) * | 1996-04-19 | 2004-03-31 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3513609B2 (ja) * | 1996-04-19 | 2004-03-31 | 株式会社ルネサステクノロジ | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315065U (ja) * | 1986-07-11 | 1988-02-01 |
-
1988
- 1988-08-24 JP JP63208435A patent/JP2929292B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258350A (ja) | 1990-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3161508B2 (ja) | 半導体装置 | |
| US5221850A (en) | Conductivity-modulating mosfet | |
| JPS6358380B2 (ja) | ||
| US5798560A (en) | Semiconductor integrated circuit having a spark killer diode | |
| JPH11251574A (ja) | 静電気保護回路 | |
| US4994884A (en) | Gate-controlled bi-directional semiconductor switching device | |
| JPH0758320A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP3255547B2 (ja) | 絶縁ゲート付きサイリスタ | |
| JP3302275B2 (ja) | 半導体デバイス | |
| KR920003012B1 (ko) | 쌍방향 제어정류 반도체장치 | |
| JP2929292B2 (ja) | 半導体装置 | |
| JPH0654796B2 (ja) | 複合半導体装置 | |
| JP4479041B2 (ja) | 半導体装置及びその製造方法 | |
| JP3158534B2 (ja) | 半導体集積回路 | |
| JP2510972B2 (ja) | 双方向サイリスタ | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JP3101481B2 (ja) | 半導体装置 | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| JP2871939B2 (ja) | 半導体装置 | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JPS6060753A (ja) | 半導体装置 | |
| JP3286511B2 (ja) | 半導体集積回路 | |
| JPH0278275A (ja) | 出力回路 | |
| JPH07321307A (ja) | 半導体装置 | |
| JP2614261B2 (ja) | 半導体スイッチング素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |