JP3513610B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3513610B2 JP3513610B2 JP09854496A JP9854496A JP3513610B2 JP 3513610 B2 JP3513610 B2 JP 3513610B2 JP 09854496 A JP09854496 A JP 09854496A JP 9854496 A JP9854496 A JP 9854496A JP 3513610 B2 JP3513610 B2 JP 3513610B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- transistor
- power transistor
- epitaxial layer
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000002955 isolation Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 17
- 230000001939 inductive effect Effects 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 190
- 230000003071 parasitic effect Effects 0.000 description 64
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 42
- 229910052782 aluminium Inorganic materials 0.000 description 42
- 238000010586 diagram Methods 0.000 description 14
- 230000000149 penetrating effect Effects 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 8
- 230000035515 penetration Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、インダクタンス分
を含むモータ等の誘導負荷を駆動する駆動用半導体装置
に関するものである。
を含むモータ等の誘導負荷を駆動する駆動用半導体装置
に関するものである。
【０００２】
【従来の技術】図７は、モータドライブ回路１００の一
例を示す図である。図７において、Ｑ１，Ｑ２，Ｑ３は
電源側のパワートランジスタ、Ｑ４，Ｑ５，Ｑ６は接地
側のパワートランジスタ、２００はモータ、ＭＵ，Ｍ
Ｖ，ＭＷはモータの出力端子、ＬＵ，ＬＶ，ＬＷはモー
タの各相のコイル、ＶＭはモータ駆動電源電圧である。
図７のモータドライブ回路は、パワートランジスタが３
相結線されており、トランジスタＱ１とＱ４が直列接続
され、トランジスタＱ１のコレクタはモータ駆動電源電
圧ＶＭに接続され、Ｑ１とＱ４の接続点Ｗは端子２３を
介してモータ２００のＷ相巻線ＬＷの端子ＭＷに接続さ
れ、トランジスタＱ４のエミッタは抵抗１７を介して接
地される。
例を示す図である。図７において、Ｑ１，Ｑ２，Ｑ３は
電源側のパワートランジスタ、Ｑ４，Ｑ５，Ｑ６は接地
側のパワートランジスタ、２００はモータ、ＭＵ，Ｍ
Ｖ，ＭＷはモータの出力端子、ＬＵ，ＬＶ，ＬＷはモー
タの各相のコイル、ＶＭはモータ駆動電源電圧である。
図７のモータドライブ回路は、パワートランジスタが３
相結線されており、トランジスタＱ１とＱ４が直列接続
され、トランジスタＱ１のコレクタはモータ駆動電源電
圧ＶＭに接続され、Ｑ１とＱ４の接続点Ｗは端子２３を
介してモータ２００のＷ相巻線ＬＷの端子ＭＷに接続さ
れ、トランジスタＱ４のエミッタは抵抗１７を介して接
地される。
【０００３】同様に、トランジスタＱ２とＱ５が直列接
続され、トランジスタＱ２のコレクタはモータ駆動電源
電圧ＶＭに接続され、Ｑ２とＱ５の接続点Ｖは端子２２
を介してモータ２００のＶ相巻線ＬＶの端子ＭＶに接続
され、トランジスタＱ５のエミッタは抵抗１７を介して
接地される。さらに、同様に、トランジスタＱ３とＱ６
が直列接続され、トランジスタＱ３のコレクタはモータ
駆動電源電圧ＶＭに接続され、Ｑ３とＱ６の接続点Ｕは
端子２１を介してモータ２００のＵ相巻線ＬＵの端子Ｍ
Ｕに接続され、トランジスタＱ６のエミッタは抵抗１７
を介して接地される。
続され、トランジスタＱ２のコレクタはモータ駆動電源
電圧ＶＭに接続され、Ｑ２とＱ５の接続点Ｖは端子２２
を介してモータ２００のＶ相巻線ＬＶの端子ＭＶに接続
され、トランジスタＱ５のエミッタは抵抗１７を介して
接地される。さらに、同様に、トランジスタＱ３とＱ６
が直列接続され、トランジスタＱ３のコレクタはモータ
駆動電源電圧ＶＭに接続され、Ｑ３とＱ６の接続点Ｕは
端子２１を介してモータ２００のＵ相巻線ＬＵの端子Ｍ
Ｕに接続され、トランジスタＱ６のエミッタは抵抗１７
を介して接地される。
【０００４】このような接続において、後述する小信号
回路部４０からの制御によって、トランジスタＱ３とＱ
５がオンになり、他のトランジスタＱ１，Ｑ２，Ｑ４，
Ｑ６がオフになり、負荷であるモータ２００のコイルＬ
ＵからＬＶの方向に電流が流れ、コイルＬＵとＬＶによ
って一定方向の磁界を発生し、この磁界の方向に永久磁
石で構成されるロータを回転させる。
回路部４０からの制御によって、トランジスタＱ３とＱ
５がオンになり、他のトランジスタＱ１，Ｑ２，Ｑ４，
Ｑ６がオフになり、負荷であるモータ２００のコイルＬ
ＵからＬＶの方向に電流が流れ、コイルＬＵとＬＶによ
って一定方向の磁界を発生し、この磁界の方向に永久磁
石で構成されるロータを回転させる。
【０００５】図８は、図７の状態から、トランジスタＱ
３がオフに変化し、Ｑ１がオンに変化した時の状態を示
している。この時には、負荷であるモータ２００のコイ
ルＬＷからＬＶの方向に電流が切り替わる。このとき、
それまでＬＵのコイルに流れていた電流はオフになる。
このとき、コイルＬＵに蓄えられていた誘導エネルギの
ために、端子２１、すなわち、トランジスタＱ６のコレ
クタ側（Ｕ点）は負の電圧になる。
３がオフに変化し、Ｑ１がオンに変化した時の状態を示
している。この時には、負荷であるモータ２００のコイ
ルＬＷからＬＶの方向に電流が切り替わる。このとき、
それまでＬＵのコイルに流れていた電流はオフになる。
このとき、コイルＬＵに蓄えられていた誘導エネルギの
ために、端子２１、すなわち、トランジスタＱ６のコレ
クタ側（Ｕ点）は負の電圧になる。
【０００６】図９は、モータドライブ回路のＵ相（端子
２１）の出力電圧波形を示す図である。図１０は、従来
のモータドライブ用半導体装置の平面図の一例を示す図
である。
２１）の出力電圧波形を示す図である。図１０は、従来
のモータドライブ用半導体装置の平面図の一例を示す図
である。
【０００７】図１０において、１００はモータドライブ
回路、Ｑ１〜Ｑ３は電源側パワートランジスタ、Ｑ４〜
Ｑ６は接地側パワートランジスタ、３は基板のチップ
端、５，６，８，９、１４は配線用のアルミ配線板、１
０は接地側パワートランジスタのエピタキシャル層、１
１は電源側パワートランジスタのエピタキシャル層、１
２はＮ型島のエピタキシャル層、１７は抵抗、４０は小
信号回路部、３０は小信号回路部４０中の抵抗のエピタ
キシャル層、３１は小信号回路部４０中のトランジスタ
のエピタキシャル層である。小信号回路部４０は種々の
回路から構成されるが、一例として抵抗部分３０とトラ
ンジスタ部分３１が図示される。
回路、Ｑ１〜Ｑ３は電源側パワートランジスタ、Ｑ４〜
Ｑ６は接地側パワートランジスタ、３は基板のチップ
端、５，６，８，９、１４は配線用のアルミ配線板、１
０は接地側パワートランジスタのエピタキシャル層、１
１は電源側パワートランジスタのエピタキシャル層、１
２はＮ型島のエピタキシャル層、１７は抵抗、４０は小
信号回路部、３０は小信号回路部４０中の抵抗のエピタ
キシャル層、３１は小信号回路部４０中のトランジスタ
のエピタキシャル層である。小信号回路部４０は種々の
回路から構成されるが、一例として抵抗部分３０とトラ
ンジスタ部分３１が図示される。
【０００８】図１１は、図１０の１０Ａ−１０Ｂ線で切
断した半導体集積回路の断面図である。図１１におい
て、１はＰ型基板、２は埋め込み層、３は基板のチップ
端、２５，２６，２７，２８，２９は分離層、５〜９は
配線用のアルミ配線板、１０は接地側パワートランジス
タのエピタキシャル層、１１は電源側パワートランジス
タのエピタキシャル層、１２はＮ型島のエピタキシャル
層、１３はガラスコート、１４はアルミ配線板、１５は
貫通層、１６は層間膜、１９は貫通層、１８は絶縁層、
ＱＳは寄生トランジスタ、Ｒcs1〜Ｒcs3、Ｒcsは寄生抵
抗、Ｉc1〜Ｉc3，Ｉcsは寄生電流である。
断した半導体集積回路の断面図である。図１１におい
て、１はＰ型基板、２は埋め込み層、３は基板のチップ
端、２５，２６，２７，２８，２９は分離層、５〜９は
配線用のアルミ配線板、１０は接地側パワートランジス
タのエピタキシャル層、１１は電源側パワートランジス
タのエピタキシャル層、１２はＮ型島のエピタキシャル
層、１３はガラスコート、１４はアルミ配線板、１５は
貫通層、１６は層間膜、１９は貫通層、１８は絶縁層、
ＱＳは寄生トランジスタ、Ｒcs1〜Ｒcs3、Ｒcsは寄生抵
抗、Ｉc1〜Ｉc3，Ｉcsは寄生電流である。
【０００９】図１０，図１１において、パワートランジ
スタＱ１〜Ｑ３の各コレクタは絶縁層１８を貫通する貫
通層１５を介してアルミ配線板８に接続され、そのアル
ミ配線板８を介してモータ駆動電源電圧ＶＭに接続され
る。パワートランジスタＱ１〜Ｑ６の各ベースは絶縁層
１８中の貫通層１５を介してアルミ配線板に接続されそ
の後、後述する制御信号供給回路４５〜５０に接続され
るが、ここでは、図面を簡単にするために詳細図は省略
する。
スタＱ１〜Ｑ３の各コレクタは絶縁層１８を貫通する貫
通層１５を介してアルミ配線板８に接続され、そのアル
ミ配線板８を介してモータ駆動電源電圧ＶＭに接続され
る。パワートランジスタＱ１〜Ｑ６の各ベースは絶縁層
１８中の貫通層１５を介してアルミ配線板に接続されそ
の後、後述する制御信号供給回路４５〜５０に接続され
るが、ここでは、図面を簡単にするために詳細図は省略
する。
【００１０】一方、パワートランジスタＱ４〜Ｑ６のエ
ミッタは絶縁層１８を貫通する貫通層１５およびアルミ
配線板６、抵抗１７を介して接地される。また、パワー
トランジスタＱ１〜Ｑ３の各エミッタおよびパワートラ
ンジスタＱ４〜Ｑ６のコレクタは、それぞれ絶縁層１８
を貫通する貫通層１５およびアルミ配線板８および貫通
層１９を介してアルミ配線板１４に接続され、そのアル
ミ配線板１４によって相互に接続される。このアルミ配
線板１４は、さらに引き出し線によって対応する端子２
１〜２３に接続される。
ミッタは絶縁層１８を貫通する貫通層１５およびアルミ
配線板６、抵抗１７を介して接地される。また、パワー
トランジスタＱ１〜Ｑ３の各エミッタおよびパワートラ
ンジスタＱ４〜Ｑ６のコレクタは、それぞれ絶縁層１８
を貫通する貫通層１５およびアルミ配線板８および貫通
層１９を介してアルミ配線板１４に接続され、そのアル
ミ配線板１４によって相互に接続される。このアルミ配
線板１４は、さらに引き出し線によって対応する端子２
１〜２３に接続される。
【００１１】また、Ｎ型のエピタキシャル層１２は絶縁
層１８を貫通する貫通層１５およびアルミ配線板９を介
して電源Ｖｃｃに接続される。小信号回路部４０中の抵
抗用エピタキシャル層３０およびトランジスタ用エピタ
キシャル層３１に設けられた各素子はそれぞれ絶縁層１
８を貫通する貫通層１５およびアルミ配線板を介してそ
れぞれ適切な配線が行われるが、ここでは、図面を簡単
にするために詳細図は省略する。
層１８を貫通する貫通層１５およびアルミ配線板９を介
して電源Ｖｃｃに接続される。小信号回路部４０中の抵
抗用エピタキシャル層３０およびトランジスタ用エピタ
キシャル層３１に設けられた各素子はそれぞれ絶縁層１
８を貫通する貫通層１５およびアルミ配線板を介してそ
れぞれ適切な配線が行われるが、ここでは、図面を簡単
にするために詳細図は省略する。
【００１２】次に、図７〜図１１を用いて、寄生トラン
ジスタの動作を説明する。モータドライブ回路１００の
トランジスタＱ３，Ｑ５がオンし、電流がモータ２００
のコイルＬＵからＬＶの方向に流れているとき、端子２
１の電位が電圧Ｖであったとすると、モータドライブ回
路１００の制御によって、電流がモータ２００のコイル
ＬＷからＬＶの方向に切り替わったときには、コイルＬ
Ｕに流れていた電流は突然オフになるので、コイルＬＵ
に蓄えられていた誘導エネルギはＱ６のエピタキシャル
層と基板の間に発生する寄生ダイオードを通じて放出さ
れる。このように、トランジスタＱ３からＱ１にオンの
状態が移行し、コイルに流れる電流の方向が切り換わる
とき、Ｑ６のコレクタの電位は、図９のように＋Ｖから
過渡的に負電圧になる。
ジスタの動作を説明する。モータドライブ回路１００の
トランジスタＱ３，Ｑ５がオンし、電流がモータ２００
のコイルＬＵからＬＶの方向に流れているとき、端子２
１の電位が電圧Ｖであったとすると、モータドライブ回
路１００の制御によって、電流がモータ２００のコイル
ＬＷからＬＶの方向に切り替わったときには、コイルＬ
Ｕに流れていた電流は突然オフになるので、コイルＬＵ
に蓄えられていた誘導エネルギはＱ６のエピタキシャル
層と基板の間に発生する寄生ダイオードを通じて放出さ
れる。このように、トランジスタＱ３からＱ１にオンの
状態が移行し、コイルに流れる電流の方向が切り換わる
とき、Ｑ６のコレクタの電位は、図９のように＋Ｖから
過渡的に負電圧になる。
【００１３】このために、図１１に示すように、接地さ
れている分離領域２６の両側のトランジスタＱ６のＮエ
ピタキシャル層とトランジスタＱ３のエピタキシャル層
間に形成されるＮＰＮ寄生トランジスタＱＳのエミッタ
側がベース側よりも電位が低くなるので、このＮＰＮ寄
生トランジスタＱＳがオン状態になる。この寄生ＮＰＮ
トランジスタＱＳが周囲のエピタキシャル層からコレク
タ電流ＩCを引き込む。このコレクタ電流ＩCはこのＮＰ
Ｎ寄生トランジスタＱＳに近いエピタキシャル層ほど大
きく、遠くのエピタキシャル層では小さい値になる。
れている分離領域２６の両側のトランジスタＱ６のＮエ
ピタキシャル層とトランジスタＱ３のエピタキシャル層
間に形成されるＮＰＮ寄生トランジスタＱＳのエミッタ
側がベース側よりも電位が低くなるので、このＮＰＮ寄
生トランジスタＱＳがオン状態になる。この寄生ＮＰＮ
トランジスタＱＳが周囲のエピタキシャル層からコレク
タ電流ＩCを引き込む。このコレクタ電流ＩCはこのＮＰ
Ｎ寄生トランジスタＱＳに近いエピタキシャル層ほど大
きく、遠くのエピタキシャル層では小さい値になる。
【００１４】この電流は、具体的には、例えば、隣のト
ランジスタＱ３のエピタキシャル層１１から電流ＩC1を
引き、その隣のＮ型島のエピタキシャル層１２からＩC2
を引き、その隣の抵抗のエピタキシャル層３０からはＩ
C3、その隣の小信号回路部４０のエピタキシャル層３１
からはＩCSなる電流を引き抜く。これらの合計された電
流がＩCとなる。すなわち、ＩC＝ＩC1＋ＩC2＋ＩC3＋…
＋ＩCSの関係を有する。ここで、図１１に示される抵抗
Ｒcs1〜Ｒcs3、Ｒcsは各エピタキシャル層間に発生する
寄生ＮＰＮトランジスタのコレクタ直列抵抗成分であ
る。パワートランジスタからの距離が遠くなればなる
程、コレクタ直列抵抗成分Ｒc（各エピタキシャル層間
に発生する寄生ＮＰＮトランジスタのコレクタ直列抵抗
成分の総和）が大きくなる。図示されるように、寄生Ｎ
ＰＮトランジスタによって電流を引かれることで最も重
大な影響を受ける小信号回路部４０中のトランジスタの
エピタキシャル層３１は、パワートランジスタから遠く
になるように配置されるので、Ｒcは大きな値になり、
そのためにＩCSを小さくできる。
ランジスタＱ３のエピタキシャル層１１から電流ＩC1を
引き、その隣のＮ型島のエピタキシャル層１２からＩC2
を引き、その隣の抵抗のエピタキシャル層３０からはＩ
C3、その隣の小信号回路部４０のエピタキシャル層３１
からはＩCSなる電流を引き抜く。これらの合計された電
流がＩCとなる。すなわち、ＩC＝ＩC1＋ＩC2＋ＩC3＋…
＋ＩCSの関係を有する。ここで、図１１に示される抵抗
Ｒcs1〜Ｒcs3、Ｒcsは各エピタキシャル層間に発生する
寄生ＮＰＮトランジスタのコレクタ直列抵抗成分であ
る。パワートランジスタからの距離が遠くなればなる
程、コレクタ直列抵抗成分Ｒc（各エピタキシャル層間
に発生する寄生ＮＰＮトランジスタのコレクタ直列抵抗
成分の総和）が大きくなる。図示されるように、寄生Ｎ
ＰＮトランジスタによって電流を引かれることで最も重
大な影響を受ける小信号回路部４０中のトランジスタの
エピタキシャル層３１は、パワートランジスタから遠く
になるように配置されるので、Ｒcは大きな値になり、
そのためにＩCSを小さくできる。
【００１５】図１２は小信号回路部４０の半導体上の一
パターンを示す図である。図１２において、４１は１２
０゜マトリクス、４２は制御増幅器（ＣＴＬ ＡＭ
Ｐ）、４３は３差動増幅器、４４は補助回路（ＴＳＤ
（Thermal Shut Down）、ｅｔｃ．）、４５〜４８は制
御信号供給回路である。これらの素子の種類および素子
配列は制御対象のモータ等によって異なるので任意に変
更されることは言うまでもない。この小信号回路部４０
は、モータ２００中に設けられたホール素子からのロー
タの位置に対応する信号を入力とし、検出されたロータ
の位置に応じてモータドライブ回路１００中のパワート
ランジスタＱ１〜Ｑ６の通電時間を制御する回路であ
る。
パターンを示す図である。図１２において、４１は１２
０゜マトリクス、４２は制御増幅器（ＣＴＬ ＡＭ
Ｐ）、４３は３差動増幅器、４４は補助回路（ＴＳＤ
（Thermal Shut Down）、ｅｔｃ．）、４５〜４８は制
御信号供給回路である。これらの素子の種類および素子
配列は制御対象のモータ等によって異なるので任意に変
更されることは言うまでもない。この小信号回路部４０
は、モータ２００中に設けられたホール素子からのロー
タの位置に対応する信号を入力とし、検出されたロータ
の位置に応じてモータドライブ回路１００中のパワート
ランジスタＱ１〜Ｑ６の通電時間を制御する回路であ
る。
【００１６】多少詳細に述べれば、モータ中に設置され
たホール素子からの位置信号Ｈｕ＋，Ｈｕ−，Ｈｖ＋，
Ｈｖ−，Ｈｗ＋，Ｈｗ−によって、各相間の時間的位置
関係を計算し、３差動増幅器４３および制御信号供給回
路４５〜５０を介して、モータドライブ回路１００中の
パワートランジスタＱ１〜Ｑ６のベース端子を制御す
る。ここで、制御増幅器４２はコンピュータ等の制御装
置からの制御信号によって３差動増幅器４３を制御する
部分である。なお、４４は各種の補助装置、例えば、温
度保護回路、定電圧源、電源供給回路等が設けられる領
域である。
たホール素子からの位置信号Ｈｕ＋，Ｈｕ−，Ｈｖ＋，
Ｈｖ−，Ｈｗ＋，Ｈｗ−によって、各相間の時間的位置
関係を計算し、３差動増幅器４３および制御信号供給回
路４５〜５０を介して、モータドライブ回路１００中の
パワートランジスタＱ１〜Ｑ６のベース端子を制御す
る。ここで、制御増幅器４２はコンピュータ等の制御装
置からの制御信号によって３差動増幅器４３を制御する
部分である。なお、４４は各種の補助装置、例えば、温
度保護回路、定電圧源、電源供給回路等が設けられる領
域である。
【００１７】以上述べたように、半導体集積回路では、
ＮＰＮトランジスタのコレクタ電位が接地電位より低く
なった場合、寄生トランジスタＱＳが動作し、上述のよ
うに、隣のトランジスタＱ１〜Ｑ３のエピタキシャル層
１１から電流ＩC1を引き、その隣のＮ型島のエピタキシ
ャル層１２からＩC2をひき、その隣の抵抗のエピタキシ
ャル層３０からはＩC3、その隣の小信号回路部４０のエ
ピタキシャル層３１からはＩCSなる電流を引き抜く。
ＮＰＮトランジスタのコレクタ電位が接地電位より低く
なった場合、寄生トランジスタＱＳが動作し、上述のよ
うに、隣のトランジスタＱ１〜Ｑ３のエピタキシャル層
１１から電流ＩC1を引き、その隣のＮ型島のエピタキシ
ャル層１２からＩC2をひき、その隣の抵抗のエピタキシ
ャル層３０からはＩC3、その隣の小信号回路部４０のエ
ピタキシャル層３１からはＩCSなる電流を引き抜く。
【００１８】従来の半導体集積回路では、小信号を扱う
回路のエピタキシャル層３１とコレクタが接地電位より
低くなり得るＮＰＮパワートランジスタのエピタキシャ
ル層１０の間に、コレクタを電源に接続したＮＰＮトラ
ンジスタやＮ型の島１２を配置し、なおかつ、小信号回
路部４０内においても、エピタキシャル層が電源に接続
された素子（抵抗等、図１１のエピタキシャル層３０を
参照）をパワートランジスタ側に配置していた。このよ
うにして、寄生トランジスタが要求する電流ＩCをＮ型
のエピタキシャル層１２のように電源に接続されたロー
インピーダンスのエピタキシャル層からできるだけ多く
供給し、小信号回路部のハイインピーダンスのエピタキ
シャル層からの電流ＩCSができるだけ小さくなるように
構成されていた。したがって、寄生トランジスタによる
小信号回路部４０への影響もある程度小さくできた。
回路のエピタキシャル層３１とコレクタが接地電位より
低くなり得るＮＰＮパワートランジスタのエピタキシャ
ル層１０の間に、コレクタを電源に接続したＮＰＮトラ
ンジスタやＮ型の島１２を配置し、なおかつ、小信号回
路部４０内においても、エピタキシャル層が電源に接続
された素子（抵抗等、図１１のエピタキシャル層３０を
参照）をパワートランジスタ側に配置していた。このよ
うにして、寄生トランジスタが要求する電流ＩCをＮ型
のエピタキシャル層１２のように電源に接続されたロー
インピーダンスのエピタキシャル層からできるだけ多く
供給し、小信号回路部のハイインピーダンスのエピタキ
シャル層からの電流ＩCSができるだけ小さくなるように
構成されていた。したがって、寄生トランジスタによる
小信号回路部４０への影響もある程度小さくできた。
【００１９】
【発明が解決しようとする課題】しかし、従来の半導体
集積回路においては、寄生トランジスタが必要とするコ
レクタ電流を電源から供給するために、ＮＰＮ寄生トラ
ンジスタＱＳで消費される電力が大きくなるという問題
点があった。
集積回路においては、寄生トランジスタが必要とするコ
レクタ電流を電源から供給するために、ＮＰＮ寄生トラ
ンジスタＱＳで消費される電力が大きくなるという問題
点があった。
【００２０】本発明は、以上のような問題点を改善する
ためになされたものである。
ためになされたものである。
【００２１】
【課題を解決するための手段】請求項１に係る発明は、
誘導負荷駆動電源電圧が印加される電源側パワートラン
ジスタ、及び電源側パワートランジスタに直列接続さ
れ、エミツタが接地される接地側パワートランジスタか
らなるパワートランジスタ部と、電源側パワートランジ
スタ及び接地側パワートランジスタの導通制御をする小
信号系回路部とを有し、電源側パワートランジスタと接
地側パワートランジスタとの接続点に接続された誘導負
荷を駆動する半導体装置において、Ｐ型基板上にＮ型エ
ピタキシャル層が形成され、Ｎ型エピタキシャル層中に
Ｐ型分離領域が形成されるとともに、Ｐ型分離領域によ
り互いに分離された複数のＮ型領域が形成され、電源側
パワートランジスタ、接地側パワートランジスタ、及び
小信号系回路部が複数のＮ型領域にそれぞれ形成され、
電源側パワートランジスタが形成されたＮ型領域の第１
の方向の側には、Ｐ型分離領域を介して接地側パワート
ランジスタが形成されたＮ型領域が配置され、二つのＮ
型領域の間に位置するＰ型分離領域が接地され、電源側
パワートランジスタが形成されたＮ型領域の第１の方向
とは反対方向である第２の方向の側には、小信号系回路
部が形成されたＮ型領域が配置され、二つのＮ型領域の
間には、島状のＮ型領域が二つのＮ型領域それぞれとＰ
型分離領域を介して配置され、島状のＮ型領域が接地さ
れるように構成される。
誘導負荷駆動電源電圧が印加される電源側パワートラン
ジスタ、及び電源側パワートランジスタに直列接続さ
れ、エミツタが接地される接地側パワートランジスタか
らなるパワートランジスタ部と、電源側パワートランジ
スタ及び接地側パワートランジスタの導通制御をする小
信号系回路部とを有し、電源側パワートランジスタと接
地側パワートランジスタとの接続点に接続された誘導負
荷を駆動する半導体装置において、Ｐ型基板上にＮ型エ
ピタキシャル層が形成され、Ｎ型エピタキシャル層中に
Ｐ型分離領域が形成されるとともに、Ｐ型分離領域によ
り互いに分離された複数のＮ型領域が形成され、電源側
パワートランジスタ、接地側パワートランジスタ、及び
小信号系回路部が複数のＮ型領域にそれぞれ形成され、
電源側パワートランジスタが形成されたＮ型領域の第１
の方向の側には、Ｐ型分離領域を介して接地側パワート
ランジスタが形成されたＮ型領域が配置され、二つのＮ
型領域の間に位置するＰ型分離領域が接地され、電源側
パワートランジスタが形成されたＮ型領域の第１の方向
とは反対方向である第２の方向の側には、小信号系回路
部が形成されたＮ型領域が配置され、二つのＮ型領域の
間には、島状のＮ型領域が二つのＮ型領域それぞれとＰ
型分離領域を介して配置され、島状のＮ型領域が接地さ
れるように構成される。
【００２２】請求項２に係る発明は、請求項１に係る発
明の構成において、パワートランジスタ部と小信号系回
路部との間に配置されたＮ型のエピタキシャル層は、チ
ップ端以外のパワートランジスタ部の３方を包囲するよ
うに構成される。
明の構成において、パワートランジスタ部と小信号系回
路部との間に配置されたＮ型のエピタキシャル層は、チ
ップ端以外のパワートランジスタ部の３方を包囲するよ
うに構成される。
【００２３】請求項３に係る発明は、誘導負荷駆動電源
電圧が印加される電源側パワートランジスタ、及び電源
側パワートランジスタに直列接続され、エミッタが接地
される接地側パワートランジスタからなるパワートラン
ジスタ部と、電源側パワートランジスタ及び接地側パワ
ートランジスタの導通制御をする小信号系回路部とを有
し、電源側パワートランジスタと接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、Ｐ型基板上にＮ型エピタキシャル層が形
成され、Ｎ型エピタキシャル層中にＰ型分離領域が形成
されるとともに、Ｐ型分離領域により互いに分離された
複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部が
複数のＮ型領域にそれぞれ形成され、電源側パワートラ
ンジスタが形成されたＮ型領域の第１の方向の側には、
Ｐ型分離領域を介して小信号系回路部が形成されたＮ型
領域が配置され、電源側パワートランジスタが形成され
たＮ型領域の第１の方向とは反対方向である第２の方向
の側には、接地側パワートランジスタが形成されたＮ型
領域が配置され、二つのＮ型領域の間には、島状のＮ型
領域が二つのＮ型領域それぞれとＰ型分離領域を介して
配置され、島状のＮ型領域、及び接地側パワートランジ
スタと島状のＮ型領域との間にあるＰ型分離領域が接地
されるように構成される。
電圧が印加される電源側パワートランジスタ、及び電源
側パワートランジスタに直列接続され、エミッタが接地
される接地側パワートランジスタからなるパワートラン
ジスタ部と、電源側パワートランジスタ及び接地側パワ
ートランジスタの導通制御をする小信号系回路部とを有
し、電源側パワートランジスタと接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、Ｐ型基板上にＮ型エピタキシャル層が形
成され、Ｎ型エピタキシャル層中にＰ型分離領域が形成
されるとともに、Ｐ型分離領域により互いに分離された
複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部が
複数のＮ型領域にそれぞれ形成され、電源側パワートラ
ンジスタが形成されたＮ型領域の第１の方向の側には、
Ｐ型分離領域を介して小信号系回路部が形成されたＮ型
領域が配置され、電源側パワートランジスタが形成され
たＮ型領域の第１の方向とは反対方向である第２の方向
の側には、接地側パワートランジスタが形成されたＮ型
領域が配置され、二つのＮ型領域の間には、島状のＮ型
領域が二つのＮ型領域それぞれとＰ型分離領域を介して
配置され、島状のＮ型領域、及び接地側パワートランジ
スタと島状のＮ型領域との間にあるＰ型分離領域が接地
されるように構成される。
【００２４】請求項４に係る発明は、請求項３に係る発
明の構成において、Ｎ型のエピタキシャル層はチップ端
以外の接地側パワートランジスタのエピタキシャル層の
３方を包囲するように構成される。
明の構成において、Ｎ型のエピタキシャル層はチップ端
以外の接地側パワートランジスタのエピタキシャル層の
３方を包囲するように構成される。
【００２５】
【発明の実施の形態】実施の形態１．
図１は、本発明の実施の形態１によるモータドライブ回
路用半導体装置の平面図を示す図である。図２は、図１
の１Ａ−１Ｂ線で切断した半導体集積回路の断面図であ
る。図１において、１００はモータドライブ回路、Ｑ１
〜Ｑ３は電源側パワートランジスタ、Ｑ４〜Ｑ６は接地
側パワートランジスタ、３は基板のチップ端、５，６，
８、９、１４は配線用のアルミ配線板、１０は接地側パ
ワートランジスタのエピタキシャル層、１１は電源側パ
ワートランジスタのエピタキシャル層、１２はＮ型島の
エピタキシャル層、１７は抵抗、４０は小信号回路部、
３０は小信号回路部４０中の抵抗のエピタキシャル層、
３１は小信号回路部４０中のトランジスタのエピタキシ
ャル層である。小信号回路部４０は種々の回路から構成
されるが、一例として抵抗部分３０とトランジスタ部分
３１が図示される。
路用半導体装置の平面図を示す図である。図２は、図１
の１Ａ−１Ｂ線で切断した半導体集積回路の断面図であ
る。図１において、１００はモータドライブ回路、Ｑ１
〜Ｑ３は電源側パワートランジスタ、Ｑ４〜Ｑ６は接地
側パワートランジスタ、３は基板のチップ端、５，６，
８、９、１４は配線用のアルミ配線板、１０は接地側パ
ワートランジスタのエピタキシャル層、１１は電源側パ
ワートランジスタのエピタキシャル層、１２はＮ型島の
エピタキシャル層、１７は抵抗、４０は小信号回路部、
３０は小信号回路部４０中の抵抗のエピタキシャル層、
３１は小信号回路部４０中のトランジスタのエピタキシ
ャル層である。小信号回路部４０は種々の回路から構成
されるが、一例として抵抗部分３０とトランジスタ部分
３１が図示される。
【００２６】図１において、電源側パワートランジスタ
のエピタキシャル層１１中のコレクタ電極は、モータ駆
動電源電圧ＶＭに接続される。接地側パワートランジス
タのエピタキシャル層１０中のエミッタ電極はアルミ配
線板６および抵抗１７を介して接地されている。電源側
パワートランジスタのエピタキシャル層１１中のエミッ
タ電極と接地側パワートランジスタのエピタキシャル層
１０中のコレクタ電極は各相それぞれ相互に接続され、
さらに、対応のモータドライブ回路１００の端子２１，
２２，２３にも接続される。
のエピタキシャル層１１中のコレクタ電極は、モータ駆
動電源電圧ＶＭに接続される。接地側パワートランジス
タのエピタキシャル層１０中のエミッタ電極はアルミ配
線板６および抵抗１７を介して接地されている。電源側
パワートランジスタのエピタキシャル層１１中のエミッ
タ電極と接地側パワートランジスタのエピタキシャル層
１０中のコレクタ電極は各相それぞれ相互に接続され、
さらに、対応のモータドライブ回路１００の端子２１，
２２，２３にも接続される。
【００２７】図２は、図１の１Ａ−１Ｂ線で切断した半
導体集積回路の断面図である。この図において、１はＰ
型基板、２は埋め込み層、３は基板のチップ端、２５，
２６，２７，２８，２９は分離層、５〜９は配線用のア
ルミ配線板、１０は接地側パワートランジスタのエピタ
キシャル層、１１は電源側パワートランジスタのエピタ
キシャル層、１２はＮ型島のエピタキシャル層、１３は
ガラスコート、１４はアルミ配線板、１５は貫通層、１
６は層間膜、１９は貫通層、１８は絶縁層、ＱＳは寄生
トランジスタ、Ｒcs1〜Ｒcs3、Ｒcsは寄生抵抗、Ｉc1〜
Ｉc3，Ｉcsは寄生電流である。接地側パワートランジス
タのエピタキシャル層１０と電源側パワートランジスタ
のエピタキシャル層１１間の分離層２６は、絶縁層１８
を貫通する貫通層１５およびアルミ配線板５を介して接
地される。一方、Ｎ型島のエピタキシャル層１２は、同
様に、アルミ配線板９を介して接地される。その他の接
続は図１０と同様であるので、省略する。
導体集積回路の断面図である。この図において、１はＰ
型基板、２は埋め込み層、３は基板のチップ端、２５，
２６，２７，２８，２９は分離層、５〜９は配線用のア
ルミ配線板、１０は接地側パワートランジスタのエピタ
キシャル層、１１は電源側パワートランジスタのエピタ
キシャル層、１２はＮ型島のエピタキシャル層、１３は
ガラスコート、１４はアルミ配線板、１５は貫通層、１
６は層間膜、１９は貫通層、１８は絶縁層、ＱＳは寄生
トランジスタ、Ｒcs1〜Ｒcs3、Ｒcsは寄生抵抗、Ｉc1〜
Ｉc3，Ｉcsは寄生電流である。接地側パワートランジス
タのエピタキシャル層１０と電源側パワートランジスタ
のエピタキシャル層１１間の分離層２６は、絶縁層１８
を貫通する貫通層１５およびアルミ配線板５を介して接
地される。一方、Ｎ型島のエピタキシャル層１２は、同
様に、アルミ配線板９を介して接地される。その他の接
続は図１０と同様であるので、省略する。
【００２８】この図１，２において従来例の図１０，１
１と異なる点は、パワートランジスタ部と小信号回路部
４０との間に設けられたＮ型島のエピタキシャル層１２
を、貫通層１５およびアルミ配線板９を介して接地した
点である。以下詳細に説明する。
１と異なる点は、パワートランジスタ部と小信号回路部
４０との間に設けられたＮ型島のエピタキシャル層１２
を、貫通層１５およびアルミ配線板９を介して接地した
点である。以下詳細に説明する。
【００２９】このように接地を行うことによって、寄生
トランジスタＱＳは接地をした分離領域２６の部分がベ
ース電極になり、トランジスタＱ６のエピタキシャル層
１０がエミッタ電極になり、トランジスタＱ１〜Ｑ３の
エピタキシャル層１１、Ｎ型島のエピタキシャル層１２
および小信号回路部のエピタキシャル層３０，３１等が
コレクタの働きをする。
トランジスタＱＳは接地をした分離領域２６の部分がベ
ース電極になり、トランジスタＱ６のエピタキシャル層
１０がエミッタ電極になり、トランジスタＱ１〜Ｑ３の
エピタキシャル層１１、Ｎ型島のエピタキシャル層１２
および小信号回路部のエピタキシャル層３０，３１等が
コレクタの働きをする。
【００３０】図７，図８に示すように、モータドライブ
回路１００の制御によって、パワートランジスタＱ３か
らパワートランジスタＱ１に切り替わったときに、モー
タ２００のコイルＬＷからＬＶの方向に電流が切り替わ
り、コイルＬＵに流れていた電流は突然オフになるの
で、上述のように、Ｑ６のコレクタの電位は、図９のよ
うに＋Ｖから過渡的に負電圧になる。
回路１００の制御によって、パワートランジスタＱ３か
らパワートランジスタＱ１に切り替わったときに、モー
タ２００のコイルＬＷからＬＶの方向に電流が切り替わ
り、コイルＬＵに流れていた電流は突然オフになるの
で、上述のように、Ｑ６のコレクタの電位は、図９のよ
うに＋Ｖから過渡的に負電圧になる。
【００３１】このとき、図２に示すように、端子２１に
接続されたトランジスタＱ６のエピタキシャル層１０
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳがオン状態になる。実施の形態１においては、
Ｐ基板１の接地が接地側パワートランジスタのエピタキ
シャル層１０と電源側パワートランジスタのエピタキシ
ャル層１１間に設けられ、ＮＰＮ寄生トランジスタＱＳ
のコレクタ電流は、電源側パワートランジスタのエピタ
キシャル層１１およびＮ型のエピタキシャル層１２から
大部分が供給されるので、ＮＰＮ寄生トランジスタＱＳ
と小信号回路部４０との間のコレクタ直列抵抗Ｒcsが大
きくなり、小信号回路部４０に流れる寄生電流ＩCSを抑
え、小信号回路部４０で発生する異常動作を防止でき
る。
接続されたトランジスタＱ６のエピタキシャル層１０
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳがオン状態になる。実施の形態１においては、
Ｐ基板１の接地が接地側パワートランジスタのエピタキ
シャル層１０と電源側パワートランジスタのエピタキシ
ャル層１１間に設けられ、ＮＰＮ寄生トランジスタＱＳ
のコレクタ電流は、電源側パワートランジスタのエピタ
キシャル層１１およびＮ型のエピタキシャル層１２から
大部分が供給されるので、ＮＰＮ寄生トランジスタＱＳ
と小信号回路部４０との間のコレクタ直列抵抗Ｒcsが大
きくなり、小信号回路部４０に流れる寄生電流ＩCSを抑
え、小信号回路部４０で発生する異常動作を防止でき
る。
【００３２】上述のように、ＮＰＮ寄生トランジスタＱ
Ｓの電流は主に電源側パワートランジスタのエピタキシ
ャル層１１および、Ｎ型島のエピタキシャル層１２から
電流を引く。
Ｓの電流は主に電源側パワートランジスタのエピタキシ
ャル層１１および、Ｎ型島のエピタキシャル層１２から
電流を引く。
【００３３】さらに、従来の技術の場合には、アルミ配
線板９に電源電圧が印加され、その電源電圧と寄生トラ
ンジスタＱＳのエミッタ電極との電位差は数Ｖ以上ある
が、実施の形態１においては、アルミ配線板９が接地さ
れているので、アルミ配線板９と寄生トランジスタＱＳ
のエミッタ電極との電位差は１Ｖ程度となり、そのため
にＮ型島のエピタキシャル層１２を流れる電流ＩC2によ
る電力消費が小さくなる利点がある。
線板９に電源電圧が印加され、その電源電圧と寄生トラ
ンジスタＱＳのエミッタ電極との電位差は数Ｖ以上ある
が、実施の形態１においては、アルミ配線板９が接地さ
れているので、アルミ配線板９と寄生トランジスタＱＳ
のエミッタ電極との電位差は１Ｖ程度となり、そのため
にＮ型島のエピタキシャル層１２を流れる電流ＩC2によ
る電力消費が小さくなる利点がある。
【００３４】この消費電力を具体的に計算すると、例え
ば、電源電圧が１２Ｖ、ＮＰＮ寄生トランジスタＱＳの
ＰＮ接合間電圧を０．７Ｖ、寄生電流ＩCを０．１Ａと
仮定すると、従来例では、消費電力はＮＰＮ寄生トラン
ジスタＱＳのＰＮ接合に印加される電圧とそこを流れる
電流との積となり、（１２Ｖ＋０．７Ｖ）×０．１Ａ＝
１．２７Ｗである。
ば、電源電圧が１２Ｖ、ＮＰＮ寄生トランジスタＱＳの
ＰＮ接合間電圧を０．７Ｖ、寄生電流ＩCを０．１Ａと
仮定すると、従来例では、消費電力はＮＰＮ寄生トラン
ジスタＱＳのＰＮ接合に印加される電圧とそこを流れる
電流との積となり、（１２Ｖ＋０．７Ｖ）×０．１Ａ＝
１．２７Ｗである。
【００３５】しかしながら、本実施の形態１によれば、
ＮＰＮ寄生トランジスタＱＳでの電力はマルチコレクタ
として計算でき、電源電圧が印加されたＰＮ接合と電源
電圧が印加されていないＰＮ接合との電力の和と考える
ことができる。本実施の形態１においては、例えば、電
源側パワートランジスタのエピタキシャル層１１からの
電流が７０％、Ｎ型島のエピタキシャル層１２からの電
流が３０％であると仮定すると、全体の消費電力は、
｛（１２Ｖ＋０．７Ｖ）×０．１Ａ×０．７｝＋｛０．
７Ｖ×０．１Ａ×０．３｝＝０．９１Ｗとなり、従来例
と比べ消費電力が小さくなることがわかる。これは、モ
ータの逆転や制動が頻繁に行われる場合は、きわめて有
効となる これにより、従来例で電源と出力間に流れて
いた寄生による電流Ｉｃが、接地と出力間に流れるた
め、消費電力を削減できる。
ＮＰＮ寄生トランジスタＱＳでの電力はマルチコレクタ
として計算でき、電源電圧が印加されたＰＮ接合と電源
電圧が印加されていないＰＮ接合との電力の和と考える
ことができる。本実施の形態１においては、例えば、電
源側パワートランジスタのエピタキシャル層１１からの
電流が７０％、Ｎ型島のエピタキシャル層１２からの電
流が３０％であると仮定すると、全体の消費電力は、
｛（１２Ｖ＋０．７Ｖ）×０．１Ａ×０．７｝＋｛０．
７Ｖ×０．１Ａ×０．３｝＝０．９１Ｗとなり、従来例
と比べ消費電力が小さくなることがわかる。これは、モ
ータの逆転や制動が頻繁に行われる場合は、きわめて有
効となる これにより、従来例で電源と出力間に流れて
いた寄生による電流Ｉｃが、接地と出力間に流れるた
め、消費電力を削減できる。
【００３６】実施の形態２．図３は、本発明の実施の形
態２によるモータドライブ回路用半導体装置の平面図を
示す図である。図３において、図１，図２と同一の番号
は同一の要素を表わすのでその説明を省略する。図３が
図１と異なるところは、Ｎ型島のエピタキシャル層１２
が接地側パワートランジスタのエピタキシャル層１０お
よび電源側パワートランジスタのエピタキシャル層１１
を包囲していることにある。
態２によるモータドライブ回路用半導体装置の平面図を
示す図である。図３において、図１，図２と同一の番号
は同一の要素を表わすのでその説明を省略する。図３が
図１と異なるところは、Ｎ型島のエピタキシャル層１２
が接地側パワートランジスタのエピタキシャル層１０お
よび電源側パワートランジスタのエピタキシャル層１１
を包囲していることにある。
【００３７】図３において、電源側パワートランジスタ
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地されている。電源側パ
ワートランジスタのエピタキシャル層１１中のエミッタ
電極と接地側パワートランジスタのエピタキシャル層１
０中のコレクタ電極は端子は各相それぞれ相互に接続さ
れ、さらに、対応のモータドライブ回路１００の端子２
１，２２，２３にも接続される。Ｎ型島のエピタキシャ
ル層１２中の各Ｎ+層は、アルミ配線板９を介して接地
される。
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地されている。電源側パ
ワートランジスタのエピタキシャル層１１中のエミッタ
電極と接地側パワートランジスタのエピタキシャル層１
０中のコレクタ電極は端子は各相それぞれ相互に接続さ
れ、さらに、対応のモータドライブ回路１００の端子２
１，２２，２３にも接続される。Ｎ型島のエピタキシャ
ル層１２中の各Ｎ+層は、アルミ配線板９を介して接地
される。
【００３８】実施の形態２においは、Ｎ型島のエピタキ
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０と電源側パワートランジスタのエピタキシャ
ル層１１を包囲する以外は実施の形態１と同じである
が、この包囲によって、ＮＰＮ寄生トランジスタＱＳは
Ｎ型島のエピタキシャル層１２からより多くの電流を引
くことができるので、ＮＰＮ寄生トランジスタＱＳと小
信号回路部４０との間のコレクタ直列抵抗Ｒcsが大きく
なり、小信号回路部４０に流れる寄生電流ＩCSを抑え、
小信号回路部４０で発生する異常動作を防止できる。
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０と電源側パワートランジスタのエピタキシャ
ル層１１を包囲する以外は実施の形態１と同じである
が、この包囲によって、ＮＰＮ寄生トランジスタＱＳは
Ｎ型島のエピタキシャル層１２からより多くの電流を引
くことができるので、ＮＰＮ寄生トランジスタＱＳと小
信号回路部４０との間のコレクタ直列抵抗Ｒcsが大きく
なり、小信号回路部４０に流れる寄生電流ＩCSを抑え、
小信号回路部４０で発生する異常動作を防止できる。
【００３９】また、従来技術の場合はＮ型島のエピタキ
シャル層１２のアルミ配線板９に電源電圧が印加され、
その電源電圧と寄生トランジスタＱＳのエミッタ電極と
の電位差は数Ｖ以上あるが、実施の形態２においては、
Ｎ型島のエピタキシャル層１２のアルミ配線板９が接地
されているので、Ｎ型島のエピタキシャル層１２のアル
ミ配線板９と寄生トランジスタＱＳのエミッタ電極との
電位差は１Ｖ程度となり、Ｎ型島のエピタキシャル層１
２を流れる電流ＩC2による電力消費が小さくなる利点が
ある。
シャル層１２のアルミ配線板９に電源電圧が印加され、
その電源電圧と寄生トランジスタＱＳのエミッタ電極と
の電位差は数Ｖ以上あるが、実施の形態２においては、
Ｎ型島のエピタキシャル層１２のアルミ配線板９が接地
されているので、Ｎ型島のエピタキシャル層１２のアル
ミ配線板９と寄生トランジスタＱＳのエミッタ電極との
電位差は１Ｖ程度となり、Ｎ型島のエピタキシャル層１
２を流れる電流ＩC2による電力消費が小さくなる利点が
ある。
【００４０】消費電力を具体的に計算すると、本実施の
形態２によれば、実施の形態１と同様に、ＮＰＮ寄生ト
ランジスタＱＳでの電力はマルチコレクタとして計算で
き、電源電圧が印加されたＰＮ接合と電源電圧が印加さ
れていないＰＮ接合との電力の和と考えることができ
る。本実施の形態２においては、Ｎ型島のエピタキシャ
ル層１２からより多くの電流を引くことができるので、
例えば、電源側パワートランジスタのエピタキシャル層
１１からの電流が６０％、Ｎ型島のエピタキシャル層１
２からの電流が４０％であると仮定すると、全体の消費
電力は、｛（１２Ｖ＋０．７Ｖ）×０．１Ａ×０．６｝
＋｛０．７Ｖ×０．１Ａ×０．４｝＝０．８Ｗとなり、
従来例と比べ消費電力が小さくなることがわかる。
形態２によれば、実施の形態１と同様に、ＮＰＮ寄生ト
ランジスタＱＳでの電力はマルチコレクタとして計算で
き、電源電圧が印加されたＰＮ接合と電源電圧が印加さ
れていないＰＮ接合との電力の和と考えることができ
る。本実施の形態２においては、Ｎ型島のエピタキシャ
ル層１２からより多くの電流を引くことができるので、
例えば、電源側パワートランジスタのエピタキシャル層
１１からの電流が６０％、Ｎ型島のエピタキシャル層１
２からの電流が４０％であると仮定すると、全体の消費
電力は、｛（１２Ｖ＋０．７Ｖ）×０．１Ａ×０．６｝
＋｛０．７Ｖ×０．１Ａ×０．４｝＝０．８Ｗとなり、
従来例と比べ消費電力が小さくなることがわかる。
【００４１】実施の形態３．図４は、本発明の実施の形
態３によるモータドライブ回路用半導体装置の平面図を
示す図である。図５は、図４の４Ａ−４Ｂ線で切断した
半導体集積回路の断面図である。図４，５において、図
１，２と同一の番号は同一の要素を表わすのでその説明
を省略する。
態３によるモータドライブ回路用半導体装置の平面図を
示す図である。図５は、図４の４Ａ−４Ｂ線で切断した
半導体集積回路の断面図である。図４，５において、図
１，２と同一の番号は同一の要素を表わすのでその説明
を省略する。
【００４２】図４において、電源側パワートランジスタ
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地されている。電源側パ
ワートランジスタのエピタキシャル層１１中のエミッタ
電極と接地側パワートランジスタのエピタキシャル層１
０中のコレクタ電極は端子は各相それぞれ相互に接続さ
れ、さらに、対応のモータドライブ回路１００の端子２
１，２２，２３にも接続される。
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地されている。電源側パ
ワートランジスタのエピタキシャル層１１中のエミッタ
電極と接地側パワートランジスタのエピタキシャル層１
０中のコレクタ電極は端子は各相それぞれ相互に接続さ
れ、さらに、対応のモータドライブ回路１００の端子２
１，２２，２３にも接続される。
【００４３】分離領域２６は、各層がアルミ配線板５を
介して接地される。一方、Ｎ型島のエピタキシャル層１
２は、アルミ配線板９を介して接地される。
介して接地される。一方、Ｎ型島のエピタキシャル層１
２は、アルミ配線板９を介して接地される。
【００４４】この図４，図５が従来の図１０，図１１と
異なる点は、Ｎ型島のエピタキシャル層が、接地側パワ
ートランジスタのエピタキシャル層１０と電源側パワー
トランジスタのエピタキシャル層１１の間に挿入され、
そのＮ型島のエピタキシャル層を接地したことにある。
以下詳細に説明する。
異なる点は、Ｎ型島のエピタキシャル層が、接地側パワ
ートランジスタのエピタキシャル層１０と電源側パワー
トランジスタのエピタキシャル層１１の間に挿入され、
そのＮ型島のエピタキシャル層を接地したことにある。
以下詳細に説明する。
【００４５】このような接地することによって、寄生ト
ランジスタＱＳは接地をした分離領域２６の部分がベー
ス電極になり、トランジスタＱ６のエピタキシャル層１
０がエミッタ電極になり、Ｎ型島のエピタキシャル層１
２、トランジスタＱ１〜Ｑ３のエピタキシャル層１１お
よび小信号回路部のエピタキシャル層３０，３１等がコ
レクタの働きをする。モータドライブ回路１００の制御
によってモータ２００のコイルＬＷからＬＶの方向に電
流が切り替わったときには、上述のように、Ｑ６のコレ
クタの電位は、図９のように＋Ｖから過渡的に負電圧に
なる。
ランジスタＱＳは接地をした分離領域２６の部分がベー
ス電極になり、トランジスタＱ６のエピタキシャル層１
０がエミッタ電極になり、Ｎ型島のエピタキシャル層１
２、トランジスタＱ１〜Ｑ３のエピタキシャル層１１お
よび小信号回路部のエピタキシャル層３０，３１等がコ
レクタの働きをする。モータドライブ回路１００の制御
によってモータ２００のコイルＬＷからＬＶの方向に電
流が切り替わったときには、上述のように、Ｑ６のコレ
クタの電位は、図９のように＋Ｖから過渡的に負電圧に
なる。
【００４６】このとき、図５に示すように、端子２１に
接続されたトランジスタＱ６のエピタキシャル層１０
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳがオンになる。実施の形態３においては、接地
点がＮ型島のエピタキシャル層１２の点になるので、Ｎ
ＰＮ寄生トランジスタＱＳに供給される電流はＮ型島の
エピタキシャル層１２および電源側パワートランジスタ
のエピタキシャル層１１から大部分供給されるので、Ｎ
ＰＮ寄生トランジスタＱＳと小信号回路部４０との間の
コレクタ直列抵抗成分ＲCSが大きくなり、小信号回路部
４０に流れる寄生電流ＩCSを抑え、小信号回路部４０で
発生する異常動作を防止できる。
接続されたトランジスタＱ６のエピタキシャル層１０
（ＮＰＮ寄生トランジスタＱＳのエミッタ側）がベース
側よりも電位が低くなるので、このＮＰＮ寄生トランジ
スタＱＳがオンになる。実施の形態３においては、接地
点がＮ型島のエピタキシャル層１２の点になるので、Ｎ
ＰＮ寄生トランジスタＱＳに供給される電流はＮ型島の
エピタキシャル層１２および電源側パワートランジスタ
のエピタキシャル層１１から大部分供給されるので、Ｎ
ＰＮ寄生トランジスタＱＳと小信号回路部４０との間の
コレクタ直列抵抗成分ＲCSが大きくなり、小信号回路部
４０に流れる寄生電流ＩCSを抑え、小信号回路部４０で
発生する異常動作を防止できる。
【００４７】また、従来技術の場合はＮ型島のエピタキ
シャル層１２のアルミ配線板９に電源電圧が印加され、
その電源電圧と寄生トランジスタＱＳのエミッタ電極と
の電位差は数Ｖ以上あるが、実施の形態３においては、
Ｎ型島のエピタキシャル層１２のアルミ配線板９が接地
されているので、Ｎ型島のエピタキシャル層１２のアル
ミ配線板９と寄生トランジスタＱＳのエミッタ電極との
電位差は１Ｖ程度となり、Ｎ型島のエピタキシャル層１
２を流れる電流ＩC2による電力消費が小さくなる利点が
ある。その消費電力の減少の程度は、コレクタ電流はＮ
型島のエピタキシャル層１２からより多く供給されるの
で、実施の形態１，２と比べてより大きくなる。
シャル層１２のアルミ配線板９に電源電圧が印加され、
その電源電圧と寄生トランジスタＱＳのエミッタ電極と
の電位差は数Ｖ以上あるが、実施の形態３においては、
Ｎ型島のエピタキシャル層１２のアルミ配線板９が接地
されているので、Ｎ型島のエピタキシャル層１２のアル
ミ配線板９と寄生トランジスタＱＳのエミッタ電極との
電位差は１Ｖ程度となり、Ｎ型島のエピタキシャル層１
２を流れる電流ＩC2による電力消費が小さくなる利点が
ある。その消費電力の減少の程度は、コレクタ電流はＮ
型島のエピタキシャル層１２からより多く供給されるの
で、実施の形態１，２と比べてより大きくなる。
【００４８】消費電力を具体的に計算すると、本実施の
形態３によれば、実施の形態１ど同様に、ＮＰＮ寄生ト
ランジスタＱＳでの電力はマルチコレクタとして計算で
き、電源電圧が印加されたＰＮ接合と電源電圧が印加さ
れていないＰＮ接合との電力の和と考えることができ
る。本実施の形態３においては、Ｎ型島のエピタキシャ
ル層１２が電源側パワートランジスタのエピタキシャル
層１１よりもよりＮＰＮ寄生トランジスタＱＳに近いの
で、ＮＰＮ寄生トランジスタＱＳのコレクタ電流はＮ型
島のエピタキシャル層１２の方が電源側パワートランジ
スタのエピタキシャル層１１よりもより多くの電流を引
くことができる。例えば、電源側パワートランジスタの
エピタキシャル層１１からの電流が４０％、Ｎ型島のエ
ピタキシャル層１２からの電流が６０％であると仮定す
ると、全体の消費電力は、｛（１２Ｖ＋０．７Ｖ）×
０．１Ａ×０．４｝＋｛０．７Ｖ×０．１Ａ×０．６｝
＝０．５５Ｗとなり、従来例と比べ消費電力が小さくな
ることがわかる。
形態３によれば、実施の形態１ど同様に、ＮＰＮ寄生ト
ランジスタＱＳでの電力はマルチコレクタとして計算で
き、電源電圧が印加されたＰＮ接合と電源電圧が印加さ
れていないＰＮ接合との電力の和と考えることができ
る。本実施の形態３においては、Ｎ型島のエピタキシャ
ル層１２が電源側パワートランジスタのエピタキシャル
層１１よりもよりＮＰＮ寄生トランジスタＱＳに近いの
で、ＮＰＮ寄生トランジスタＱＳのコレクタ電流はＮ型
島のエピタキシャル層１２の方が電源側パワートランジ
スタのエピタキシャル層１１よりもより多くの電流を引
くことができる。例えば、電源側パワートランジスタの
エピタキシャル層１１からの電流が４０％、Ｎ型島のエ
ピタキシャル層１２からの電流が６０％であると仮定す
ると、全体の消費電力は、｛（１２Ｖ＋０．７Ｖ）×
０．１Ａ×０．４｝＋｛０．７Ｖ×０．１Ａ×０．６｝
＝０．５５Ｗとなり、従来例と比べ消費電力が小さくな
ることがわかる。
【００４９】実施の形態４．図６は、本発明の実施の形
態４によるモータドライブ回路用半導体装置の平面図を
示す図である。図６において、図１と同一の番号は同一
の要素を表わすのでその説明を省略する。
態４によるモータドライブ回路用半導体装置の平面図を
示す図である。図６において、図１と同一の番号は同一
の要素を表わすのでその説明を省略する。
【００５０】図６において、電源側パワートランジスタ
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地されている。電源側パ
ワートランジスタのエピタキシャル層１１中のエミッタ
電極と接地側パワートランジスタのエピタキシャル層１
０中のコレクタ電極は端子は各相それぞれ相互に接続さ
れ、さらに、対応のモータドライブ回路１００の端子２
１，２２，２３にも接続される。
のエピタキシャル層１１中のコレクタ電極はモータ駆動
電源電圧ＶＭに接続される。接地側パワートランジスタ
のエピタキシャル層１０中のエミッタ電極はアルミ配線
板６および抵抗１７を介して接地されている。電源側パ
ワートランジスタのエピタキシャル層１１中のエミッタ
電極と接地側パワートランジスタのエピタキシャル層１
０中のコレクタ電極は端子は各相それぞれ相互に接続さ
れ、さらに、対応のモータドライブ回路１００の端子２
１，２２，２３にも接続される。
【００５１】分離領域２６は、各層がアルミ配線板５を
介して接地される。一方、Ｎ型島のエピタキシャル層１
２は、アルミ配線板９を介して接地される。
介して接地される。一方、Ｎ型島のエピタキシャル層１
２は、アルミ配線板９を介して接地される。
【００５２】実施の形態４においは、Ｎ型島のエピタキ
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０を包囲する以外は実施の形態３と同じである
が、この包囲によって、ＮＰＮ寄生トランジスタＱＳは
Ｎ型島のエピタキシャル層１２からより多くの電流を引
くことができるので、ＮＰＮ寄生トランジスタＱＳと小
信号回路部４０との間のコレクタ直列抵抗成分ＲCSが大
きくなり、小信号回路部４０に流れる寄生電流ＩCSをさ
らに抑え、小信号回路部４０で発生する異常動作を防止
できる。
シャル層１２が接地側パワートランジスタのエピタキシ
ャル層１０を包囲する以外は実施の形態３と同じである
が、この包囲によって、ＮＰＮ寄生トランジスタＱＳは
Ｎ型島のエピタキシャル層１２からより多くの電流を引
くことができるので、ＮＰＮ寄生トランジスタＱＳと小
信号回路部４０との間のコレクタ直列抵抗成分ＲCSが大
きくなり、小信号回路部４０に流れる寄生電流ＩCSをさ
らに抑え、小信号回路部４０で発生する異常動作を防止
できる。
【００５３】また、従来技術の場合はＮ型島のエピタキ
シャル層１２のアルミ配線板９に電源電圧が印加され、
その電源電圧と寄生トランジスタＱＳのエミッタ電極と
の電位差は数Ｖ以上あるが、実施の形態４においては、
Ｎ型島のエピタキシャル層１２のアルミ配線板９が接地
されているので、Ｎ型島のエピタキシャル層１２のアル
ミ配線板９と寄生トランジスタＱＳのエミッタ電極との
電位差は１Ｖ程度となり、Ｎ型島のエピタキシャル層１
２を流れる電流ＩC2による電力消費が小さくなる利点が
ある。実施の形態４によれば、コレクタ電流は、上記の
実施の形態１〜３のいずれよりもＮ型島のエピタキシャ
ル層１２からより多く供給されるので、その消費電力の
減少の程度は、実施の形態１〜３と比べてより大きくな
る。
シャル層１２のアルミ配線板９に電源電圧が印加され、
その電源電圧と寄生トランジスタＱＳのエミッタ電極と
の電位差は数Ｖ以上あるが、実施の形態４においては、
Ｎ型島のエピタキシャル層１２のアルミ配線板９が接地
されているので、Ｎ型島のエピタキシャル層１２のアル
ミ配線板９と寄生トランジスタＱＳのエミッタ電極との
電位差は１Ｖ程度となり、Ｎ型島のエピタキシャル層１
２を流れる電流ＩC2による電力消費が小さくなる利点が
ある。実施の形態４によれば、コレクタ電流は、上記の
実施の形態１〜３のいずれよりもＮ型島のエピタキシャ
ル層１２からより多く供給されるので、その消費電力の
減少の程度は、実施の形態１〜３と比べてより大きくな
る。
【００５４】消費電力を具体的に計算すると、本実施の
形態４によれば、実施の形態１と同様に、ＮＰＮ寄生ト
ランジスタＱＳでの電力はマルチコレクタとして計算で
き、電源電圧が印加されたＰＮ接合と電源電圧が印加さ
れていないＰＮ接合との電力の和と考えることができ
る。本実施の形態４においては、Ｎ型島のエピタキシャ
ル層１２が電源側パワートランジスタのエピタキシャル
層１１よりもよりＮＰＮ寄生トランジスタＱＳに近くさ
らに、Ｎ型島のエピタキシャル層１２が接地側パワート
ランジスタのエピタキシャル層１０を包囲し、ＮＰＮ寄
生トランジスタＱＳはＮ型島のエピタキシャル層１２か
らさらにより多くの電流を引くことができる。例えば、
電源側パワートランジスタのエピタキシャル層１１から
の電流が３０％、Ｎ型島のエピタキシャル層１２からの
電流が７０％であると仮定すると、全体の消費電力は、
｛（１２Ｖ＋０．７Ｖ）×０．１Ａ×０．３｝＋｛０．
７Ｖ×０．１Ａ×０．７｝＝０．４３Ｗとなり、従来例
と比べさらに消費電力が小さくなることがわかる。
形態４によれば、実施の形態１と同様に、ＮＰＮ寄生ト
ランジスタＱＳでの電力はマルチコレクタとして計算で
き、電源電圧が印加されたＰＮ接合と電源電圧が印加さ
れていないＰＮ接合との電力の和と考えることができ
る。本実施の形態４においては、Ｎ型島のエピタキシャ
ル層１２が電源側パワートランジスタのエピタキシャル
層１１よりもよりＮＰＮ寄生トランジスタＱＳに近くさ
らに、Ｎ型島のエピタキシャル層１２が接地側パワート
ランジスタのエピタキシャル層１０を包囲し、ＮＰＮ寄
生トランジスタＱＳはＮ型島のエピタキシャル層１２か
らさらにより多くの電流を引くことができる。例えば、
電源側パワートランジスタのエピタキシャル層１１から
の電流が３０％、Ｎ型島のエピタキシャル層１２からの
電流が７０％であると仮定すると、全体の消費電力は、
｛（１２Ｖ＋０．７Ｖ）×０．１Ａ×０．３｝＋｛０．
７Ｖ×０．１Ａ×０．７｝＝０．４３Ｗとなり、従来例
と比べさらに消費電力が小さくなることがわかる。
【００５５】
【発明の効果】請求項１に係る発明は、誘導負荷駆動電
源電圧が印加される電源側パワートランジスタ、及び電
源側パワートランジスタに直列接続され、エミツタが接
地される接地側パワートランジスタからなるパワートラ
ンジスタ部と、電源側パワートランジスタ及び接地側パ
ワートランジスタの導通制御をする小信号系回路部とを
有し、電源側パワートランジスタと接地側パワートラン
ジスタとの接続点に接続された誘導負荷を駆動する半導
体装置において、Ｐ型基板上にＮ型エピタキシャル層が
形成され、Ｎ型エピタキシャル層中にＰ型分離領域が形
成されるとともに、Ｐ型分離領域により互いに分離され
た複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部が
複数のＮ型領域にそれぞれ形成され、電源側パワートラ
ンジスタが形成されたＮ型領域の第１の方向の側には、
Ｐ型分離領域を介して接地側パワートランジスタが形成
されたＮ型領域が配置され、二つのＮ型領域の間に位置
するＰ型分離領域が接地され、電源側パワートランジス
タが形成されたＮ型領域の第１の方向とは反対方向であ
る第２の方向の側には、小信号系回路部が形成されたＮ
型領域が配置され、二つのＮ型領域の間には、島状のＮ
型領域が二つのＮ型領域それぞれとＰ型分離領域を介し
て配置され、島状のＮ型領域が接地されるように構成さ
れるので、Ｎ型エピタキシャル層を流れる電流による電
力消費を小さくできる。さらに、昇進号回路部に流れる
寄生電流を抑え、小信号回路部で発生する異常動作を防
止できる。
源電圧が印加される電源側パワートランジスタ、及び電
源側パワートランジスタに直列接続され、エミツタが接
地される接地側パワートランジスタからなるパワートラ
ンジスタ部と、電源側パワートランジスタ及び接地側パ
ワートランジスタの導通制御をする小信号系回路部とを
有し、電源側パワートランジスタと接地側パワートラン
ジスタとの接続点に接続された誘導負荷を駆動する半導
体装置において、Ｐ型基板上にＮ型エピタキシャル層が
形成され、Ｎ型エピタキシャル層中にＰ型分離領域が形
成されるとともに、Ｐ型分離領域により互いに分離され
た複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部が
複数のＮ型領域にそれぞれ形成され、電源側パワートラ
ンジスタが形成されたＮ型領域の第１の方向の側には、
Ｐ型分離領域を介して接地側パワートランジスタが形成
されたＮ型領域が配置され、二つのＮ型領域の間に位置
するＰ型分離領域が接地され、電源側パワートランジス
タが形成されたＮ型領域の第１の方向とは反対方向であ
る第２の方向の側には、小信号系回路部が形成されたＮ
型領域が配置され、二つのＮ型領域の間には、島状のＮ
型領域が二つのＮ型領域それぞれとＰ型分離領域を介し
て配置され、島状のＮ型領域が接地されるように構成さ
れるので、Ｎ型エピタキシャル層を流れる電流による電
力消費を小さくできる。さらに、昇進号回路部に流れる
寄生電流を抑え、小信号回路部で発生する異常動作を防
止できる。
【００５６】請求項２に係る発明は、パワートランジス
タ部と小信号系回路との間に、Ｎ型のエピタキシャル層
を配置し接地すると共に、このＮ型のエピタキシャル層
はチップ端以外のパワートランジスタ部の３方を包囲す
るように構成されるので、Ｎ型エピタキシャル層からよ
り多くの電流を引くことができので、Ｎ型エピタキシャ
ル層を流れる電流による電力消費を小さくできる。さら
に、小信号回路部に流れる寄生電流を小さくでき、小信
号回路部で発生する異常動作を防止できる。
タ部と小信号系回路との間に、Ｎ型のエピタキシャル層
を配置し接地すると共に、このＮ型のエピタキシャル層
はチップ端以外のパワートランジスタ部の３方を包囲す
るように構成されるので、Ｎ型エピタキシャル層からよ
り多くの電流を引くことができので、Ｎ型エピタキシャ
ル層を流れる電流による電力消費を小さくできる。さら
に、小信号回路部に流れる寄生電流を小さくでき、小信
号回路部で発生する異常動作を防止できる。
【００５７】請求項３に係る発明は、誘導負荷駆動電源
電圧が印加される電源側パワートランジスタ、及び電源
側パワートランジスタに直列接続され、エミッタが接地
される接地側パワートランジスタからなるパワートラン
ジスタ部と、電源側パワートランジスタ及び接地側パワ
ートランジスタの導通制御をする小信号系回路部とを有
し、電源側パワートランジスタと接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、Ｐ型基板上にＮ型エピタキシャル層が形
成され、Ｎ型エピタキシャル層中にＰ型分離領域が形成
されるとともに、Ｐ型分離領域により互いに分離された
複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部が
複数のＮ型領域にそれぞれ形成され、電源側パワートラ
ンジスタが形成されたＮ型領域の第１の方向の側には、
Ｐ型分離領域を介して小信号系回路部が形成されたＮ型
領域が配置され、電源側パワートランジスタが形成され
たＮ型領域の第１の方向とは反対方向である第２の方向
の側には、接地側パワートランジスタが形成されたＮ型
領域が配置され、二つのＮ型領域の間には、島状のＮ型
領域が二つのＮ型領域それぞれとＰ型分離領域を介して
配置され、島状のＮ型領域、及び接地側パワートランジ
スタと島状のＮ型領域との間にあるＰ型分離領域が接地
されるように構成されるので、Ｎ型エピタキシャル層を
流れる電流による電力消費を小さくできる。さらに、小
信号回路部に流れる寄生電流を抑え、小信号回路部で発
生する異常動作を防止できる。
電圧が印加される電源側パワートランジスタ、及び電源
側パワートランジスタに直列接続され、エミッタが接地
される接地側パワートランジスタからなるパワートラン
ジスタ部と、電源側パワートランジスタ及び接地側パワ
ートランジスタの導通制御をする小信号系回路部とを有
し、電源側パワートランジスタと接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、Ｐ型基板上にＮ型エピタキシャル層が形
成され、Ｎ型エピタキシャル層中にＰ型分離領域が形成
されるとともに、Ｐ型分離領域により互いに分離された
複数のＮ型領域が形成され、電源側パワートランジス
タ、接地側パワートランジスタ、及び小信号系回路部が
複数のＮ型領域にそれぞれ形成され、電源側パワートラ
ンジスタが形成されたＮ型領域の第１の方向の側には、
Ｐ型分離領域を介して小信号系回路部が形成されたＮ型
領域が配置され、電源側パワートランジスタが形成され
たＮ型領域の第１の方向とは反対方向である第２の方向
の側には、接地側パワートランジスタが形成されたＮ型
領域が配置され、二つのＮ型領域の間には、島状のＮ型
領域が二つのＮ型領域それぞれとＰ型分離領域を介して
配置され、島状のＮ型領域、及び接地側パワートランジ
スタと島状のＮ型領域との間にあるＰ型分離領域が接地
されるように構成されるので、Ｎ型エピタキシャル層を
流れる電流による電力消費を小さくできる。さらに、小
信号回路部に流れる寄生電流を抑え、小信号回路部で発
生する異常動作を防止できる。
【００５８】請求項４に係る発明は、接地側パワートラ
ンジスタのエピタキシャル層と電源側パワートランジス
タのエピタキシャル層との間に、Ｎ型のエピタキシャル
層を配置し接地すると共に、このＮ型のエピタキシャル
層はチップ端以外の接地側パワートランジスタ部の３方
を包囲するように構成されるので、Ｎ型エピタキシャル
層を流れる電流による電力消費を小さくできる。さらに
小信号回路部に流れる寄生電流を抑え、小信号回路部で
発生する異常動作を防止できる。
ンジスタのエピタキシャル層と電源側パワートランジス
タのエピタキシャル層との間に、Ｎ型のエピタキシャル
層を配置し接地すると共に、このＮ型のエピタキシャル
層はチップ端以外の接地側パワートランジスタ部の３方
を包囲するように構成されるので、Ｎ型エピタキシャル
層を流れる電流による電力消費を小さくできる。さらに
小信号回路部に流れる寄生電流を抑え、小信号回路部で
発生する異常動作を防止できる。
【図１】本発明の実施の形態１による半導体装置の平面
図を示す図である。
図を示す図である。
【図２】本発明の実施の形態１による半導体装置の断面
図を示す図である。
図を示す図である。
【図３】本発明の実施の形態２による半導体装置の平面
図を示す図である。
図を示す図である。
【図４】本発明の実施の形態３による半導体装置の平面
図を示す図である。
図を示す図である。
【図５】本発明の実施の形態３による半導体装置の断面
図を示す図である。
図を示す図である。
【図６】本発明の実施の形態４による半導体装置の平面
図を示す図である。
図を示す図である。
【図７】モータドライブ回路の動作例を示す図である。
【図８】モータドライブ回路の動作例を示す図である。
【図９】モータドライブ回路の出力電圧波形を示す図で
ある。
ある。
【図１０】従来のモータドライブ用半導体装置の平面図
の一例を示す図である。
の一例を示す図である。
【図１１】従来のモータドライブ用半導体装置の断面図
の一例を示す図である。
の一例を示す図である。
【図１２】従来のモータドライブ用半導体装置で用いら
れる小信号回路の一例を示す図である。
れる小信号回路の一例を示す図である。
１…Ｐ型基板、２…埋め込み層、３…基板のチップ端、
５〜９…配線用のアルミ配線板、１０…接地側パワート
ランジスタのエピタキシャル層、１１…電源側パワート
ランジスタのエピタキシャル層、１２…Ｎ型島のエピタ
キシャル層、１３…ガラスコート、１５，１９…貫通
層、１６…層間膜、１８…絶縁層、２５〜２９…分離
層、３０，３１…小信号回路部中の素子、４０…小信号
回路部１００…モータドライブ回路、２００…モータ、
Ｑ１〜Ｑ３…電源側パワートランジスタ、Ｑ４〜Ｑ６…
接地側パワートランジスタ、ＱＳ…寄生トランジスタ
５〜９…配線用のアルミ配線板、１０…接地側パワート
ランジスタのエピタキシャル層、１１…電源側パワート
ランジスタのエピタキシャル層、１２…Ｎ型島のエピタ
キシャル層、１３…ガラスコート、１５，１９…貫通
層、１６…層間膜、１８…絶縁層、２５〜２９…分離
層、３０，３１…小信号回路部中の素子、４０…小信号
回路部１００…モータドライブ回路、２００…モータ、
Ｑ１〜Ｑ３…電源側パワートランジスタ、Ｑ４〜Ｑ６…
接地側パワートランジスタ、ＱＳ…寄生トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 川北 圭介
東京都千代田区大手町二丁目６番２号
三菱電機エンジニアリング株式会社内
(72)発明者 三宅 秀樹
東京都千代田区丸の内二丁目２番３号
三菱電機株式会社内
(56)参考文献 特開 平４−329665（ＪＰ，Ａ)
特開 平７−235601（ＪＰ，Ａ)
特開 平５−315438（ＪＰ，Ａ)
特開 平２−20056（ＪＰ，Ａ)
特開 平２−58350（ＪＰ，Ａ)
特開 昭56−98839（ＪＰ，Ａ)
特開 昭58−186947（ＪＰ，Ａ)
実開 昭63−15065（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/06
H01L 21/8222
Claims (4)
- 【請求項１】 誘導負荷駆動電源電圧が印加される電源
側パワートランジスタ、及び前記電源側パワートランジ
スタに直列接続され、エミツタが接地される接地側パワ
ートランジスタからなるパワートランジスタ部と、前記
電源側パワートランジスタ及び前記接地側パワートラン
ジスタの導通制御をする小信号系回路部とを有し、前記
電源側パワートランジスタと前記接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、 Ｐ型基板上にＮ型エピタキシャル層が形成され、前記Ｎ
型エピタキシャル層中にＰ型分離領域が形成されるとと
もに、前記Ｐ型分離領域により互いに分離された複数の
Ｎ型領域が形成され、前記電源側パワートランジスタ、
前記接地側パワートランジスタ、及び前記小信号系回路
部が前記複数のＮ型領域にそれぞれ形成され、 前記電源側パワートランジスタが形成されたＮ型領域の
第１の方向の側には、前記Ｐ型分離領域を介して前記接
地側パワートランジスタが形成されたＮ型領域が配置さ
れ、前記二つのＮ型領域の間に位置する前記Ｐ型分離領
域が接地され、 前記電源側パワートランジスタが形成されたＮ型領域の
前記第１の方向とは反対方向である第２の方向の側に
は、前記小信号系回路部が形成されたＮ型領域が配置さ
れ、前記二つのＮ型領域の間には、島状のＮ型領域が前
記二つのＮ型領域それぞれと前記Ｐ型分離領域を介して
配置され、 前記島状のＮ型領域が接地されるようにした ことを特徴
とする半導体装置。 - 【請求項２】 請求項１記載の半導体回路において、 前記Ｎ型のエピタキシャル層は、チップ端以外のパワー
トランジスタ部の３方を包囲するように設けられたこと
を特徴とする半導体装置。 - 【請求項３】 誘導負荷駆動電源電圧が印加される電源
側パワートランジスタ、及び前記電源側パワートランジ
スタに直列接続され、エミッタが接地される接地側パワ
ートランジスタからなるパワートランジスタ部と、前記
電源側パワートランジスタ及び前記接地側パワートラン
ジスタの導通制御をする小信号系回路部とを有し、前記
電源側パワートランジスタと前記接地側パワートランジ
スタとの接続点に接続された誘導負荷を駆動する半導体
装置において、 Ｐ型基板上にＮ型エピタキシャル層が形成され、前記Ｎ
型エピタキシャル層中にＰ型分離領域が形成されるとと
もに、前記Ｐ型分離領域により互いに分離された複数の
Ｎ型領域が形成され、前記電源側パワートランジスタ、
前記接地側パワートランジスタ、及び前記小信号系回路
部が前記複数のＮ型領域にそれぞれ形成され、 前記電源側パワートランジスタが形成されたＮ型領域の
第１の方向の側には、前記Ｐ型分離領域を介して前記小
信号系回路部が形成されたＮ型領域が配置され、 前記電源側パワートランジスタが形成されたＮ型領域の
前記第１の方向とは反対方向である第２の方向の側に
は、前記接地側パワートランジスタが形成されたＮ型領
域が配置され、前記二つのＮ型領域の間には、島状のＮ
型領域が前記二つのＮ型領域それぞれと前記Ｐ型分離領
域を介して配置され、 前記島状のＮ型領域、及び前記接地側パワートランジス
タと前記前記島状のＮ型領域との間にある前記Ｐ型分離
領域が接地されるようにした ことを特徴とする半導体装
置。 - 【請求項４】 請求項１記載の半導体回路において、 前記Ｎ型のエピタキシャル層は、チップ端以外の接地側
パワートランジスタ部の３方を包囲するように設けられ
たことを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09854496A JP3513610B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体装置 |
| TW085112076A TW343387B (en) | 1996-04-19 | 1996-10-03 | Semiconductor device |
| US08/731,466 US5753964A (en) | 1996-04-19 | 1996-10-15 | Semiconductor device for a motor driving circuit |
| KR1019960068469A KR100245918B1 (ko) | 1996-04-19 | 1996-12-20 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09854496A JP3513610B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09289255A JPH09289255A (ja) | 1997-11-04 |
| JP3513610B2 true JP3513610B2 (ja) | 2004-03-31 |
Family
ID=14222638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09854496A Expired - Fee Related JP3513610B2 (ja) | 1996-04-19 | 1996-04-19 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5753964A (ja) |
| JP (1) | JP3513610B2 (ja) |
| KR (1) | KR100245918B1 (ja) |
| TW (1) | TW343387B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3513609B2 (ja) * | 1996-04-19 | 2004-03-31 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2000217370A (ja) * | 1999-01-25 | 2000-08-04 | Mitsubishi Electric Corp | パルス幅変調方式によるｉｃ出力回路 |
| JP4128700B2 (ja) | 1999-09-08 | 2008-07-30 | ローム株式会社 | 誘導性負荷駆動回路 |
| JP2004247400A (ja) * | 2003-02-12 | 2004-09-02 | Renesas Technology Corp | 半導体装置 |
| KR101418396B1 (ko) * | 2007-11-19 | 2014-07-10 | 페어차일드코리아반도체 주식회사 | 전력 반도체 소자 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1215402B (it) * | 1987-03-31 | 1990-02-08 | Sgs Microelettronica Spa | Circuito integrato di pilotaggio di carichi induttivi riferiti a terra. |
| IT1231894B (it) * | 1987-10-15 | 1992-01-15 | Sgs Microelettronica Spa | Dispositivo integrato per schermare l'iniezione di cariche nel substrato. |
| JP2929292B2 (ja) * | 1988-08-24 | 1999-08-03 | 株式会社日立製作所 | 半導体装置 |
| JPH0364959A (ja) * | 1989-08-03 | 1991-03-20 | Toshiba Corp | 半導体集積回路 |
| JPH04329665A (ja) * | 1991-05-01 | 1992-11-18 | Matsushita Electron Corp | 駆動用半導体集積回路装置 |
| US5545917A (en) * | 1994-05-17 | 1996-08-13 | Allegro Microsystems, Inc. | Separate protective transistor |
-
1996
- 1996-04-19 JP JP09854496A patent/JP3513610B2/ja not_active Expired - Fee Related
- 1996-10-03 TW TW085112076A patent/TW343387B/zh not_active IP Right Cessation
- 1996-10-15 US US08/731,466 patent/US5753964A/en not_active Expired - Lifetime
- 1996-12-20 KR KR1019960068469A patent/KR100245918B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW343387B (en) | 1998-10-21 |
| JPH09289255A (ja) | 1997-11-04 |
| KR970072387A (ko) | 1997-11-07 |
| US5753964A (en) | 1998-05-19 |
| KR100245918B1 (ko) | 2000-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101431075A (zh) | 半导体器件和具有该半导体器件的逆变器电路 | |
| US4705322A (en) | Protection of inductive load switching transistors from inductive surge created overvoltage conditions | |
| JP3513609B2 (ja) | 半導体装置 | |
| JP3513610B2 (ja) | 半導体装置 | |
| JP4228210B2 (ja) | 半導体装置 | |
| KR100236814B1 (ko) | 반도체 장치 | |
| US4499673A (en) | Reverse voltage clamp circuit | |
| JPH0691193B2 (ja) | 半導体装置 | |
| KR100639221B1 (ko) | 반도체회로용 정전기 보호소자 | |
| JP3439042B2 (ja) | 半導体集積回路 | |
| JP3048790B2 (ja) | 半導体集積回路装置 | |
| JP3059906B2 (ja) | 半導体集積回路 | |
| JP2926801B2 (ja) | 半導体集積装置 | |
| JP4106804B2 (ja) | 集積回路用保護装置 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JP3286511B2 (ja) | 半導体集積回路 | |
| JP2599037B2 (ja) | 半導体集積回路 | |
| JPS60149147A (ja) | 半導体集積回路装置 | |
| JP3917689B2 (ja) | 半導体装置 | |
| JP2830092B2 (ja) | 半導体装置の静電保護素子 | |
| JPH0220056A (ja) | 半導体装置 | |
| JP3135277B2 (ja) | 過電圧保護装置 | |
| JP2878817B2 (ja) | 静電保護回路 | |
| JPH0770707B2 (ja) | Ｃｍｏｓ入力保護回路 | |
| JP3117260B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |