JP2004247400A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004247400A JP2004247400A JP2003033602A JP2003033602A JP2004247400A JP 2004247400 A JP2004247400 A JP 2004247400A JP 2003033602 A JP2003033602 A JP 2003033602A JP 2003033602 A JP2003033602 A JP 2003033602A JP 2004247400 A JP2004247400 A JP 2004247400A
- Authority
- JP
- Japan
- Prior art keywords
- well
- type
- buried layer
- region
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims description 19
- 230000003071 parasitic effect Effects 0.000 abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 10
- 230000007257 malfunction Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Inverter Devices (AREA)
Abstract
【課題】寄生のサイリスタの発生を防止する、半導体装置を得ること。
【解決手段】Ｐ―ＳＵＢ５０上に形成したＮ−エピタキシャル領域５３を他のＮ−エピタキシャル領域から分離するＰ型埋め込み層５４と、Ｎ−エピタキシャル領域５３内でＮウエル内に形成されたドレイン６１と、Ｎウエルと接合しないようＮウエルの測面部を囲むＰウエル内に形成されたソース６２と、ドレイン６１とソース６２の上層部に形成されたゲート６０と、ＮウエルおよびＰウエルの下部で、Ｐウエルと接合するよう形成されたＰ型埋め込み層５２と、Ｐ型埋め込み層５２およびＰ―ＳＵＢ５０と接合するよう形成されたＮ＋埋め込み層５１とからなるＮチャンネルＭＯＳトランジスタで構成される半導体装置において、Ｎ−エピタキシャル領域５３、Ｐ―ＳＵＢ５０およびＰ型埋め込み層５４を接地電位に接続する。
【選択図】 図２
【解決手段】Ｐ―ＳＵＢ５０上に形成したＮ−エピタキシャル領域５３を他のＮ−エピタキシャル領域から分離するＰ型埋め込み層５４と、Ｎ−エピタキシャル領域５３内でＮウエル内に形成されたドレイン６１と、Ｎウエルと接合しないようＮウエルの測面部を囲むＰウエル内に形成されたソース６２と、ドレイン６１とソース６２の上層部に形成されたゲート６０と、ＮウエルおよびＰウエルの下部で、Ｐウエルと接合するよう形成されたＰ型埋め込み層５２と、Ｐ型埋め込み層５２およびＰ―ＳＵＢ５０と接合するよう形成されたＮ＋埋め込み層５１とからなるＮチャンネルＭＯＳトランジスタで構成される半導体装置において、Ｎ−エピタキシャル領域５３、Ｐ―ＳＵＢ５０およびＰ型埋め込み層５４を接地電位に接続する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
この発明は半導体装置に関するものであり、特に、例えばモータのドライバＩＣの出力トランジスタに関するものである。
【０００２】
【従来の技術】
近年、半導体装置は高密度で高性能を達成するため、ますます複雑な構造となる傾向にある。そのため、複雑な構造の半導体装置は様々な寄生トランジスタ等の寄生素子を形成することとなり、この寄生トランジスタ等が半導体装置の動作に悪影響を及ぼすことがある。
【０００３】
例えば、外来サージなどにより半導体装置の回路にトリガが入力されると、半導体装置の回路中に発生する寄生のサイリスタがターンオンし、過大な電流が流れ続けるラッチアップ現象が引き起こされる場合がある。具体的には、モータなどのドライバインバータＩＣ等に用いる三相下側アームにおける下側駆動用出力トランジスタにおいてはトランジスタのスイッチング時にモータ駆動コイルに起因する逆起電力が発生し、不要な負電位が生起するため、ラッチアップ現象が深刻な問題となる。
【０００４】
半導体装置のうちＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ構造に着目した場合、ＭＯＳトランジスタ内に次のような寄生のトランジスタが形成される。例えばＮチャンネルＭＯＳトランジスタ（以下、ＮＭＯＳという）の場合、ＮＭＯＳのドレイン領域を形成するＮウエルとこのＮウエルの直下でＰ型のシリコン基板上に形成されるＮ型の埋め込み層、Ｐ型のシリコン基板、このＮＭＯＳとは分離した位置に形成されたＮ型のシリコン層で形成される島領域がそれぞれエミッタ、ベース、コレクタとして機能する寄生のＮＰＮトランジスタを構成する。そして、例えばエミッタであるドレインに負の電圧が印加されると寄生のＮＰＮトランジスタが動作してＮ型のシリコン層で形成される他の島領域から電流を引き出すこととなる。この引き出し電流が大きいと、ＮＰＮトランジスタが半導体装置の誤動作を招くこととなる。その上、このようにして発生した寄生のＮＰＮトランジスタとこの他の場所で発生した寄生のＰＮＰトランジスタが寄生サイリスタ構造を形成すると、外来サージ等によりサイリスタがターンオンしてラッチアップ現象を引き起こし、最悪の場合半導体装置の素子を熱破壊させることとなる。
【０００５】
また従来のＭＯＳトランジスタとしては、フルアイソレーションタイプのＭＯＳトランジスタも使われている。例えば、このフルアイソレーションタイプのＮチャンネルＭＯＳトランジスタ（以下、ＮＭＯＳという）の場合は、Ｐ型のシリコン基板上に形成したＮ型のエピタキシャル領域をＰ型の分離領域により分離して複数の島領域を形成し、各島領域にＮＭＯＳを形成している。各島領域はＮ型のエピタキシャル領域で構成されており、Ｎ型のエピタキシャル領域内は、Ｎウエル内に形成されたドレイン領域とＰウエル内に形成されたソース領域さらにゲート等で構成され、Ｎウエルの周囲（側面部）はＰウエルで囲むよう構成されている。ＮウエルとＰウエルの直下にはＮウエルおよびＰウエルと接合するようＰ型の埋め込み層が形成され、ＮウエルをＰウエルとＰ型の埋め込み層で囲んでいる。さらに、Ｐ型の埋め込み層の直下でＰ型のシリコン基板の上部にはＮ型の埋め込み層が形成され、島領域の最外周側面部に位置するＮ型のエピタキシャル領域と接合されており、ＰウエルとＰ型の埋め込み層をＮ型のエピタキシャル領域とＮ型の埋め込み層で囲んでいる。このように、ＮウエルとＮ＋埋め込み領域の間をＰ＋埋め込み領域で遮断した構造となっているので、ＮウエルおよびＮ＋埋め込み層をエミッタ、Ｐ型のシリコン基板をベース、他の島領域のうちをＮ型のシリコン層で形成される部分をコレクタとする寄生のＮＰＮトランジスタの発生を防止し、他の島領域から電流を引き抜くことを防止している。
【０００６】
また、従来の特許文献１に記載のＢｉＣＭＯＳトランジスタは、次のような構造を有している。すなわち、Ｐ型のシリコン基板上に形成したＮ型のエピタキシャル領域をＰ＋型の分離領域により分離して複数の島領域を形成し、各島領域にＰチャンネルＭＯＳＦＥＴ（以下、ＰＭＯＳという）およびＮＰＮバイポーラトランジスタを形成している。さらに、ＰＭＯＳトランジスタのソースとドレインが形成されるＮ型のエピタキシャル領域の周囲（側面部）をＰ＋導出領域で囲むとともに、ＰＭＯＳトランジスタの下部にはＰ＋導出領域と接合するようＰ＋埋め込み領域を形成しており、ＰＭＯＳをＰ＋導出領域とＰ＋埋め込み領域で囲んでいる。そして、Ｐ＋導出領域とＰ＋埋め込み領域が形成されているＮ型のエピタキシャル領域の周囲（側面部）をＮ＋導出領域で囲むとともに、Ｐ＋埋め込み領域の下部にはＮ＋導出領域およびＰ＋埋め込み領域と接合するようＮ＋埋め込み領域を形成している。このようにしてＰ＋導出領域とＰ＋埋め込み領域をＮ＋導出領域とＮ＋埋め込み領域で囲む領域を形成する。このＰＭＯＳにあっては別の島領域にはＮＰＮバイポーラトランジスタを形成し、ＢｉＣＭＯＳを構成している。そして、Ｐ＋導出領域を接地電位（ＧＮＤ）に接続し、Ｎ＋導出領域を電源電位に接続している。このような構成のＢｉＣＭＯＳでは、寄生のＮＰＮトランジスタが発生することを防止している。
【０００７】
【特許文献１】
特開平１０−１０７１６８号公報（第３、４頁）
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来のフルアイソレーションタイプのＭＯＳトランジスタによれば、Ｎウエル直下のドレイン領域が例えば負電位に陥った場合、Ｐ型のシリコン基板、Ｎ＋埋め込み層、Ｐ型の埋め込み層、Ｎウエルからなる寄生ＰＮＰＮサイリスタがターンオンしてラッチアップが避けられないという事態が生ずるおそれがある。
【０００９】
また、上記特許文献１に記載の従来技術によれば、ＰＭＯＳとＮＰＮトランジスタから構成されるＢｉＣＭＯＳで発生する寄生のＮＰＮトランジスタには発生は防止できるが、寄生のサイリスタの発生を防止することはできない。
【００１０】
この発明は上記に鑑みてなされたものであって、寄生のサイリスタの発生を防止する、半導体装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明にかかる半導体装置にあっては、Ｐ型の半導体基板と、前記Ｐ型の半導体基板上に形成したＮ型エピタキシャル領域と、前記Ｎ型エピタキシャル領域を他のＮ型エピタキシャル領域から分離する第１のＰ型埋め込み層と、前記Ｎ型エピタキシャル領域内に形成されたＮウエルと、前記Ｎウエル内に形成されたドレイン領域と、前記Ｎウエルと接合しないよう前記Ｎウエルの測面部を囲むＰウエルと、前記Ｐウエル内に形成されたソース領域と、前記ドレイン領域と前記ソース領域の上層部に形成されたゲートと、前記Ｎウエルおよび前記Ｐウエルの下部で、前記Ｐウエルと接合し、前記Ｐ型の半導体基板および前記第１のＰ型埋め込み層と接合しないよう形成された第２のＰ型埋め込み層と、前記第２のＰ型埋め込み層および前記Ｐ型の半導体基板と接合し、前記Ｐウエル、前記Ｎウエルおよび前記第１のＰ型埋め込み層と接合しないよう形成されたＮ型の埋め込み層と、からなるＮチャンネルＭＯＳトランジスタで構成される半導体装置において、前記Ｎ型エピタキシャル領域、前記Ｐ型の半導体基板および前記第１のＰ型埋め込み層は、接地電位に接続されていることを特徴とする。
【００１２】
この発明によれば、トーテムポール出力形式の下側駆動用出力トランジスタに用いることができる半導体装置が、フルアイソレーションタイプのＮＭＯＳ構造を備え、ＮＭＯＳのＮ型エピタキシャル領域を接地電位に接続したので、寄生のサイリスタの発生を防止することができる。
【００１３】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１４】
実施の形態１．
図１〜３に従ってこの発明の実施の形態１について説明する。図１はこの発明の説明に先立ってインバータのスイッチング素子としての出力トランジスタが用いられるＩＣ回路構成の一例を示す図である。このＩＣ回路はモータなどのソレノイド負荷を駆動するドライバの回路であり、モータ本体３０、モータ本体３０を駆動させるよう制御するモータ駆動ＩＣ部９０およびモータ駆動電源２０からなる。
【００１５】
モータ駆動ＩＣ部９０は、三相電圧型インバータ回路で構成されており、各トランジスタは三相の上下アームからなる６個のスイッチングトランジスタからなる。モータ駆動電源端子４０は、上側駆動用トランジスタである３つのＮチャンネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ（以下、ＮＭＯＳという）のドレイン側の電極と電気的に接続されており、モータ電源２０から供給される電圧は、モータ駆動用端子４０を介して上側駆動用のＮＭＯＳ１０〜１２のドレインに供給される。ＮＭＯＳ１０〜１２のソース側電極はそれぞれモータ出力端子２１〜２３に接続され、モータ出力端子２１〜２３はそれぞれモータ本体３０内にあるモータ駆動コイル３１〜３３に接続されている。さらに、モータ出力端子２１〜２３は下側駆動用のトランジスタである３つのＮＭＯＳ１３〜１５のドレイン側の電極と電気的に接続されており、モータ駆動コイル３１〜３３からの電圧はモータ駆動端子２１〜２３を介して下側駆動用のＮＭＯＳ１３〜１５のドレインに供給される。そして、下側駆動用のＮＭＯＳ１３〜１５のソース側電極はそれぞれモータグランド端子４１を介してグランドに接続されている。
【００１６】
次に図１に示すこの回路の動作について説明する。例えばあるタイミングでＮＭＯＳ１０，１２，１４をオンにし、ＮＭＯＳ１１，１３，１５をオフにする場合について考える。このタイミングでは、ＮＭＯＳ１０、モータ出力端子２１、モータ３０、モータ出力端子２２、ＮＭＯＳ１４の順で電流が流れているため、モータ出力端子２１とモータ出力端子２２の間の電圧は、モータ駆動電源からの電圧がモータ出力端子２１をプラスの極として現れる。また、ＮＭＯＳ１２、モータ出力端子２３、モータ３０、モータ出力端子２２、ＮＭＯＳ１４の順で電流が流れているため、モータ出力端子２２とモータ出力端子２３の間の電圧は、モータ駆動電源からの電圧がモータ出力端子２２をマイナスの極として現れる。さらに、モータ出力端子２１とモータ出力端子２３はともにモータ駆動電源のプラス側に接続されているので短絡され、モータ出力端子２２とモータ出力端子２３の間の電圧は現れない。このように６つのＮＭＯＳ１０〜１５を所定のタイミングでオンまたはオフにしていくことでモータ出力端子２１〜２３の各線間電圧は正負の極性をもち、６つのモードで１周期の波となる。そして、モータ出力端子２１〜２３の各線間電圧は１２０°の位相差をもった三相交流となる。さらにＰＷＭ制御を用いて出力電圧のパルス数、パルス間隔、パルス幅等を制御して等価的に正弦波を作り出している。
【００１７】
この正弦波を利用してモータが駆動されているが、各ＮＭＯＳ１０〜１５のスイッチング時には、モータ駆動コイル２１〜２３によって逆起電力発生する。
【００１８】
そして、例えば前述の従来技術の説明において述べたように、下側駆動用出力トランジスタのドレイン領域に負電圧が印加されてしまう。
【００１９】
図２は、例えば負電圧発生に伴う寄生トランジスタの弊害を防止する回路例であり、この発明の実施の形態１にかかるＮＭＯＳ１３ａの断面構造と回路図を模式的に表した図である。ここでは図１において示した下側駆動用のＮＭＯＳ１３〜１５のうちの１つとして例えばＮＭＯＳ１３ａについて示している。この発明の実施の形態１にかかるＮＭＯＳ１３ａは、Ｐ型のシリコン基板（以下、Ｐ−ＳＵＢという）５０上にＮ−エピタキシャル領域５３ａ，５３ｂ，５３ｃを形成している。ＮＭＯＳ１３ａのドレイン６１はＮウエル内に形成されたＮ＋拡散層上に電極を取っている。また、ＮＭＯＳ１３ａのソース６２はＰウエル内に形成されたＮ＋拡散層およびＰ＋拡散層上に電極を取っている。そして、これらのドレイン６１、ソース６２はゲート６０とともにＮＭＯＳ１３ａを構成しており、ゲート６０直下のＰ＋拡散層とＰウエルがこのＮＭＯＳのチャンネル領域（バックゲート部分）となる。
【００２０】
また、Ｎウエルの側面部はＮ−エピタキシャル領域５３ｃによって囲まれ、Ｎウエルの側面部はＮ−エピタキシャル領域５３ｃを介してＰウエルによって囲むよう構成している。
【００２１】
また、ドレイン６１の形成されているＮウエルとソース６２の形成されているＰウエルの下部にはＰ型の埋め込み層５２が、ＮウエルおよびＰウエルと接続するよう形成されている。したがって、ＮＭＯＳ１３ａのＮウエルは、これと逆導電型のシリコン層で形成されるＰウエルとＰ型の埋め込み層５２で取り囲まれるような構造となっている。なお、前述のフルアイソレーションはこの取り囲みによるアイソレーションを指す。
【００２２】
さらに、Ｐ型の埋め込み層５２の下部にはＮ型の埋め込み層であるＮ＋埋め込み層５１が、Ｐ型の埋め込み層５２と接合するよう形成されている。ドレイン６１の形成されていない側でＰウエルの外側にはＮ型のシリコン層であるＮ−エピタキシャル領域５３ａ，５３ｂがＰウエル、Ｐ型の埋め込み層５２およびＮ＋埋め込み層５１と接合されるよう形成されている。
【００２３】
これにより、ＰウエルとＰ型の埋め込み層５２はＮ＋埋め込み層５１とＮ−エピタキシャル領域５３ａ，５３ｂによって囲まれた構造となっている。
【００２４】
また、Ｎ−エピタキシャル領域５３ａ，５３ｂの外側でＮＭＯＳ１３ａのソース６２、ドレイン６１、ゲート６０等が形成されていない側の外側に配置しているＰ型の埋め込み層５４ａ，５４ｂは素子分離のための層で、これにより１つの島領域を形成している。なお、Ｐ型の埋め込み層５４ａ，５４ｂは接地電位であるＧＮＤ７０に接続されている。
【００２５】
そしてこの実施の形態１では、Ｎ−エピタキシャル領域５３ａをメタル配線などによりＧＮＤ７０に接続しており、これによりＮ−エピタキシャル領域５３ａの電位がＧＮＤ７０の電位とほぼ同じ値となる。
【００２６】
ここで、この実施の形態１におけるＮＭＯＳの構成と従来用いられていたＮＭＯＳの構成の差異を明確にするため、従来用いられていたＮＭＯＳの構成についての問題点を説明する。図３はＮ−エピタキシャル領域５３ａがＧＮＤ７０に接続されていない場合のＮＭＯＳ１３ｂの構造を示した図である。ここで、図１のＮＭＯＳ１０〜１５のスイッチング時に、モータ駆動コイル３１〜３３によって逆起電力が発生し、モータ出力端子２２を介して下側駆動用出力トランジスタのＮＭＯＳ１３〜１５のドレイン電極へ負の起電力を発生させるタイミングがある。
【００２７】
このように例えばＮＯＭＳ１３ｂのドレイン６１に大きな負電圧が印加されると、ドレイン６１の下部にあるＮウエルをエミッタ、Ｐ型の埋め込み層５２をベース、Ｎ＋埋め込み層５１をコレクタとする寄生のＮＰＮトランジスタ８０と、Ｐ型の埋め込み層５２をコレクタ、Ｎ＋埋め込み層５１をベース、Ｐ−ＳＵＢ５０をエミッタとする寄生のＰＮＰトランジスタ８１が形成され、この寄生のＮＰＮトランジスタ８０と寄生のＰＮＰトランジスタ８１によって寄生のサイリスタが形成される。先述したように、ＮＭＯＳ１３ｂのドレイン６１に負電圧が印加されると、Ｎウエルの電位がＰ型の埋め込み層５２の電位よりも低くなり寄生のＮＰＮトランジスタ８０においてエミッタの電位がベースの電位より低くなるため寄生のＮＰＮトランジスタ８０はオン状態になる。さらにこれによってＮ＋埋め込み層５１の電位がＰ−ＳＵＢ５０の電位より低くなり寄生のＰＮＰトランジスタ８１においてベースの電位がエミッタの電位より低くなるため寄生のＰＮＰトランジスタ８１はオン状態になる。さらに寄生のＮＰＮトランジスタ８０によって増幅されてコレクタ（Ｐ型の拡散層５１）へ出力された電子は寄生のＰＮＰトランジスタ８１のベース（Ｐ型の拡散層５１）として電子を注入させることになる。同様に寄生のＰＮＰトランジスタ８１によって増幅されてコレクタ（Ｐ型の拡散層５１）へ出力された正孔は寄生のＮＰＮトランジスタ８０のベース（Ｐ型の拡散層５１）として正孔を注入させることになる。このようにして寄生のＰＮＰトランジスタ８１はＰ−ＳＵＢ５０から大電流を引き抜くことになり、寄生のＮＰＮトランジスタ８０と寄生のＰＮＰトランジスタ８１の電流は流れ続けてラッチアップ現象が起こるため、熱破壊によって素子の接合が破壊されることとなる。
【００２８】
一方、図２に戻り、この実施の形態１にかかるＮＭＯＳ１３ａにおいては先述したようにＮＭＯＳ１３ａのドレイン６１に大きな負電荷が印加された場合であっても、Ｎ−エピタキシャル領域５３ａがＧＮＤ７０に接続されているため、ＧＮＤ７０に接続されたＮ−エピタキシャル領域５３ａとＮ＋埋め込み層５１はＧＮＤ７０とほぼ同じ電位になり、さらにＰ−ＳＵＢ５０もＧＮＤ７０とほぼ同じ電位であるためＮ＋埋め込み層５１とＰ−ＳＵＢ５０の間には電位差がないものとみなせる。したがって、Ｐ型の埋め込み層５２をコレクタ、Ｎ＋埋め込み層５１をベース、Ｐ−ＳＵＢ５０をエミッタとする寄生のＰＮＰトランジスタは、エミッタとベースの間の電位差がないため動作しないこととなる。このため、図２において示したＮＭＯＳ１３ａには、図３において示したＮＭＯＳ１３ｂのような寄生のサイリスタは発生せずラッチアップ現象は起こらないので、ＮＭＯＳ１３ａを構成する素子の熱破壊等を防止することができる。
【００２９】
なお、図２に示すＮＭＯＳ１３ａの構造では、Ｎウエル、Ｐ型の埋め込み層５２、Ｎ＋埋め込み層５１によって寄生のＮＰＮトランジスタを形成するが、この寄生のＮＰＮトランジスタはＮ＋埋め込み層５１と同電位のＰ−ＳＵＢ５０から電流を引き抜くためドレイン６１から負電圧によってＮＭＯＳ１３ａを構成する素子の熱破壊等が引き起こされることはない。
【００３０】
このように実施の形態１によれば、Ｎ−エピタキシャル領域５３ａがＧＮＤ７０に接続されているため、Ｎ＋埋め込み層５１とＰ−ＳＵＢ５０の間には電位差がなくなる。したがって、Ｐ型の埋め込み層５２をコレクタ、Ｎ＋埋め込み層５１をベース、Ｐ−ＳＵＢ５０をエミッタとする寄生のＰＮＰトランジスタは動作しないため、寄生のサイリスタは発生せずラッチアップ現象は起こらず、ＮＭＯＳ１３ａを構成する素子の熱破壊等を防止することができる。
【００３１】
実施の形態２．
図４を用いてこの発明の実施の形態２について説明する。図４はこの発明の実施の形態２にかかるＮＭＯＳ１３ｃの断面構造と回路図を模式的に表した図であり、図４の各構成要素のうち図１〜図３に示す実施の形態１のＮＭＯＳ１３ａおよびＮＭＯＳ１３ｂと同一機能を達成する構成要素については同一番号を付しており重複する説明は省略する。この発明の実施の形態２にかかるＮＭＯＳ１３ｃでは、ソース６２とＧＮＤ７０の間に電流検出用抵抗などの素子を挿入することができるよう、Ｎ−エピタキシャル領域５３ａをメタル配線等により任意の電源電位（以下、ＶＭ７１という）に接続させている。
【００３２】
図４に示したＮＭＯＳ１３ｃにおいて、ＮＭＯＳ１３ｃのドレイン６１に大きな負電荷が印加された場合、Ｎ＋埋め込み層５１はＮ−エピタキシャル領域５３ａを介してＶＭ７１と電気的に接続されているため、Ｎ＋埋め込み層５１の電位は接地電位に接続されているＰ−ＳＵＢ５０より高電位になり、Ｎ＋埋め込み層５１とＰ−ＳＵＢ５０で構成される寄生のダイオードは逆方向バイアスがかかった状態になる。このため、Ｎ＋埋め込み層５１からＰ−ＳＵＢ５０に電流が流れることはない。そして、ＶＭ７１から供給される電流は、Ｎ−エピタキシャル領域５３ａ、Ｎ＋埋め込み層５１、Ｐ型の埋め込み層５２、Ｎウエルの順に流れていき、ドレイン６１に流れることとなる。したがって、図３のＮＭＯＳ構造で示した寄生のサイリスタは発生せずラッチアップ現象は起こらないので、ＮＯＭＳ１３ｃを構成する素子の熱破壊を防止することができる。
【００３３】
さらに、電流検出用抵抗などの素子を図１におけるＮＭＯＳ２７のソース６２と接地電位となっているモータグランド端子４１の間に挿入した場合、Ｐ＋拡散層とＰウエルからなるバックゲートの電位がモータグランド端子４１の電位（接地電位）よりも高くなる。この場合において、Ｎ−エピタキシャル領域５３ａが接地電位であったとすると、バックゲートを構成するＰウエルとＮ−エピタキシャル領域５３ａで構成される寄生のダイオードは順方向のバイアスがかかった状態になり、ＰウエルおよびＰ＋拡散層からＮ−エピタキシャル領域５３ａに電流が流れることになる。そして、この電流が半導体装置の誤動作を引き起こすこととなる。一方、この発明の実施の形態２にかかるＮＭＯＳ１３ｃによれば、Ｎ−エピタキシャル領域５３ａが電源電位に接続されているので、バックゲートを構成するＰウエルとＮ−エピタキシャル領域５３ａで構成される寄生のダイオードは逆方向のバイアスがかかった状態になり、Ｎ−エピタキシャル領域５３ａからＰウエルおよびＰ＋拡散層に電流が流れないこととなる。したがって、ソース６２とモータグランド端子４１の間に電流検出用抵抗等の素子を挿入してもＮＭＯＳ１３ｃは誤動作を起こすことはない。なお、Ｎ−エピタキシャル領域５３ａの拡散抵抗等によるＶＭ７１の電位の低下を無視すれば、ＶＭ７１の電位はバックゲートの電位と同じ又はそれ以上であればよい。
【００３４】
このように実施の形態２によれば、Ｎ−エピタキシャル領域５３ａがＶＭ７１に接続されているため、Ｎ＋埋め込み層５１の電位は接地電位に接続されているＰ−ＳＵＢ５０より高電位になり、Ｎ＋埋め込み層５１からＰ−ＳＵＢ５０に電流が流れることはない。したがって、Ｐ型の埋め込み層５２をコレクタ、Ｎ＋埋め込み層５１をベース、Ｐ−ＳＵＢ５０をエミッタとする寄生のＰＮＰトランジスタは動作しないため、寄生のサイリスタは発生せずラッチアップ現象は起こらず、ＮＯＭＳ１３ｃを構成する素子の熱破壊を防止することができる。さらに、Ｎ−エピタキシャル領域５３ａが電源電位に接続されているので、バックゲートを構成するＰウエルとＮ−エピタキシャル領域５３ａで構成される寄生のダイオードは逆方向のバイアスがかかった状態になり、Ｎ−エピタキシャル領域５３ａとＰウエルおよびＰ＋拡散層の間に電流が流れないこととなる。したがって、ソース６２とモータグランド端子４１の間に電流検出用抵抗等の素子を挿入してもＮＭＯＳ１３ｃは誤動作を起こすことはないという効果を奏する。
【００３５】
【発明の効果】
以上説明したとおり、この発明によれば、トーテムポール出力形式の下側駆動用出力トランジスタに用いることができる半導体装置がフルアイソレーションタイプのＮＭＯＳ構造を備え、ＮＭＯＳのＮ型エピタキシャル領域を接地電位に接続したので、寄生のサイリスタの発生を防止することができる。これによって、Ｐ型のシリコン基板から大電流を引き抜くラッチアップ現象の発生を防止することができ、半導体装置の熱破壊を防止することが可能となる。
【図面の簡単な説明】
【図１】この発明にかかる出力トランジスタが用いられる回路構成の概略を示した図である。
【図２】図２はこの発明の実施の形態１にかかるＮＭＯＳの断面構造と回路図を模式的に表した図である。
【図３】図３はＮ−エピタキシャル領域が接地電位に接地されていない場合のＮＭＯＳの断面構造と回路図を模式的に表した図である。
【図４】図４はこの発明の実施の形態２にかかるＮＭＯＳの断面構造と回路図を模式的に表した図である。
【符号の説明】
１０〜１５ ＮＭＯＳ、２０ モータ駆動電源、２１〜２３ モータ出力端子、３０ モータ本体、３１〜３３ モータ駆動コイル、４０ モータ駆動電源端子、４１ モータグランド端子、５０ Ｐ−ＳＵＢ、５１ Ｎ＋埋め込み層、５２，５４ａ，５４ｂ Ｐ型埋め込み層、５３ａ，５３ｂ，５３ｃ Ｎ−エピタキシャル領域、６０ ゲート、６１ ドレイン、６２ ソース、７０ 接地電位（ＧＮＤ）、７１ 電源電位（ＶＭ）、８０ 寄生ＮＰＮトランジスタ、８１ 寄生ＰＮＰトランジスタ、９０ モータ駆動ＩＣ部。
【発明の属する技術分野】
この発明は半導体装置に関するものであり、特に、例えばモータのドライバＩＣの出力トランジスタに関するものである。
【０００２】
【従来の技術】
近年、半導体装置は高密度で高性能を達成するため、ますます複雑な構造となる傾向にある。そのため、複雑な構造の半導体装置は様々な寄生トランジスタ等の寄生素子を形成することとなり、この寄生トランジスタ等が半導体装置の動作に悪影響を及ぼすことがある。
【０００３】
例えば、外来サージなどにより半導体装置の回路にトリガが入力されると、半導体装置の回路中に発生する寄生のサイリスタがターンオンし、過大な電流が流れ続けるラッチアップ現象が引き起こされる場合がある。具体的には、モータなどのドライバインバータＩＣ等に用いる三相下側アームにおける下側駆動用出力トランジスタにおいてはトランジスタのスイッチング時にモータ駆動コイルに起因する逆起電力が発生し、不要な負電位が生起するため、ラッチアップ現象が深刻な問題となる。
【０００４】
半導体装置のうちＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ構造に着目した場合、ＭＯＳトランジスタ内に次のような寄生のトランジスタが形成される。例えばＮチャンネルＭＯＳトランジスタ（以下、ＮＭＯＳという）の場合、ＮＭＯＳのドレイン領域を形成するＮウエルとこのＮウエルの直下でＰ型のシリコン基板上に形成されるＮ型の埋め込み層、Ｐ型のシリコン基板、このＮＭＯＳとは分離した位置に形成されたＮ型のシリコン層で形成される島領域がそれぞれエミッタ、ベース、コレクタとして機能する寄生のＮＰＮトランジスタを構成する。そして、例えばエミッタであるドレインに負の電圧が印加されると寄生のＮＰＮトランジスタが動作してＮ型のシリコン層で形成される他の島領域から電流を引き出すこととなる。この引き出し電流が大きいと、ＮＰＮトランジスタが半導体装置の誤動作を招くこととなる。その上、このようにして発生した寄生のＮＰＮトランジスタとこの他の場所で発生した寄生のＰＮＰトランジスタが寄生サイリスタ構造を形成すると、外来サージ等によりサイリスタがターンオンしてラッチアップ現象を引き起こし、最悪の場合半導体装置の素子を熱破壊させることとなる。
【０００５】
また従来のＭＯＳトランジスタとしては、フルアイソレーションタイプのＭＯＳトランジスタも使われている。例えば、このフルアイソレーションタイプのＮチャンネルＭＯＳトランジスタ（以下、ＮＭＯＳという）の場合は、Ｐ型のシリコン基板上に形成したＮ型のエピタキシャル領域をＰ型の分離領域により分離して複数の島領域を形成し、各島領域にＮＭＯＳを形成している。各島領域はＮ型のエピタキシャル領域で構成されており、Ｎ型のエピタキシャル領域内は、Ｎウエル内に形成されたドレイン領域とＰウエル内に形成されたソース領域さらにゲート等で構成され、Ｎウエルの周囲（側面部）はＰウエルで囲むよう構成されている。ＮウエルとＰウエルの直下にはＮウエルおよびＰウエルと接合するようＰ型の埋め込み層が形成され、ＮウエルをＰウエルとＰ型の埋め込み層で囲んでいる。さらに、Ｐ型の埋め込み層の直下でＰ型のシリコン基板の上部にはＮ型の埋め込み層が形成され、島領域の最外周側面部に位置するＮ型のエピタキシャル領域と接合されており、ＰウエルとＰ型の埋め込み層をＮ型のエピタキシャル領域とＮ型の埋め込み層で囲んでいる。このように、ＮウエルとＮ＋埋め込み領域の間をＰ＋埋め込み領域で遮断した構造となっているので、ＮウエルおよびＮ＋埋め込み層をエミッタ、Ｐ型のシリコン基板をベース、他の島領域のうちをＮ型のシリコン層で形成される部分をコレクタとする寄生のＮＰＮトランジスタの発生を防止し、他の島領域から電流を引き抜くことを防止している。
【０００６】
また、従来の特許文献１に記載のＢｉＣＭＯＳトランジスタは、次のような構造を有している。すなわち、Ｐ型のシリコン基板上に形成したＮ型のエピタキシャル領域をＰ＋型の分離領域により分離して複数の島領域を形成し、各島領域にＰチャンネルＭＯＳＦＥＴ（以下、ＰＭＯＳという）およびＮＰＮバイポーラトランジスタを形成している。さらに、ＰＭＯＳトランジスタのソースとドレインが形成されるＮ型のエピタキシャル領域の周囲（側面部）をＰ＋導出領域で囲むとともに、ＰＭＯＳトランジスタの下部にはＰ＋導出領域と接合するようＰ＋埋め込み領域を形成しており、ＰＭＯＳをＰ＋導出領域とＰ＋埋め込み領域で囲んでいる。そして、Ｐ＋導出領域とＰ＋埋め込み領域が形成されているＮ型のエピタキシャル領域の周囲（側面部）をＮ＋導出領域で囲むとともに、Ｐ＋埋め込み領域の下部にはＮ＋導出領域およびＰ＋埋め込み領域と接合するようＮ＋埋め込み領域を形成している。このようにしてＰ＋導出領域とＰ＋埋め込み領域をＮ＋導出領域とＮ＋埋め込み領域で囲む領域を形成する。このＰＭＯＳにあっては別の島領域にはＮＰＮバイポーラトランジスタを形成し、ＢｉＣＭＯＳを構成している。そして、Ｐ＋導出領域を接地電位（ＧＮＤ）に接続し、Ｎ＋導出領域を電源電位に接続している。このような構成のＢｉＣＭＯＳでは、寄生のＮＰＮトランジスタが発生することを防止している。
【０００７】
【特許文献１】
特開平１０−１０７１６８号公報（第３、４頁）
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来のフルアイソレーションタイプのＭＯＳトランジスタによれば、Ｎウエル直下のドレイン領域が例えば負電位に陥った場合、Ｐ型のシリコン基板、Ｎ＋埋め込み層、Ｐ型の埋め込み層、Ｎウエルからなる寄生ＰＮＰＮサイリスタがターンオンしてラッチアップが避けられないという事態が生ずるおそれがある。
【０００９】
また、上記特許文献１に記載の従来技術によれば、ＰＭＯＳとＮＰＮトランジスタから構成されるＢｉＣＭＯＳで発生する寄生のＮＰＮトランジスタには発生は防止できるが、寄生のサイリスタの発生を防止することはできない。
【００１０】
この発明は上記に鑑みてなされたものであって、寄生のサイリスタの発生を防止する、半導体装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、本発明にかかる半導体装置にあっては、Ｐ型の半導体基板と、前記Ｐ型の半導体基板上に形成したＮ型エピタキシャル領域と、前記Ｎ型エピタキシャル領域を他のＮ型エピタキシャル領域から分離する第１のＰ型埋め込み層と、前記Ｎ型エピタキシャル領域内に形成されたＮウエルと、前記Ｎウエル内に形成されたドレイン領域と、前記Ｎウエルと接合しないよう前記Ｎウエルの測面部を囲むＰウエルと、前記Ｐウエル内に形成されたソース領域と、前記ドレイン領域と前記ソース領域の上層部に形成されたゲートと、前記Ｎウエルおよび前記Ｐウエルの下部で、前記Ｐウエルと接合し、前記Ｐ型の半導体基板および前記第１のＰ型埋め込み層と接合しないよう形成された第２のＰ型埋め込み層と、前記第２のＰ型埋め込み層および前記Ｐ型の半導体基板と接合し、前記Ｐウエル、前記Ｎウエルおよび前記第１のＰ型埋め込み層と接合しないよう形成されたＮ型の埋め込み層と、からなるＮチャンネルＭＯＳトランジスタで構成される半導体装置において、前記Ｎ型エピタキシャル領域、前記Ｐ型の半導体基板および前記第１のＰ型埋め込み層は、接地電位に接続されていることを特徴とする。
【００１２】
この発明によれば、トーテムポール出力形式の下側駆動用出力トランジスタに用いることができる半導体装置が、フルアイソレーションタイプのＮＭＯＳ構造を備え、ＮＭＯＳのＮ型エピタキシャル領域を接地電位に接続したので、寄生のサイリスタの発生を防止することができる。
【００１３】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１４】
実施の形態１．
図１〜３に従ってこの発明の実施の形態１について説明する。図１はこの発明の説明に先立ってインバータのスイッチング素子としての出力トランジスタが用いられるＩＣ回路構成の一例を示す図である。このＩＣ回路はモータなどのソレノイド負荷を駆動するドライバの回路であり、モータ本体３０、モータ本体３０を駆動させるよう制御するモータ駆動ＩＣ部９０およびモータ駆動電源２０からなる。
【００１５】
モータ駆動ＩＣ部９０は、三相電圧型インバータ回路で構成されており、各トランジスタは三相の上下アームからなる６個のスイッチングトランジスタからなる。モータ駆動電源端子４０は、上側駆動用トランジスタである３つのＮチャンネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ（以下、ＮＭＯＳという）のドレイン側の電極と電気的に接続されており、モータ電源２０から供給される電圧は、モータ駆動用端子４０を介して上側駆動用のＮＭＯＳ１０〜１２のドレインに供給される。ＮＭＯＳ１０〜１２のソース側電極はそれぞれモータ出力端子２１〜２３に接続され、モータ出力端子２１〜２３はそれぞれモータ本体３０内にあるモータ駆動コイル３１〜３３に接続されている。さらに、モータ出力端子２１〜２３は下側駆動用のトランジスタである３つのＮＭＯＳ１３〜１５のドレイン側の電極と電気的に接続されており、モータ駆動コイル３１〜３３からの電圧はモータ駆動端子２１〜２３を介して下側駆動用のＮＭＯＳ１３〜１５のドレインに供給される。そして、下側駆動用のＮＭＯＳ１３〜１５のソース側電極はそれぞれモータグランド端子４１を介してグランドに接続されている。
【００１６】
次に図１に示すこの回路の動作について説明する。例えばあるタイミングでＮＭＯＳ１０，１２，１４をオンにし、ＮＭＯＳ１１，１３，１５をオフにする場合について考える。このタイミングでは、ＮＭＯＳ１０、モータ出力端子２１、モータ３０、モータ出力端子２２、ＮＭＯＳ１４の順で電流が流れているため、モータ出力端子２１とモータ出力端子２２の間の電圧は、モータ駆動電源からの電圧がモータ出力端子２１をプラスの極として現れる。また、ＮＭＯＳ１２、モータ出力端子２３、モータ３０、モータ出力端子２２、ＮＭＯＳ１４の順で電流が流れているため、モータ出力端子２２とモータ出力端子２３の間の電圧は、モータ駆動電源からの電圧がモータ出力端子２２をマイナスの極として現れる。さらに、モータ出力端子２１とモータ出力端子２３はともにモータ駆動電源のプラス側に接続されているので短絡され、モータ出力端子２２とモータ出力端子２３の間の電圧は現れない。このように６つのＮＭＯＳ１０〜１５を所定のタイミングでオンまたはオフにしていくことでモータ出力端子２１〜２３の各線間電圧は正負の極性をもち、６つのモードで１周期の波となる。そして、モータ出力端子２１〜２３の各線間電圧は１２０°の位相差をもった三相交流となる。さらにＰＷＭ制御を用いて出力電圧のパルス数、パルス間隔、パルス幅等を制御して等価的に正弦波を作り出している。
【００１７】
この正弦波を利用してモータが駆動されているが、各ＮＭＯＳ１０〜１５のスイッチング時には、モータ駆動コイル２１〜２３によって逆起電力発生する。
【００１８】
そして、例えば前述の従来技術の説明において述べたように、下側駆動用出力トランジスタのドレイン領域に負電圧が印加されてしまう。
【００１９】
図２は、例えば負電圧発生に伴う寄生トランジスタの弊害を防止する回路例であり、この発明の実施の形態１にかかるＮＭＯＳ１３ａの断面構造と回路図を模式的に表した図である。ここでは図１において示した下側駆動用のＮＭＯＳ１３〜１５のうちの１つとして例えばＮＭＯＳ１３ａについて示している。この発明の実施の形態１にかかるＮＭＯＳ１３ａは、Ｐ型のシリコン基板（以下、Ｐ−ＳＵＢという）５０上にＮ−エピタキシャル領域５３ａ，５３ｂ，５３ｃを形成している。ＮＭＯＳ１３ａのドレイン６１はＮウエル内に形成されたＮ＋拡散層上に電極を取っている。また、ＮＭＯＳ１３ａのソース６２はＰウエル内に形成されたＮ＋拡散層およびＰ＋拡散層上に電極を取っている。そして、これらのドレイン６１、ソース６２はゲート６０とともにＮＭＯＳ１３ａを構成しており、ゲート６０直下のＰ＋拡散層とＰウエルがこのＮＭＯＳのチャンネル領域（バックゲート部分）となる。
【００２０】
また、Ｎウエルの側面部はＮ−エピタキシャル領域５３ｃによって囲まれ、Ｎウエルの側面部はＮ−エピタキシャル領域５３ｃを介してＰウエルによって囲むよう構成している。
【００２１】
また、ドレイン６１の形成されているＮウエルとソース６２の形成されているＰウエルの下部にはＰ型の埋め込み層５２が、ＮウエルおよびＰウエルと接続するよう形成されている。したがって、ＮＭＯＳ１３ａのＮウエルは、これと逆導電型のシリコン層で形成されるＰウエルとＰ型の埋め込み層５２で取り囲まれるような構造となっている。なお、前述のフルアイソレーションはこの取り囲みによるアイソレーションを指す。
【００２２】
さらに、Ｐ型の埋め込み層５２の下部にはＮ型の埋め込み層であるＮ＋埋め込み層５１が、Ｐ型の埋め込み層５２と接合するよう形成されている。ドレイン６１の形成されていない側でＰウエルの外側にはＮ型のシリコン層であるＮ−エピタキシャル領域５３ａ，５３ｂがＰウエル、Ｐ型の埋め込み層５２およびＮ＋埋め込み層５１と接合されるよう形成されている。
【００２３】
これにより、ＰウエルとＰ型の埋め込み層５２はＮ＋埋め込み層５１とＮ−エピタキシャル領域５３ａ，５３ｂによって囲まれた構造となっている。
【００２４】
また、Ｎ−エピタキシャル領域５３ａ，５３ｂの外側でＮＭＯＳ１３ａのソース６２、ドレイン６１、ゲート６０等が形成されていない側の外側に配置しているＰ型の埋め込み層５４ａ，５４ｂは素子分離のための層で、これにより１つの島領域を形成している。なお、Ｐ型の埋め込み層５４ａ，５４ｂは接地電位であるＧＮＤ７０に接続されている。
【００２５】
そしてこの実施の形態１では、Ｎ−エピタキシャル領域５３ａをメタル配線などによりＧＮＤ７０に接続しており、これによりＮ−エピタキシャル領域５３ａの電位がＧＮＤ７０の電位とほぼ同じ値となる。
【００２６】
ここで、この実施の形態１におけるＮＭＯＳの構成と従来用いられていたＮＭＯＳの構成の差異を明確にするため、従来用いられていたＮＭＯＳの構成についての問題点を説明する。図３はＮ−エピタキシャル領域５３ａがＧＮＤ７０に接続されていない場合のＮＭＯＳ１３ｂの構造を示した図である。ここで、図１のＮＭＯＳ１０〜１５のスイッチング時に、モータ駆動コイル３１〜３３によって逆起電力が発生し、モータ出力端子２２を介して下側駆動用出力トランジスタのＮＭＯＳ１３〜１５のドレイン電極へ負の起電力を発生させるタイミングがある。
【００２７】
このように例えばＮＯＭＳ１３ｂのドレイン６１に大きな負電圧が印加されると、ドレイン６１の下部にあるＮウエルをエミッタ、Ｐ型の埋め込み層５２をベース、Ｎ＋埋め込み層５１をコレクタとする寄生のＮＰＮトランジスタ８０と、Ｐ型の埋め込み層５２をコレクタ、Ｎ＋埋め込み層５１をベース、Ｐ−ＳＵＢ５０をエミッタとする寄生のＰＮＰトランジスタ８１が形成され、この寄生のＮＰＮトランジスタ８０と寄生のＰＮＰトランジスタ８１によって寄生のサイリスタが形成される。先述したように、ＮＭＯＳ１３ｂのドレイン６１に負電圧が印加されると、Ｎウエルの電位がＰ型の埋め込み層５２の電位よりも低くなり寄生のＮＰＮトランジスタ８０においてエミッタの電位がベースの電位より低くなるため寄生のＮＰＮトランジスタ８０はオン状態になる。さらにこれによってＮ＋埋め込み層５１の電位がＰ−ＳＵＢ５０の電位より低くなり寄生のＰＮＰトランジスタ８１においてベースの電位がエミッタの電位より低くなるため寄生のＰＮＰトランジスタ８１はオン状態になる。さらに寄生のＮＰＮトランジスタ８０によって増幅されてコレクタ（Ｐ型の拡散層５１）へ出力された電子は寄生のＰＮＰトランジスタ８１のベース（Ｐ型の拡散層５１）として電子を注入させることになる。同様に寄生のＰＮＰトランジスタ８１によって増幅されてコレクタ（Ｐ型の拡散層５１）へ出力された正孔は寄生のＮＰＮトランジスタ８０のベース（Ｐ型の拡散層５１）として正孔を注入させることになる。このようにして寄生のＰＮＰトランジスタ８１はＰ−ＳＵＢ５０から大電流を引き抜くことになり、寄生のＮＰＮトランジスタ８０と寄生のＰＮＰトランジスタ８１の電流は流れ続けてラッチアップ現象が起こるため、熱破壊によって素子の接合が破壊されることとなる。
【００２８】
一方、図２に戻り、この実施の形態１にかかるＮＭＯＳ１３ａにおいては先述したようにＮＭＯＳ１３ａのドレイン６１に大きな負電荷が印加された場合であっても、Ｎ−エピタキシャル領域５３ａがＧＮＤ７０に接続されているため、ＧＮＤ７０に接続されたＮ−エピタキシャル領域５３ａとＮ＋埋め込み層５１はＧＮＤ７０とほぼ同じ電位になり、さらにＰ−ＳＵＢ５０もＧＮＤ７０とほぼ同じ電位であるためＮ＋埋め込み層５１とＰ−ＳＵＢ５０の間には電位差がないものとみなせる。したがって、Ｐ型の埋め込み層５２をコレクタ、Ｎ＋埋め込み層５１をベース、Ｐ−ＳＵＢ５０をエミッタとする寄生のＰＮＰトランジスタは、エミッタとベースの間の電位差がないため動作しないこととなる。このため、図２において示したＮＭＯＳ１３ａには、図３において示したＮＭＯＳ１３ｂのような寄生のサイリスタは発生せずラッチアップ現象は起こらないので、ＮＭＯＳ１３ａを構成する素子の熱破壊等を防止することができる。
【００２９】
なお、図２に示すＮＭＯＳ１３ａの構造では、Ｎウエル、Ｐ型の埋め込み層５２、Ｎ＋埋め込み層５１によって寄生のＮＰＮトランジスタを形成するが、この寄生のＮＰＮトランジスタはＮ＋埋め込み層５１と同電位のＰ−ＳＵＢ５０から電流を引き抜くためドレイン６１から負電圧によってＮＭＯＳ１３ａを構成する素子の熱破壊等が引き起こされることはない。
【００３０】
このように実施の形態１によれば、Ｎ−エピタキシャル領域５３ａがＧＮＤ７０に接続されているため、Ｎ＋埋め込み層５１とＰ−ＳＵＢ５０の間には電位差がなくなる。したがって、Ｐ型の埋め込み層５２をコレクタ、Ｎ＋埋め込み層５１をベース、Ｐ−ＳＵＢ５０をエミッタとする寄生のＰＮＰトランジスタは動作しないため、寄生のサイリスタは発生せずラッチアップ現象は起こらず、ＮＭＯＳ１３ａを構成する素子の熱破壊等を防止することができる。
【００３１】
実施の形態２．
図４を用いてこの発明の実施の形態２について説明する。図４はこの発明の実施の形態２にかかるＮＭＯＳ１３ｃの断面構造と回路図を模式的に表した図であり、図４の各構成要素のうち図１〜図３に示す実施の形態１のＮＭＯＳ１３ａおよびＮＭＯＳ１３ｂと同一機能を達成する構成要素については同一番号を付しており重複する説明は省略する。この発明の実施の形態２にかかるＮＭＯＳ１３ｃでは、ソース６２とＧＮＤ７０の間に電流検出用抵抗などの素子を挿入することができるよう、Ｎ−エピタキシャル領域５３ａをメタル配線等により任意の電源電位（以下、ＶＭ７１という）に接続させている。
【００３２】
図４に示したＮＭＯＳ１３ｃにおいて、ＮＭＯＳ１３ｃのドレイン６１に大きな負電荷が印加された場合、Ｎ＋埋め込み層５１はＮ−エピタキシャル領域５３ａを介してＶＭ７１と電気的に接続されているため、Ｎ＋埋め込み層５１の電位は接地電位に接続されているＰ−ＳＵＢ５０より高電位になり、Ｎ＋埋め込み層５１とＰ−ＳＵＢ５０で構成される寄生のダイオードは逆方向バイアスがかかった状態になる。このため、Ｎ＋埋め込み層５１からＰ−ＳＵＢ５０に電流が流れることはない。そして、ＶＭ７１から供給される電流は、Ｎ−エピタキシャル領域５３ａ、Ｎ＋埋め込み層５１、Ｐ型の埋め込み層５２、Ｎウエルの順に流れていき、ドレイン６１に流れることとなる。したがって、図３のＮＭＯＳ構造で示した寄生のサイリスタは発生せずラッチアップ現象は起こらないので、ＮＯＭＳ１３ｃを構成する素子の熱破壊を防止することができる。
【００３３】
さらに、電流検出用抵抗などの素子を図１におけるＮＭＯＳ２７のソース６２と接地電位となっているモータグランド端子４１の間に挿入した場合、Ｐ＋拡散層とＰウエルからなるバックゲートの電位がモータグランド端子４１の電位（接地電位）よりも高くなる。この場合において、Ｎ−エピタキシャル領域５３ａが接地電位であったとすると、バックゲートを構成するＰウエルとＮ−エピタキシャル領域５３ａで構成される寄生のダイオードは順方向のバイアスがかかった状態になり、ＰウエルおよびＰ＋拡散層からＮ−エピタキシャル領域５３ａに電流が流れることになる。そして、この電流が半導体装置の誤動作を引き起こすこととなる。一方、この発明の実施の形態２にかかるＮＭＯＳ１３ｃによれば、Ｎ−エピタキシャル領域５３ａが電源電位に接続されているので、バックゲートを構成するＰウエルとＮ−エピタキシャル領域５３ａで構成される寄生のダイオードは逆方向のバイアスがかかった状態になり、Ｎ−エピタキシャル領域５３ａからＰウエルおよびＰ＋拡散層に電流が流れないこととなる。したがって、ソース６２とモータグランド端子４１の間に電流検出用抵抗等の素子を挿入してもＮＭＯＳ１３ｃは誤動作を起こすことはない。なお、Ｎ−エピタキシャル領域５３ａの拡散抵抗等によるＶＭ７１の電位の低下を無視すれば、ＶＭ７１の電位はバックゲートの電位と同じ又はそれ以上であればよい。
【００３４】
このように実施の形態２によれば、Ｎ−エピタキシャル領域５３ａがＶＭ７１に接続されているため、Ｎ＋埋め込み層５１の電位は接地電位に接続されているＰ−ＳＵＢ５０より高電位になり、Ｎ＋埋め込み層５１からＰ−ＳＵＢ５０に電流が流れることはない。したがって、Ｐ型の埋め込み層５２をコレクタ、Ｎ＋埋め込み層５１をベース、Ｐ−ＳＵＢ５０をエミッタとする寄生のＰＮＰトランジスタは動作しないため、寄生のサイリスタは発生せずラッチアップ現象は起こらず、ＮＯＭＳ１３ｃを構成する素子の熱破壊を防止することができる。さらに、Ｎ−エピタキシャル領域５３ａが電源電位に接続されているので、バックゲートを構成するＰウエルとＮ−エピタキシャル領域５３ａで構成される寄生のダイオードは逆方向のバイアスがかかった状態になり、Ｎ−エピタキシャル領域５３ａとＰウエルおよびＰ＋拡散層の間に電流が流れないこととなる。したがって、ソース６２とモータグランド端子４１の間に電流検出用抵抗等の素子を挿入してもＮＭＯＳ１３ｃは誤動作を起こすことはないという効果を奏する。
【００３５】
【発明の効果】
以上説明したとおり、この発明によれば、トーテムポール出力形式の下側駆動用出力トランジスタに用いることができる半導体装置がフルアイソレーションタイプのＮＭＯＳ構造を備え、ＮＭＯＳのＮ型エピタキシャル領域を接地電位に接続したので、寄生のサイリスタの発生を防止することができる。これによって、Ｐ型のシリコン基板から大電流を引き抜くラッチアップ現象の発生を防止することができ、半導体装置の熱破壊を防止することが可能となる。
【図面の簡単な説明】
【図１】この発明にかかる出力トランジスタが用いられる回路構成の概略を示した図である。
【図２】図２はこの発明の実施の形態１にかかるＮＭＯＳの断面構造と回路図を模式的に表した図である。
【図３】図３はＮ−エピタキシャル領域が接地電位に接地されていない場合のＮＭＯＳの断面構造と回路図を模式的に表した図である。
【図４】図４はこの発明の実施の形態２にかかるＮＭＯＳの断面構造と回路図を模式的に表した図である。
【符号の説明】
１０〜１５ ＮＭＯＳ、２０ モータ駆動電源、２１〜２３ モータ出力端子、３０ モータ本体、３１〜３３ モータ駆動コイル、４０ モータ駆動電源端子、４１ モータグランド端子、５０ Ｐ−ＳＵＢ、５１ Ｎ＋埋め込み層、５２，５４ａ，５４ｂ Ｐ型埋め込み層、５３ａ，５３ｂ，５３ｃ Ｎ−エピタキシャル領域、６０ ゲート、６１ ドレイン、６２ ソース、７０ 接地電位（ＧＮＤ）、７１ 電源電位（ＶＭ）、８０ 寄生ＮＰＮトランジスタ、８１ 寄生ＰＮＰトランジスタ、９０ モータ駆動ＩＣ部。
Claims (3)
- Ｐ型の半導体基板と、前記Ｐ型の半導体基板上に形成したＮ型エピタキシャル領域と、前記Ｎ型エピタキシャル領域を他のＮ型エピタキシャル領域から分離する第１のＰ型埋め込み層と、前記Ｎ型エピタキシャル領域内に形成されたＮウエルと、前記Ｎウエル内に形成されたドレイン領域と、前記Ｎウエルと接合しないよう前記Ｎウエルの測面部を囲むＰウエルと、前記Ｐウエル内に形成されたソース領域と、前記ドレイン領域と前記ソース領域の上層部に形成されたゲートと、前記Ｎウエルおよび前記Ｐウエルの下部で、前記Ｐウエルと接合し、前記Ｐ型の半導体基板および前記第１のＰ型埋め込み層と接合しないよう形成された第２のＰ型埋め込み層と、前記第２のＰ型埋め込み層および前記Ｐ型の半導体基板と接合し、前記Ｐウエル、前記Ｎウエルおよび前記第１のＰ型埋め込み層と接合しないよう形成されたＮ型の埋め込み層と、からなるＮチャンネルＭＯＳトランジスタで構成される半導体装置において、
前記Ｎ型エピタキシャル領域、前記Ｐ型の半導体基板および前記第１のＰ型埋め込み層は接地電位に接続されていることを特徴とする半導体装置。 - 前記Ｎ型エピタキシャル領域と前記接地電位の間は、前記Ｎ型エピタキシャル領域に電源電位を供給することが可能な接続とすることを特徴とする請求項１に記載の半導体装置。
- モータドライバであるインバータを構成するスイッチング素子をＮチャンネルＭＯＳトランジスタにて構成したことを特徴とする請求項１または２に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033602A JP2004247400A (ja) | 2003-02-12 | 2003-02-12 | 半導体装置 |
| US10/687,912 US6972475B2 (en) | 2003-02-12 | 2003-10-20 | Semiconductor device |
| DE10356081A DE10356081A1 (de) | 2003-02-12 | 2003-12-01 | Halbleiterbauelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033602A JP2004247400A (ja) | 2003-02-12 | 2003-02-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004247400A true JP2004247400A (ja) | 2004-09-02 |
Family
ID=32820992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003033602A Pending JP2004247400A (ja) | 2003-02-12 | 2003-02-12 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6972475B2 (ja) |
| JP (1) | JP2004247400A (ja) |
| DE (1) | DE10356081A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012099749A (ja) * | 2010-11-05 | 2012-05-24 | On Semiconductor Trading Ltd | 半導体装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI266429B (en) * | 2005-05-05 | 2006-11-11 | Pixart Imaging Inc | Pinned photodiode sensor with gate controlled SCR transfer switch and method of formation |
| CN100394616C (zh) * | 2005-10-14 | 2008-06-11 | 西安电子科技大学 | 可集成的高压vdmos晶体管结构及其制备方法 |
| US20080128762A1 (en) * | 2006-10-31 | 2008-06-05 | Vora Madhukar B | Junction isolated poly-silicon gate JFET |
| WO2008137480A2 (en) * | 2007-05-01 | 2008-11-13 | Dsm Solutions, Inc. | Active area junction isolation structure and junction isolated transistors including igfet, jfet and mos transistors and method for making |
| US7902606B2 (en) * | 2008-01-11 | 2011-03-08 | International Business Machines Corporation | Double gate depletion mode MOSFET |
| US7812367B2 (en) * | 2008-10-15 | 2010-10-12 | Semiconductor Components Industries, Llc | Two terminal low capacitance multi-channel ESD device |
| US20100314667A1 (en) * | 2009-06-11 | 2010-12-16 | Omnivision Technologies, Inc. | Cmos pixel with dual-element transfer gate |
| US9391159B2 (en) | 2012-04-03 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Triple well isolated diode and method of making |
| TWI506785B (zh) * | 2012-12-03 | 2015-11-01 | Macronix Int Co Ltd | 半導體元件及其製造方法 |
| US9231078B2 (en) | 2012-12-05 | 2016-01-05 | Macronix International Co., Ltd. | Semiconductor and manufacturing method thereof |
| JP6364898B2 (ja) * | 2014-04-07 | 2018-08-01 | セイコーエプソン株式会社 | 半導体装置 |
| CN108511529B (zh) * | 2018-06-08 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | Nldmos器件和ldmos功率器件的制造方法 |
| JP7143734B2 (ja) * | 2018-11-15 | 2022-09-29 | 富士電機株式会社 | 半導体集積回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1252623B (it) * | 1991-12-05 | 1995-06-19 | Sgs Thomson Microelectronics | Dispositivo a semiconduttore comprendente almeno un transistor di potenza e almeno un circuito di comando, con circuito di isolamento dinamico,integrati in maniera monolitica nella stessa piastrina |
| JP3513610B2 (ja) * | 1996-04-19 | 2004-03-31 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3439042B2 (ja) | 1996-09-27 | 2003-08-25 | 三洋電機株式会社 | 半導体集積回路 |
| US6169309B1 (en) * | 1997-09-30 | 2001-01-02 | Texas Instruments Incorporated | High breakdown-voltage transistor with transient protection |
| JP4540146B2 (ja) | 1998-12-24 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2003
- 2003-02-12 JP JP2003033602A patent/JP2004247400A/ja active Pending
- 2003-10-20 US US10/687,912 patent/US6972475B2/en not_active Expired - Fee Related
- 2003-12-01 DE DE10356081A patent/DE10356081A1/de not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012099749A (ja) * | 2010-11-05 | 2012-05-24 | On Semiconductor Trading Ltd | 半導体装置 |
| US8916931B2 (en) | 2010-11-05 | 2014-12-23 | Semiconductor Components Industries, Llc | LDMOS semiconductor device with parasitic bipolar transistor for reduced surge current |
Also Published As
| Publication number | Publication date |
|---|---|
| US6972475B2 (en) | 2005-12-06 |
| US20040155257A1 (en) | 2004-08-12 |
| DE10356081A1 (de) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4316036B2 (ja) | 静電放電（ｅｓｄ）保護回路 | |
| JP2004296831A (ja) | 半導体装置 | |
| JP2004247400A (ja) | 半導体装置 | |
| JP6743955B2 (ja) | 半導体集積回路の製造方法 | |
| JP3680544B2 (ja) | 高耐圧パワーｉｃの出力段回路 | |
| JP4775684B2 (ja) | 半導体集積回路装置 | |
| US8013475B2 (en) | Reverse voltage protected integrated circuit arrangement for multiple supply lines | |
| JP4437655B2 (ja) | 半導体装置及び半導体装置の駆動回路 | |
| JP2009038130A (ja) | 横型ｍｏｓトランジスタ及びこれを用いた半導体装置 | |
| JP2001077682A (ja) | 誘導性負荷駆動回路 | |
| JP3444263B2 (ja) | 制御回路内蔵絶縁ゲート半導体装置 | |
| JP4023276B2 (ja) | 駆動回路 | |
| JPH0821679B2 (ja) | 半導体装置 | |
| JP4945948B2 (ja) | 半導体装置 | |
| JP4775682B2 (ja) | 半導体集積回路装置 | |
| US7741694B2 (en) | Semiconductor integrated circuit device | |
| JP2005101397A (ja) | 半導体装置 | |
| JP3439042B2 (ja) | 半導体集積回路 | |
| JP2010177561A (ja) | 半導体装置 | |
| JP2004193474A (ja) | 半導体装置 | |
| JP4106804B2 (ja) | 集積回路用保護装置 | |
| TW200402149A (en) | Gate drive circuit | |
| TWI247413B (en) | Electrostatic discharge protection circuit and semiconductor circuit having the same | |
| JP3071819B2 (ja) | 絶縁ゲート型半導体装置 | |
| JPH0614790B2 (ja) | モ−タ駆動回路 |