TWI506785B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI506785B
TWI506785B TW101145225A TW101145225A TWI506785B TW I506785 B TWI506785 B TW I506785B TW 101145225 A TW101145225 A TW 101145225A TW 101145225 A TW101145225 A TW 101145225A TW I506785 B TWI506785 B TW I506785B
Authority
TW
Taiwan
Prior art keywords
well
heavily doped
region
forming
epitaxial layer
Prior art date
Application number
TW101145225A
Other languages
English (en)
Other versions
TW201423988A (zh
Inventor
Miao Chun Chung
yin fu Huang
Shih Chin Lien
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW101145225A priority Critical patent/TWI506785B/zh
Publication of TW201423988A publication Critical patent/TW201423988A/zh
Application granted granted Critical
Publication of TWI506785B publication Critical patent/TWI506785B/zh

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體元件及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種金氧半場效電晶體及其製造方法。
隨著半導體產業的發展，各式半導體元件不斷推陳出新。其中金氧半場效電晶體是一種可以廣泛使用在類比電路與數位電路的場效電晶體。
在積體電路中的金氧半場效電晶體可能會出現基極與源極並不直接相連的狀況，這種狀況造成的副作用稱為基底效應(body effect)。金氧半場效電晶體受到基板效應的影響，閘極的臨界電壓會有所改變，而影響其電性效能。
本發明係有關於一種半導體元件及其製造方法，其利用整面設置植入區之方式，使得基底效應(body effect)可以有效被改善，並且無須額外的光罩製程，而不會增加額外的成本。
根據本發明之一方面，提出一種半導體元件之製造方法。半導體元件之製造方法包括以下步驟。提供一基底。形成一磊晶層於該基底上。形成一第一井及一第二井於磊晶層內。整面形成一植入區於磊晶層內。接著在第一井及第二井之間形成一第三井於磊晶層內。第三井位於第一井 及第二井之間。形成第三井之步驟執行於形成植入區之步驟之後。分別形成一第一重摻雜區及第二重摻雜區於第一井及該第二井內。一表面通道形成於第一重摻雜區及第二重摻雜區之間。植入區位於表面通道及基底之間，並分佈於該第一井、該第二井及該第三井之投影範圍。形成一導電層於表面通道之上方。
根據本發明之一方面，提出一種半導體元件之製造方法。半導體元件之製造方法包括以下步驟。提供一基底。形成一磊晶層於該基底上。形成一第三井於磊晶層內。整面形成一植入區於磊晶層內。形成一第一井及一第二井於磊晶層內。第三井位於第一井及第二井之間。形成第一井及第二井之步驟執行於形成植入區之步驟之後。分別形成一第一重摻雜區及第二重摻雜區於第一井及第二井內。一表面通道形成於第一重摻雜區及第二重摻雜區之間。植入區位於表面通道及基底之間，並分佈於該第一井、該第二井及該第三井之投影範圍。形成一導電層於表面通道之上方。
為讓本發明之上述內容能更明顯易懂，下文特舉各種實施例，並配合所附圖式，作詳細說明如下：
以下係提出各種實施例進行詳細說明，其利用整面設置植入區之方式，使得基底效應(body effect)可以有效被改善，並且無須額外的光罩製程，而不會增加額外的成本。然而，實施例僅用以作為範例說明，並不會限縮本 發明欲保護之範圍。此外，實施例中之圖式係省略不必要之元件，以清楚顯示本發明之技術特點。
第一實施例
請參照第1A~1B圖，第1A圖繪示本發明第一實施例之半導體元件100之示意圖，第1B圖繪示第1A圖之半導體元件100之電路圖。本實施例之半導體元件100例如是一N型金屬氧化物半導體場效電晶體(NMOS)。半導體元件100包括一基底110P、一磊晶層120P、一第一井131N、一第二井132N、一第三井133P、一第一重摻雜區141N、一第二重摻雜區142N、一植入區150N及一導電層160。磊晶層120P設置於基底110P上。第一井131N位於磊晶層120P內。第二井132N位於磊晶層120P內。第三井133P位於磊晶層120P內，並位於第一井131N及第二井132N之間。
第一重摻雜區141N位於第一井131N內。第二重摻雜區142N位於第二井132N內。第一重摻雜區141N用以電性連接於一源極S。第二重摻雜區142N用以電性連接於一汲極D。
導電層160設置於表面通道170之上方。導電層160用以電性連接於一閘極G。基底110P電性連接於一基極B。當閘極G及基極B被施加偏壓時，一表面通道170形成於第一重摻雜區141N及第二重摻雜區142N之間。植入區150N整面配置地位於表面通道170及基底110P(或磊晶層120P)之間。本實施例透過整面配置之植入區150N 來改善基底效應(body effect)。
在本實施例中，植入區150N、第一井131N、第二井132N、第一重摻雜區141N及第二重摻雜區142N具有一第一摻雜型態，基底110P、第三井133P及磊晶層120P具有一第二摻雜型態。第一摻雜型態與第二摻雜型態互補。本實施例之第一摻雜型態及第二摻雜型態例如分別是N型及P型。在另一實施例中，第一摻雜型態及第二摻雜型態例如分別是P型及N型。
植入區150N係連續地分佈於第一井131N、第二井132N及第三井133P之投影範圍，而不是只設置於第三井133P之投影範圍。
植入區150N係透過全面植入之方式來形成，而無須額外增加光罩製程。以下更以一流程圖詳細說明本實施例之半導體元件100之製造方法。
請參照第2A~2E圖，其繪示半導體元件100之製造方法的流程圖。如第2A圖所示，提供基底110P並形成磊晶層120P於基底110P上。
接著，如第2B圖所示，以一光阻層510為遮罩，形成第一井131N及第二井132N於磊晶層120P內。
然後，如第2C圖所示，整面形成植入區150N於磊晶層120P內。在此步驟中，無須任何光罩，而直接採整面植入之方式植入摻雜物。植入能量可以控制在110K~220K以植入至預定的深度，以使植入區150N被控制在基底110P及預計形成之表面通道170(繪示於第1A圖)之間。
接著，如第2D圖所示，以另一光阻層520為遮罩， 形成第三井133P於磊晶層120P內。第三井133P位於第一井131N及第二井132N之間。形成第三井133P之步驟執行於形成植入區150N之步驟之後。也就是說，先形成之植入區150N並不會影響第三井133P之形成。
然後，如第2E圖所示，分別形成第一重摻雜區141N及第二重摻雜區142N於第一井131N及第二井132N內，表面通道170預計將形成於第一重摻雜區141N及第二重摻雜區142N之間。由於在第2C圖之步驟已適當控制植入區150N之深度，故植入區150N將位於表面通道170及基底110P之間。
接著，如第2E圖所示，形成導電層160於表面通道170之上方。如此一來，即形成本實施例之半導體元件100。
請參照第1B圖及第3圖，第3圖繪示未設置植入區150N之半導體元件的閘極G之電壓與電流關係曲線。當基極B被施加偏壓為-18V、汲極D被施加偏壓為1V且源極S被施加偏壓為0V時，基極B被施加較多的偏壓，容易產生基底效應(body effect)。因此，閘極G必須被施加到8V才可以將半導體元件啟動。
請參照第1B圖及第4圖，第4圖繪示第一實施例有設置植入區150N之半導體元件100的閘極G之電壓與電流關係曲線。當基極B被施加偏壓為-18V、汲極D被施加偏壓為1V且源極S被施加偏壓為0V時，植入區150N可以有效改善基底效應(body effect)的現象。因此，閘極G僅需被施加到5.79V即可以將半導體元件啟動(繪示於第1B圖)。
從第3圖與第4圖之比較可知，在相同情況下，有設置植入區150N之半導體元件100的閘極G之臨界電壓明顯可以降低2~3V。
請參照第1B圖及第5圖，第5圖繪示未設置植入區150N之半導體元件的閘極G之電壓與電流關係曲線。當基極B被施加偏壓為-10V、汲極D被施加偏壓為16V且源極S被施加偏壓為15V時，容易產生基底效應(body effect)。因此，閘極G必須被施加到9V才可以將半導體元件啟動(繪示於第1B圖)。
請參照第1B圖及第6圖，第6圖繪示第一實施例有設置植入區150N之半導體元件100的閘極G之電壓與電流關係曲線。當基極B被施加偏壓為-10V、汲極D被施加偏壓為16V且源極S被施加偏壓為15V時，植入區150N可以有效改善基底效應(body effect)的現象。因此，閘極G僅需被施加到6.13V即可以將半導體元件啟動。
從第5圖與第6圖之比較可知，在相同情況下，有設置植入區150N之半導體元件100的閘極G之電壓明顯可以降低2~3V。
第二實施例
請參照第7圖，其繪示第二實施例之半導體元件200之示意圖。本實施例之半導體元件200可以是P型金屬氧化物半導體場效電晶體(PMOS)。在其他實施例中，也可以作為一絕緣元件(isolation device)。
在本實施例中，植入區250P、第一井231P、第二井 232P、第一重摻雜區241P、第二重摻雜區242P、基底210P及磊晶層220P具有P型摻雜型態，第三井233N及阻障層280N具有N型摻雜型態。
植入區250P係連續地分佈於第一井231P、第二井232P及第三井233N之投影範圍，而不是只設置於第三井233N之投影範圍。
植入區250P係透過全面植入之方式來形成，而無須額外增加光罩製程。透過植入區250P之配置，使得導電層260所連接之閘極G的電壓可以明顯提升(絕對值下降)。以下更以一流程圖詳細說明本實施例之半導體元件200之製造方法。
請參照第8A~8F圖，其繪示半導體元件200之製造方法的流程圖。如第8A圖所示，提供基底210P並形成阻障層280N於基底210P上。
然後，如第8B圖所示，形成磊晶層220P於基底210P上。
接著，如第8C圖所示，以一光阻層530為遮罩，形成第三井233N於磊晶層220P內。
然後，如第8D圖所示，整面形成植入區250P於磊晶層220P內。在此步驟中，無須任何光罩，而直接採整面植入之方式植入摻雜物。植入能量可以控制在110K~220K以植入至預定的深度，以使植入區250P被控制在基底210P及預計形成之表面通道270(繪示於第7圖)之間。
接著，如第8E圖所示，以另一光阻層540為遮罩，形成第一井231P及第二井232P於磊晶層220P內。第三 井233N位於第一井231P及第二井232P之間。其中形成第三井233N之步驟執行於形成植入區250P之步驟之後。也就是說，先形成之植入區250P並不會影響第一井231P及第二井232P之形成。
然後，如第8F圖所示，分別形成第一重摻雜區241P及第二重摻雜區242P於第一井231P及第二井232P內，表面通道270預計將形成於第一重摻雜區241P及第二重摻雜區242P之間。由於在第8D圖之步驟已適當控制植入區250P之深度，故植入區250P將位於表面通道270及基底210P之間。
接著，如第8F圖所示，形成導電層260於表面通道270之上方。如此一來，即形成本實施例之半導體元件200。
上述半導體元件100、200整面配置之植入區150N、250P於表面通道170、270及基底110P、210P之間，使得基底效應(body effect)能夠有效改善。並且植入區150N、250P之設置無須額外增加光罩，也不會影響第一井131N、231P、第二井132N、232P、第三井133P、233N之設置。
綜上所述，雖然本發明已以各種實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200‧‧‧半導體元件
110P、210P‧‧‧基底
120P、220P‧‧‧磊晶層
131N、231P‧‧‧第一井
132N、232P‧‧‧第二井
133P、233N‧‧‧第三井
141N、241P‧‧‧第一重摻雜區
142N、242P‧‧‧第二重摻雜區
150N、250P‧‧‧植入區
160、260‧‧‧導電層
170、270‧‧‧表面通道
280N‧‧‧阻障層
510、520、530、540‧‧‧光阻層
B‧‧‧基極
D‧‧‧汲極
G‧‧‧閘極
S‧‧‧源極
第1A圖繪示本發明第一實施例之半導體元件之示意 圖。
第1B圖繪示第1A圖之半導體元件之電路圖。
第2A~2E圖繪示半導體元件之製造方法的流程圖。
第3圖繪示未設置植入區之半導體元件的閘極之電壓與電流關係曲線。
第4圖繪示第一實施例有設置植入區之半導體元件的閘極之電壓與電流關係曲線。
第5圖繪示未設置植入區之半導體元件的閘極之電壓與電流關係曲線。
第6圖繪示第一實施例有設置植入區之半導體元件的閘極之電壓與電流關係曲線。
第7圖繪示第二實施例之半導體元件之示意圖。
第8A~8F圖繪示半導體元件之製造方法的流程圖。
100‧‧‧半導體元件
110P‧‧‧基底
120P‧‧‧磊晶層
131N‧‧‧第一井
132N‧‧‧第二井
133P‧‧‧第三井
141N‧‧‧第一重摻雜區
142N‧‧‧第二重摻雜區
150N‧‧‧植入區
160‧‧‧導電層
170‧‧‧表面通道
B‧‧‧基極
D‧‧‧汲極
G‧‧‧閘極
S‧‧‧源極

Claims (10)

  1. 一種半導體元件，包括：一基底；一磊晶層，設置於該基底上；一第一井，位於該磊晶層內；一第二井，位於該磊晶層內；一第三井，位於該磊晶層內，並位於該第一井及該第二井之間；一第一重摻雜區，位於該第一井內；一第二重摻雜區，位於該第二井內，一表面通道形成於該第一重摻雜區及該第二重摻雜區之間；一植入區，整面配置地位於該表面通道及該基底之間，並至少分佈於該第一井、該第二井及該第三井之投影範圍；以及一導電層，位於該表面通道之上方。
  2. 如申請專利範圍第1項所述之半導體元件，其中該植入區具有一第一摻雜型態，該第三井具有一第二摻雜型態，該第一摻雜型態與該第二摻雜型態互補。
  3. 如申請專利範圍第2項所述之半導體元件，其中該第一井、該第二井、該第一重摻雜區及該第二重摻雜區具有該第一摻雜型態。
  4. 如申請專利範圍第3項所述之半導體元件，其中該第一摻雜型態係為N型，該第二摻雜型態係為P型。
  5. 如申請專利範圍第3項所述之半導體元件，其中該第一摻雜型態係為P型，該第二摻雜型態係為N型。
  6. 如申請專利範圍第1項所述之半導體元件，其中該植入區連續地分佈於該第一井、該第二井及該第三井之投影範圍。
  7. 如申請專利範圍第1項所述之半導體元件，更包括：一阻障層，位於該基底上，該植入區整面配置地位於該表面通道及該阻障層之間。
  8. 一種半導體元件之製造方法，包括：提供一基底；形成一磊晶層於該基底上；形成一第一井及一第二井於該磊晶層內；整面形成一植入區於該磊晶層內；形成一第三井於該磊晶層內，該第三井位於該第一井及該第二井之間，其中形成該第三井之步驟執行於形成該植入區之步驟之後；分別形成一第一重摻雜區及一第二重摻雜區於該第一井及該第二井內，一表面通道形成於該第一重摻雜區及該第二重摻雜區之間，該植入區位於該表面通道及該基底之間，並至少分佈於該第一井、該第二井及該第三井之投影範圍；以及形成一導電層於該表面通道之上方。
  9. 如申請專利範圍第8項所述之半導體元件之製造方法，其中該植入區具有一第一摻雜型態，該第三井具有一第二摻雜型態，該第一摻雜型態與該第二摻雜型態互補。
  10. 一種半導體元件之製造方法，包括：提供一基底；形成一磊晶層於該基底上；形成一第三井於該磊晶層內；整面形成一植入區於該磊晶層內；形成一第一井及一第二井於該磊晶層內，該第三井位於該第一井及該第二井之間，其中形成該第一井及該第二井之步驟執行於形成該植入區之步驟之後；分別形成一第一重摻雜區及一第二重摻雜區於該第一井及該第二井內，一表面通道形成於該第一重摻雜區及該第二重摻雜區之間，該植入區位於該表面通道及該基底之間，並至少分佈於該第一井、該第二井及該第三井之投影範圍；以及形成一導電層於該表面通道之上方。
TW101145225A 2012-12-03 2012-12-03 半導體元件及其製造方法 TWI506785B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101145225A TWI506785B (zh) 2012-12-03 2012-12-03 半導體元件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101145225A TWI506785B (zh) 2012-12-03 2012-12-03 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TW201423988A TW201423988A (zh) 2014-06-16
TWI506785B true TWI506785B (zh) 2015-11-01

Family

ID=51394156

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101145225A TWI506785B (zh) 2012-12-03 2012-12-03 半導體元件及其製造方法

Country Status (1)

Country Link
TW (1) TWI506785B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030244A1 (en) * 1998-09-11 2002-03-14 Armand Pruijmboom Lateral bipolar transistor and method of making same
US20040155257A1 (en) * 2003-02-12 2004-08-12 Renesas Technology Corp. Semiconductor device
TW200721489A (en) * 2005-11-16 2007-06-01 Taiwan Semiconductor Mfg Co Ltd Semiconductor structure and method for fabricating the same, and laterally-diffused PMOS
US20090032850A1 (en) * 2007-08-02 2009-02-05 Micrel, Inc. N-channel MOS Transistor Fabricated Using A Reduced Cost CMOS Process
TW201143091A (en) * 2010-05-26 2011-12-01 Macronix Int Co Ltd An LDPMOS structure for enhancing breakdown voltage and specific on resistance in biCMOS-DMOS process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020030244A1 (en) * 1998-09-11 2002-03-14 Armand Pruijmboom Lateral bipolar transistor and method of making same
US20040155257A1 (en) * 2003-02-12 2004-08-12 Renesas Technology Corp. Semiconductor device
TW200721489A (en) * 2005-11-16 2007-06-01 Taiwan Semiconductor Mfg Co Ltd Semiconductor structure and method for fabricating the same, and laterally-diffused PMOS
US20090032850A1 (en) * 2007-08-02 2009-02-05 Micrel, Inc. N-channel MOS Transistor Fabricated Using A Reduced Cost CMOS Process
TW201143091A (en) * 2010-05-26 2011-12-01 Macronix Int Co Ltd An LDPMOS structure for enhancing breakdown voltage and specific on resistance in biCMOS-DMOS process

Also Published As

Publication number Publication date
TW201423988A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
JP5959220B2 (ja) 基準電圧発生装置
JP6215652B2 (ja) 基準電圧発生装置
WO2006104893A3 (en) N+ polysilicon on high-k dielectric semiconductor devices
US20140361385A1 (en) Method of forming a semiconductor device structure employing fluorine doping and according semiconductor device structure
US20190006347A1 (en) Method of manufacturing a semiconductor device
TWI521702B (zh) Often open the lack of type MOS transistor
KR102087444B1 (ko) 반도체 소자 및 그 제조방법
US8669170B2 (en) Methods of reducing gate leakage
TWI509805B (zh) 一種橫向擴散金屬氧化物半導體裝置的製作方法
TWI637479B (zh) 具有偽裝功能的半導體裝置
JP5585404B2 (ja) 半導体装置
TWI506785B (zh) 半導體元件及其製造方法
US8928095B2 (en) Semiconductor device having reduced leakage current at breakdown and method of fabricating thereof
CN109390404A (zh) 具有低漏源导通电阻的半导体器件及其制造方法
US9231078B2 (en) Semiconductor and manufacturing method thereof
CN111092120B (zh) 场效应管器件的制造方法
TW201839988A (zh) 半導體裝置及其製造方法
TWI484634B (zh) 隔離元件及其製造方法
US10256225B2 (en) Gate-less electrostatic discharge systems and methods for forming
TWI634661B (zh) 半導體結構
US10559469B2 (en) Dual pocket approach in PFETs with embedded SI-GE source/drain
TWI729216B (zh) 半導體裝置
JP2015529404A (ja) 拡張ソースドレインｍｏｓトランジスタおよび形成方法
TW201312722A (zh) 半導體元件、靜電放電保護元件及其製造方法
JP6221618B2 (ja) 半導体装置及び半導体装置の製造方法