JP4023276B2 - 駆動回路 - Google Patents
駆動回路 Download PDFInfo
- Publication number
- JP4023276B2 JP4023276B2 JP2002286477A JP2002286477A JP4023276B2 JP 4023276 B2 JP4023276 B2 JP 4023276B2 JP 2002286477 A JP2002286477 A JP 2002286477A JP 2002286477 A JP2002286477 A JP 2002286477A JP 4023276 B2 JP4023276 B2 JP 4023276B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- turned
- conductivity type
- inverter
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08126—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transitor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は駆動回路に関するものである。
【0002】
【従来の技術】
チャージポンプ式昇圧回路での駆動回路において、高・低の両電源端子間に直列接続した2つのトランジスタをプッシュプル動作させる際に両トランジスタが同時に導通状態になることにより貫通電流が流れる(例えば、特許文献1参照)。この現象を、図11〜13を用いて説明する。図11に示すように、高圧側電源端子(VB)とグランド端子間においてバイポーラトランジスタ100とバイポーラトランジスタ101が直列に接続されるとともに、高圧側電源端子(VB)とグランド端子間において直列接続された抵抗102とトランジスタ103との間がバイポーラトランジスタ100のベース端子と接続されている。入力信号はインバータ104を介してトランジスタ103のベース端子に供給されるとともにインバータ104,105を介してバイポーラトランジスタ101のベース端子に供給される。この信号によりバイポーラトランジスタ100とバイポーラトランジスタ101がプッシュプル動作して出力電圧がグランド電位と高圧側電源電位(VB)に切り換えられる。図11のインバータ104,105には図12に示すpn接合分離型バイポーラトランジスタが使用されている。つまり、n型シリコン基板110の上にn-シリコン層111が形成され、n-シリコン層111にはn型シリコン基板110に達するp+領域112が素子形成領域を囲うように形成されている。この素子形成領域(pn接合分離島)において埋込n+層113が形成されている。また、素子形成領域(pn接合分離島)でのn-シリコン層111の表層部にはn+コレクタ領域114とp+ベース領域115とが離間して形成されるとともに、p+ベース領域115内での表層部にはn+エミッタ領域116が形成されている。
【0003】
図13には、図11のインバータ104の入出力側(α1,α2)での波形、インバータ105の出力側(α3)での波形、およびバイポーラトランジスタ100,101のオン・オフ状態を示す。図13において、バイポーラトランジスタ100においてオンからオフへ移行するときに遅延時間τがあるため2つのバイポーラトランジスタ100,101が同時にオンし導通状態になる瞬間に貫通電流Iが流れる。厳密には、2つのトランジスタのうちの少なくともいずれか一方がオフにならないと貫通電流が流れてしまう。つまり、図14に示すように2つのMOSトランジスタ120,121を用いてプッシュプル動作させる回路構成とした場合においては、図15に示すように、2つのトランジスタ120,121のうちの少なくともいずれか一方がオフならない状況が生じ、このとき貫通電流Iが流れる。この貫通電流によりラジオノイズによる障害が生じる。
【0004】
この対策として、特許文献1においては図11のバイポーラトランジスタ101のベース端子側に位相制御のための回路を追加する構成を採っている。
しかしながら、位相制御回路の追加はチップサイズの拡大の要因となってしまう。
【0005】
【特許文献1】
特開2000−262042公報
【0006】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、新規な構成にてプッシュプル動作する2つのスイッチングトランジスタを通して貫通電流が流れるのを抑制することができる駆動回路を提供することにある。
【0007】
【課題を解決するための手段】
請求項1に記載の発明は、インバータを、N型の半導体基板において絶縁膜にて素子分離されたバイポーラトランジスタにて構成し、かつ、半導体基板に電荷を抜き取るためのP型の不純物拡散領域をバイポーラトランジスタのコレクタ領域に具備するインバータ及び具備しないインバータを第2導電型のスイッチングトランジスタが第1導電型のスイッチングトランジスタのオフに遅れてオンするように、及び第1導電型のスイッチングトランジスタが第2導電型のスイッチングトランジスタのオフに遅れてオンするように接続したことを特徴としている。
【0008】
直列接続した2つのスイッチングトランジスタをプッシュプル動作させる場合において、入力信号に基づきインバータを用いてスイッチングトランジスタの一方をオフからオンに、また、他方をオンからオフにする時に両方のスイッチングトランジスタが同時に導通状態になり貫通電流が流れようとする。
【0009】
ここで、半導体基板において絶縁膜にて素子分離したバイポーラトランジスタにて構成され、かつ、半導体基板に電荷を抜き取るための不純物拡散領域を具備するインバータに比べ、不純物拡散領域を具備しないインバータにおいては、インバータの反転動作に遅れが生じる。これにより、スイッチングトランジスタの動作に遅れが生じてプッシュプル動作する2つのスイッチングトランジスタを通して貫通電流が流れるのを抑制することができる。
【0010】
請求項2に記載のように、前記P型の不純物拡散領域を具備しないインバータにおいて、その仕様として電流増幅率を「5」以下にすると、動作を遅延させる上で好ましいものとなる。
【0011】
請求項3に記載のように、前記P型の不純物拡散領域を具備しないインバータにおいて、その仕様として電流増幅率を「1」以下にすると、動作を遅延させる上で更に好ましいものとなる。
【0012】
請求項4に記載のように、第1導電型のスイッチングトランジスタはpnpトランジスタであり、第2導電型のスイッチングトランジスタはnpnトランジスタである回路とすることができる。
【0013】
請求項5に記載のように、第1導電型のスイッチングトランジスタはPチャネルMOSトランジスタであり、第2導電型のスイッチングトランジスタはNチャネルMOSトランジスタである回路とすることができる。
【0014】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
本実施の形態においては、負荷通電用パワー素子を駆動するためのチャージポンプ式昇圧回路に具体化しており、図1には全体の回路構成を示す。
【0015】
図1において、高圧側電源端子(VB)とグランド端子間において負荷1とパワーMOSトランジスタ2とが直列に接続されている。また、パワーMOSトランジスタ2のゲート端子にはチャージポンプ3が接続されている。チャージポンプ3は、直列接続されたダイオード10,11,12,13,14と、ダイオード10,11,12,13,14間に接続されたコンデンサ15,16,17,18とからなる。ダイオード14のカソード側がパワーMOSトランジスタ2のゲート端子と接続されている。一方、ダイオード10のアノード側が高圧側電源端子(VB)と接続されている。
【0016】
また、入力信号端子には駆動回路4を介してコンデンサ15,17が接続されている。さらに、入力信号端子にはインバータ5および駆動回路6を介してコンデンサ16,18が接続されている。駆動回路4,6は同じ構成をなし、その具体的構成を図2に示す。
【0017】
図2において、高圧側電源端子(VB)とグランド端子間において、ハイサイドスイッチ用pnpトランジスタ20とローサイドスイッチ用npnトランジスタ21とが直列に接続されている。また、両トランジスタ20,21の間に出力端子が接続されている。一方、高圧側電源端子(VB)とグランド端子間において抵抗22とnpnトランジスタ23とが直列に接続され、抵抗22とnpnトランジスタ23と間が前述のpnpトランジスタ20のベース端子と接続されている。
【0018】
図2での入力信号端子にはインバータ24,25,26を介してバイポーラトランジスタ23のベース端子が接続されている。そして、入力信号によりトランジスタ23がオンし、このトランジスタ23のオン動作にてpnpトランジスタ20のベース電位がグランドレベルとなってトランジスタ20がオンする。一方、図2での入力信号端子にはインバータ24,27,28,29を介してnpnトランジスタ21のベース端子が接続されている。そして、入力信号によりnpnトランジスタ21がオンする。ここで、両トランジスタ20,21の動作として、入力信号に基づいてpnpトランジスタ20とnpnトランジスタ21のうちの一方がオン状態となるとともに他方がオフ状態となる。その結果、出力端子の電圧(出力電圧)がグランド電位と高圧側電源電位(VB)に切り換えられる。
【0019】
このように、高・低の両電源端子間において第1導電型のスイッチングトランジスタとしてのpnpトランジスタ20と第2導電型のスイッチングトランジスタとしてのnpnトランジスタ21が直列に接続されている。そして、入力信号の両トランジスタ20,21への伝達経路に配したインバータ(24〜29)を用いて両トランジスタ20,21の一方をオン、他方をオフさせ両トランジスタ20,21の間に接続した出力端子を高・低のいずれかの電圧レベルにする。
【0020】
図2のインバータ24,25,27,28は図3に示すバイポーラトランジスタにて構成し、図2のインバータ26,29は図4に示すバイポーラトランジスタにて構成している。
【0021】
図3において、シリコン基板40の上にはシリコン酸化膜41を介して薄膜シリコン層42が形成されている。薄膜シリコン層42においてトレンチ43が素子形成領域を囲うように形成され、トレンチ43内にはシリコン酸化膜44が充填されている。この素子形成領域(トレンチ島)はn-シリコン層46にて構成され、その下にはn+シリコン層45が形成されている。また、素子形成領域(トレンチ島)の表層部(n-シリコン層46の表層部)には、n+コレクタ領域47とp+ベース領域48が離間して形成されている。p+ベース領域48の表層部においてn+エミッタ領域49が形成されている。
【0022】
さらに、図3のトレンチ島の表層部(半導体基板としてのn-シリコン層46の表層部)にはp+基板領域50が形成され、このp+基板領域50は接地される。p+基板領域50は、溜まった電荷を抜き取るための不純物拡散領域であり、p+基板領域50とn-シリコン層46との界面には寄生ダイオード51が形成される。この寄生ダイオード51によりオンからオフへのスイッチング動作は速い。
【0023】
図4においては、図3のp+基板領域50が無い以外は図3と同じ構成である。つまり、シリコン基板40の上にはシリコン酸化膜41を介して薄膜シリコン層42が形成され、薄膜シリコン層42においてトレンチ43が素子形成領域を囲うように形成されている。トレンチ43内にはシリコン酸化膜44が充填されている。トレンチ島はn-シリコン層46にて構成され、その下にはn+シリコン層45が形成されている。トレンチ島の表層部(n-シリコン層46の表層部)には、n+コレクタ領域47とp+ベース領域48が離間して形成されている。p+ベース領域48の表層部においてn+エミッタ領域48が形成されている。ここで、図3のp+基板領域50が図4においては無いことから、図4のトランジスタに寄生ダイオードは形成されない。寄生ダイオードが無いので、p+ベース領域48に溜まった電荷が放電されにくくオンからオフへのスイッチング動作が遅れることになる。
【0024】
このように、図2のインバータ26,29(図4のトランジスタ)は、接合分離型ではなく酸化膜分離型のnpnトランジスタであるとともに、オンからオフへの動作時間を遅らせている。つまり、図12に示すpn接合分離型バイポーラトランジスタにおいてはp+領域112とn-層111との界面に寄生ダイオード117が形成されている。また、図3に示す酸化膜分離型バイポーラトランジスタにおいては基板への寄生ダイオード51が形成されている。この寄生ダイオード117,51によりp+ベース領域(115,48)に溜まった電荷が放電されやすく、オンからオフへのスイッチング動作が速い。これに対し、図4の酸化膜分離型のnpnトランジスタは寄生ダイオードが無く、そのため、p+ベース領域48に溜まった電荷が放電されにくく、オンからオフへのスイッチング動作が遅れる。このようにして図2のインバータ26,29により位相制御が行われる。
【0025】
図5には、図2のインバータ24,25,27,28の構成(図3のトランジスタの周辺構成)を示す。また、図6には、図2のインバータ26,29の構成(図4のトランジスタの周辺構成)を示す。
【0026】
図5,6のインバータにおいて、バイポーラトランジスタのベース端子が入力端子であり、コレクタ端子が出力端子である。つまり、入力信号がLレベルならば(ベース端子がLレベルならば)、トランジスタ・オフとなり、出力信号がHレベルとなる。一方、入力信号がHレベルならば(ベース端子がHレベルならば)、トランジスタ・オンとなり、出力信号がLレベルとなる。また、図5においてバイポーラトランジスタのコレクタ端子には定電流回路60が、また、ベース端子には定電流回路61が接続されている。同様に、図6においてバイポーラトランジスタのコレクタ端子には定電流回路62が、また、ベース端子には定電流回路63が接続されている。
【0027】
図2のインバータ24,25,27,28の動作速度(図3のトランジスタにおけるオンからオフへの速度)に比べ、図2のインバータ26,29の動作速度(図4のトランジスタにおけるオンからオフへの速度)をより遅くしている。つまり、図7のベース電圧Vbが立ち下がってからコレクタ電圧Vcが立ち上がるまでの時間Td1をより大きくしている。詳しくは、図4の場合、一般的な仕様においては電流増幅率hFE(=コレクタ電流Ic/ベース電流Ib)が「10」程度であり、図7の遅れTd1が0.2μsであるが、本実施形態においては図6のコレクタ電流Icとベース電流Ibを調整することにより、電流増幅率hFEを「0.1」にし、これにより、図7の遅れTd1を2μsにしている。このように、寄生ダイオードのない酸化膜分離型トランジスタを使い、かつ、電流増幅率hFEを小さく(1以下に)して遅延時間をより大きくしている。
【0028】
また、図3の場合、電流増幅率hFEは一般的な仕様である「10」程度で用いており、図7の遅れTd1は0.2μsである。これは、図5のコレクタ電流Icとベース電流Ibを調整して電流増幅率hFEを「0.1」にしても、図7の遅れTd1は0.25μsにしかならないからである。
【0029】
次に、駆動回路4,6における作用を、図8のタイムチャートを用いて説明する。
図8において、上から、図2のインバータ24の入力側(β1)での波形、インバータ24の出力側(β2)での波形、インバータ25の出力側(β3)での波形、インバータ27の出力側(β4)での波形、インバータ28の出力側(β5)での波形、インバータ29の出力側(β6)での波形、インバータ26の出力側(β7)での波形、pnpトランジスタ20のオン・オフ動作状態、npnトランジスタ21のオン・オフ動作状態を示す。
【0030】
図2のインバータ24,25,27,28(図3のトランジスタ)において迅速なる信号の反転動作が行われる。一方、図2のインバータ26,29(図4のトランジスタ)においてはトランジスタがオンからオフになる動作として遅延した動作となる。その結果、β6での波形で示すように、τだけ遅れて信号が立ち上がる。よって、β7での波形に対してpnpトランジスタ20の動作に遅れτが生じたときの動作として、npnトランジスタ21もτだけ遅れて動作する。これにより、pnpトランジスタ20がオンの時にはnpnトランジスタ21はオフになり、貫通電流は流れない。つまり、pnpトランジスタ20とnpnトランジスタ21は同時にオンせず貫通電流は流れない。
【0031】
本駆動回路を図1に示すバイポーラ型のチャージポンプ式昇圧回路に適用した場合、ラジオノイズが5〜10dBm低減することが確認されている。
以上のごとく、インバータを、図3,4に示すごとく第1導電型の半導体基板としてのn-シリコン層46において絶縁膜としてのシリコン酸化膜41,44にて素子分離されたバイポーラトランジスタにて構成し、かつ、基板(n-シリコン層46)に電荷を抜き取るための第2導電型の不純物拡散領域としてのp+基板領域50を具備するインバータ24,25,27,28に加えて具備しないインバータ26,29を混在させた。直列接続した2つのトランジスタ(スイッチングトランジスタ)20,21をプッシュプル動作させる場合において、入力信号に基づきインバータを用いてトランジスタ20,21の一方をオフからオンに、また、他方をオンからオフにする時に両方のトランジスタ20,21が同時に導通状態になり貫通電流が流れようとする。詳しくは、図8に示すように、npnトランジスタ21をオフからオンに、また、pnpトランジスタ20をオンからオフにする時に、pnpトランジスタ20に動作遅れが生じて貫通電流が流れようとする。ここで、n-シリコン層(半導体基板)46においてシリコン酸化膜(絶縁膜)41,44にて素子分離したバイポーラトランジスタにて構成され、かつ、n-シリコン層(半導体基板)46に電荷を抜き取るためのp+基板領域(不純物拡散領域)50を具備するインバータ24,25,27,28に比べ、p+基板領域50を具備しないインバータ26,29においては、インバータの反転動作に遅れが生じる。これにより、npnトランジスタ21でのオフからオンへの動作に遅れが生じてプッシュプル動作する2つのトランジスタ20,21を通して貫通電流が流れるのを抑制することができる。
【0032】
ここで、p+基板領域(不純物拡散領域)50を具備しないインバータ26,29において、その仕様として電流増幅率hFEを「5」以下にすると、動作を遅延させる上で好ましいものとなる。特に、電流増幅率hFEを「1」以下にすると更によい。つまり、酸化膜分離型のnpnトランジスタにおいて電荷抜き取り領域(50)を設けないものを用いた場合、オンからオフの遅延時間が、コレクタ/ベースの電流比である電流増幅率hFEによって大きく変化する。このことを考慮して、hFE値を調整して小さくしたトランジスタによるインバータ26,29を用いて貫通電流が流れにくくすることができる。
【0033】
なお、図2でのインバータ29の位置はインバータ27と入れ替えても同様の効果が得られる。
これまでの説明においてはスイッチングトランジスタとしてバイポーラトランジスタ20,21を用いた場合について述べてきたが、図9に示すように、PチャネルMOSトランジスタ(第1導電型のスイッチングトランジスタ)70とNチャネルMOSトランジスタ(第2導電型のスイッチングトランジスタ)71を用いた場合に適用してもよい。つまり、図9に示すように2つのMOSトランジスタ70,71を用いてプッシュプル動作させる回路構成とした場合においては、図15に示したように、2つのトランジスタ70,71のうちの少なくともいずれか一方がオフにならない状況が生じ、このとき貫通電流Iが流れようとする。しかしながら、図9の場合においては、図10のタイムチャートに示すように、インバータ24,25,27,28(図3のトランジスタ)に加えてインバータ26,29(図4のトランジスタ)を設けているので、両トランジスタ70,71のうちの少なくともいずれか一方がオフにならない状況は生じず、貫通電流は流れない。より詳しくは、インバータ29での遅れによりβ6において動作遅れτ1が生じ、トランジスタ70がオフでない時にトランジスタ71をオフにすることにより貫通電流が流れない。また、インバータ26での遅れによりβ7において動作遅れτ2が生じ、トランジスタ71がオフでない時にトランジスタ70をオフにすることにより貫通電流が流れない。
【図面の簡単な説明】
【図1】実施の形態におけるチャージポンプ式昇圧回路の回路構成を示す図。
【図2】駆動回路の回路構成を示す図。
【図3】バイポーラトランジスタの縦断面図。
【図4】バイポーラトランジスタの縦断面図。
【図5】バイポーラトランジスタによるインバータの構成を示す図。
【図6】バイポーラトランジスタによるインバータの構成を示す図。
【図7】ベース電圧の変化に対するコレクタ電圧の変化を示す図。
【図8】作用を説明するためのタイムチャート。
【図9】別例の駆動回路の回路構成を示す図。
【図10】作用を説明するためのタイムチャート。
【図11】従来技術を説明するための駆動回路の回路構成を示す図。
【図12】バイポーラトランジスタの縦断面図。
【図13】従来技術を説明するためのタイムチャート。
【図14】従来技術を説明するための駆動回路の回路構成を示す図。
【図15】従来技術を説明するためのタイムチャート。
【符号の説明】
20…pnpトランジスタ(スイッチングトランジスタ)、21…npnトランジスタ(スイッチングトランジスタ)、24…インバータ、25…インバータ、26…インバータ、27…インバータ、28…インバータ、29…インバータ、41…シリコン酸化膜(絶縁膜)、44…シリコン酸化膜(絶縁膜)、46…n-シリコン層(半導体基板)、50…p+基板領域、70…PチャネルMOSトランジスタ(スイッチングトランジスタ)、71…NチャネルMOSトランジスタ(スイッチングトランジスタ)。
Claims (5)
- 高・低の両電源端子間において第1導電型のスイッチングトランジスタ(20,70)と第2導電型のスイッチングトランジスタ(21,71)が直列に接続され、入力信号の前記両トランジスタ(20,21,70,71)への伝達経路に配したインバータを用いて両トランジスタ(20,21,70,71)の一方をオン、他方をオフさせ両トランジスタ(20,21,70,71)の間に接続した出力端子を高・低のいずれかの電圧レベルにする駆動回路であって、
前記インバータを、N型の半導体基板(46)において絶縁膜(41,44)にて素子分離されたバイポーラトランジスタにて構成し、かつ、半導体基板(46)に電荷を抜き取るためのP型の不純物拡散領域(50)を前記バイポーラトランジスタのコレクタ領域に具備するインバータ(24,25,27,28)及び具備しないインバータ(26,29)を、前記第2導電型のスイッチングトランジスタ(21,71)が前記第1導電型のスイッチングトランジスタ(20,70)のオフに遅れてオンするように、及び前記第1導電型のスイッチングトランジスタ(20,70)が前記第2導電型のスイッチングトランジスタ(21,71)のオフに遅れてオンするように接続したことを特徴とする駆動回路。 - 前記P型の不純物拡散領域(50)を具備しないインバータ(26,29)において、その仕様として電流増幅率を「5」以下にしたことを特徴とする請求項1に記載の駆動回路。
- 前記P型の不純物拡散領域(50)を具備しないインバータ(26,29)において、その仕様として電流増幅率を「1」以下にしたことを特徴とする請求項1に記載の駆動回路。
- 前記第1導電型のスイッチングトランジスタ(20)はpnpトランジスタであり、第2導電型のスイッチングトランジスタ(21)はnpnトランジスタであることを特徴とする請求項1に記載の駆動回路。
- 前記第1導電型のスイッチングトランジスタ(70)はPチャネルMOSトランジスタであり、第2導電型のスイッチングトランジスタ(71)はNチャネルMOSトランジスタであることを特徴とする請求項1に記載の駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002286477A JP4023276B2 (ja) | 2002-09-30 | 2002-09-30 | 駆動回路 |
US10/637,562 US6861880B2 (en) | 2002-09-30 | 2003-08-11 | Driving circuit for push-pull operated transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002286477A JP4023276B2 (ja) | 2002-09-30 | 2002-09-30 | 駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128012A JP2004128012A (ja) | 2004-04-22 |
JP4023276B2 true JP4023276B2 (ja) | 2007-12-19 |
Family
ID=32025376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002286477A Expired - Fee Related JP4023276B2 (ja) | 2002-09-30 | 2002-09-30 | 駆動回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6861880B2 (ja) |
JP (1) | JP4023276B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3852447B2 (ja) * | 2003-06-03 | 2006-11-29 | セイコーエプソン株式会社 | 出力回路及びそれを内蔵する半導体集積回路 |
US7026848B2 (en) * | 2004-05-18 | 2006-04-11 | Rambus Inc. | Pre-driver circuit |
JP4396539B2 (ja) * | 2004-06-03 | 2010-01-13 | 株式会社デンソー | レアショート検出回路及び異常監視信号生成回路 |
US7423492B2 (en) * | 2005-10-20 | 2008-09-09 | Honeywell International Inc. | Circuit to reset a phase locked loop after a loss of lock |
JP4618149B2 (ja) * | 2006-02-07 | 2011-01-26 | 株式会社デンソー | ハイサイド駆動回路 |
JP4692327B2 (ja) * | 2006-02-24 | 2011-06-01 | 株式会社デンソー | 負荷駆動装置 |
DE102008028452B4 (de) * | 2008-06-14 | 2012-10-25 | X-Fab Semiconductor Foundries Ag | Leistungstransistor für hohe Spannungen in SOI-Technologie |
CN105262473A (zh) * | 2015-09-11 | 2016-01-20 | 江苏万邦微电子有限公司 | 一种增强型的逻辑转换电路装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US60590A (en) * | 1866-12-18 | Henry s | ||
JPS635553A (ja) * | 1986-06-25 | 1988-01-11 | Fujitsu Ltd | バツフア回路 |
JP3043879B2 (ja) | 1991-11-28 | 2000-05-22 | 新日本無線株式会社 | 貫通電流制御回路 |
JPH06132797A (ja) | 1992-10-20 | 1994-05-13 | Toshiba Corp | 出力バッファ回路 |
JP3818673B2 (ja) | 1993-03-10 | 2006-09-06 | 株式会社デンソー | 半導体装置 |
JP3227946B2 (ja) | 1993-11-12 | 2001-11-12 | ソニー株式会社 | レベル変換回路 |
JPH07297653A (ja) | 1994-04-27 | 1995-11-10 | Oki Micro Design Miyazaki:Kk | 演算増幅回路 |
JP3033673B2 (ja) | 1995-04-21 | 2000-04-17 | 日本電気株式会社 | 電力増幅用の演算増幅回路 |
JP2877033B2 (ja) | 1995-05-08 | 1999-03-31 | ヤマハ株式会社 | 演算増幅回路 |
JP3161366B2 (ja) | 1997-05-30 | 2001-04-25 | 日本電気株式会社 | 可変スルレートバッファ |
JPH10313587A (ja) | 1998-04-20 | 1998-11-24 | Nec Corp | 増幅回路 |
JP3150101B2 (ja) * | 1998-04-20 | 2001-03-26 | 日本電気アイシーマイコンシステム株式会社 | 演算増幅回路 |
JP4337995B2 (ja) | 1999-03-08 | 2009-09-30 | 日本テキサス・インスツルメンツ株式会社 | 駆動回路およびそれを用いたチャージポンプ昇圧回路 |
JP3466151B2 (ja) | 2000-11-21 | 2003-11-10 | 沖電気工業株式会社 | 駆動回路 |
JP2003023345A (ja) * | 2001-07-06 | 2003-01-24 | Mitsubishi Electric Corp | スパイク電流低減回路 |
-
2002
- 2002-09-30 JP JP2002286477A patent/JP4023276B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-11 US US10/637,562 patent/US6861880B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004128012A (ja) | 2004-04-22 |
US20040061534A1 (en) | 2004-04-01 |
US6861880B2 (en) | 2005-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7408228B2 (en) | Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage | |
US6057726A (en) | Output circuit for power IC with high breakdown voltage | |
US9412732B2 (en) | Semiconductor device | |
JP2015023451A (ja) | 半導体装置及び駆動システム | |
JP2009290070A (ja) | 半導体装置 | |
JP3085037B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
EP0431290B1 (en) | MOS switching circuit having gate enhanced lateral bipolar transistor | |
JP3680544B2 (ja) | 高耐圧パワーicの出力段回路 | |
US6972475B2 (en) | Semiconductor device | |
JP4023276B2 (ja) | 駆動回路 | |
JP2000183341A (ja) | 半導体装置とそれを用いた半導体回路 | |
US5933034A (en) | High speed biCMOS gate driver for MOSFETs incorporating improved injection immunity | |
US10217765B2 (en) | Semiconductor integrated circuit | |
US20050072990A1 (en) | Semiconductor device and driving circuit for semiconductor device | |
JPH1197679A (ja) | 半導体装置 | |
US6057577A (en) | Component of protection of an integrated MOS power transistor against voltage gradients | |
JP4945948B2 (ja) | 半導体装置 | |
JPH0487373A (ja) | 半導体装置 | |
JP2003243548A (ja) | 半導体回路及び半導体装置 | |
JP6370952B2 (ja) | 半導体装置 | |
JPH04364784A (ja) | Mos型半導体素子駆動回路 | |
JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
JP2002134691A (ja) | 誘電体分離型半導体装置 | |
JP3185558B2 (ja) | 絶縁ゲート型サイリスタ | |
JP3279281B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |