JP2003023345A - スパイク電流低減回路 - Google Patents

Abstract

(57)【要約】 【課題】 スパイク電流ピーク値およびスパイク電流発
生時間の最小化を両立させるスパイク電流低減回路を得
る。 【解決手段】 本願にあっては、出力トランジスタ３ｂ
の制御端子を、低インピーダンスにより高速駆動する段
階、高インピーダンスにより低速駆動する段階、および
低インピーダンスにより高速駆動する段階の３段階に切
り替えて、スパイク電流の時間対電流特性がほぼ台形状
になるようにした出力トランジスタ駆動回路を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、主に半導体集積
回路として構成され、パルス幅変調をベースとしたスイ
ッチング方式によってコイル駆動を行う電力増幅器に付
随し、スイッチング時のスパイク電流を低減するスパイ
ク電流低減回路に関するものである。

【０００２】

【従来の技術】トランジスタを用いたスイッチング方式
において、高効率および低リップルにコイルドライブす
るためには、出力電流を駆動する出力トランジスタをで
きる限り高速にオン、オフさせる必要がある。ところ
が、負荷に接続された出力トランジスタの出力ノードに
は、種々の容量成分が存在しており、この容量成分と負
荷インダクタンスの影響で、出力トランジスタがターン
オンする瞬間に、出力トランジスタの電源からグランド
間に瞬時大電流が流れる。これをスパイク電流と言う。
このスパイク電流は、短時間ではあるが電流量が多いた
め、電源からグランド間に生じる電源スパイクノイズの
発生原因になってしまう。

【０００３】図６は従来のスパイク電流の時間対電流特
性を示す特性図である。電源スパイクノイズの発生原因
になるスパイク電流を時間対電流特性で見た場合、スパ
イク電流がピーク値に達するまでの区間は、出力トラン
ジスタの入出力特性で決まり、スパイク電流がピーク値
から減衰していくまでの区間は、一時のＣＲ放電特性で
決まる。両区間とも直線近似が可能で、理論上の時間対
電流特性は、スパイク電流発生時間ΔＴを底辺とし、ス
パイク電流ピーク値Ｉｐｅｅｋを頂点とした三角形で描
くことができる。ここで、一時のＣＲ放電特性のＣ、す
なわち、出力トランジスタの出力ノードの容量値は、負
荷容量、出力トランジスタの出力容量、およびＰＷＭ制
御に適用した場合の回生用ダイオード逆方向回復容量の
和であり、一定であるため、出力ノードに蓄積される電
荷量も一定である。

【０００４】電源スパイクノイズを小さくするために、
スパイク電流ピーク値Ｉｐｅｅｋを小さくするために
は、Ｉ∝Ｑ／Ｔ、（Ｉ：スパイク電流、Ｑ：出力ノード
電荷量、Ｔ：電荷引き抜き時間）より、その出力ノード
に蓄積される電荷の引き抜き時間を長くするしかない。
そこで、従来の技術の一つとして、出力トランジスタの
制御端子を駆動する駆動回路の出力インピーダンスを高
め、出力トランジスタの立上り時間を遅らせて、出力ト
ランジスタのオン抵抗が十分に小さくない領域で、緩や
かに出力ノードに蓄積される電荷を引き抜くことで、ス
パイク電流ピーク値Ｉｐｅｅｋを小さくする手法があっ
た。図６において、理論上の時間対電流特性の三角形の
面積が出力ノード電荷量（Ｑ＝Ｉｐｅｅｋ・ΔＴ／２）
に相当する。上記手法によって、スパイク電流ピーク値
Ｉｐｅｅｋを１／２に小さくして、その時のスパイク電
流ピーク値をＩｐｅｅｋ１、スパイク電流発生時間をΔ
Ｔ１とすれば、出力ノード電荷量が一定であるから、ス
パイク電流発生時間ΔＴ１は、理論上のスパイク電流発
生時間ΔＴの２倍の時間を要することになる。

【０００５】

【発明が解決しようとする課題】従来のスパイク電流低
減回路は以上のように構成されているので、電源スパイ
クノイズを小さくするために、スパイク電流ピーク値を
小さくした場合には、スパイク電流発生時間が長くなっ
てしまう。従来のスパイク電流低減回路をＰＷＭ制御に
適用した場合、スパイク電流発生時間が長くなると、低
リップルを目的としたＰＷＭキャリア周波数の高速化に
制限が出てくるだけではなく、スパイク電流発生時間の
マスキングやフィルティングを必要とする電流チョッパ
型ＰＷＭ制御システムにおいても、微小電流検出精度の
悪化等を招いてしまう。このように、従来のスパイク電
流低減回路では、スパイク電流ピーク値およびスパイク
電流発生時間の最小化を両立させることができないなど
の課題があった。

【０００６】この発明は上記のような課題を解決するた
めになされたもので、スパイク電流ピーク値およびスパ
イク電流発生時間の最小化を両立させるスパイク電流低
減回路を得ることを目的とする。

【０００７】

【課題を解決するための手段】この発明に係るスパイク
電流低減回路は、出力トランジスタの制御端子を、低イ
ンピーダンスにより高速駆動する段階、高インピーダン
スにより低速駆動する段階、および低インピーダンスに
より高速駆動する段階の３段階に切り替えて、スパイク
電流の時間対電流特性がほぼ台形状になるようにした出
力トランジスタ駆動回路を備えたものである。

【０００８】この発明に係るスパイク電流低減回路は、
出力トランジスタ駆動回路において、出力トランジスタ
のミラートランジスタと、ミラートランジスタに接続さ
れたプルアップ抵抗とを備え、低インピーダンスにより
高速駆動する段階から高インピーダンスにより低速駆動
する段階への切り替えは、プルアップ抵抗による所定の
電位差の発生をトリガとするようにしたものである。

【０００９】この発明に係るスパイク電流低減回路は、
高インピーダンスにより低速駆動する段階から低インピ
ーダンスにより高速駆動する段階への切り替えは、出力
トランジスタからの所定の出力電圧への下降をトリガと
するようにしたものである。

【００１０】この発明に係るスパイク電流低減回路は、
出力トランジスタ駆動回路において、所定の出力電圧に
基づいてスレッショールド電圧が調整され、出力トラン
ジスタからの出力電圧に応じてトリガを発生するインバ
ータを備えたものである。

【００１１】この発明に係るスパイク電流低減回路は、
出力トランジスタの制御端子を、低インピーダンスによ
り高速駆動する低インピーダンス駆動回路と、出力トラ
ンジスタの制御端子を、高インピーダンスにより低速駆
動する高インピーダンス駆動回路と、出力トランジスタ
の所定のシンク電流への上昇をトリガとして、その出力
トランジスタの駆動を低インピーダンス駆動回路から高
インピーダンス駆動回路へ切り替え、その出力トランジ
スタからの所定の出力電圧への下降をトリガとして、そ
の出力トランジスタの駆動を高インピーダンス駆動回路
から低インピーダンス駆動回路へ切り替え、スパイク電
流の時間対電流特性がほぼ台形状になるようにした切り
替え回路とを備えたものである。

【００１２】この発明に係るスパイク電流低減回路は、
低インピーダンス駆動回路が複数段の高インピーダンス
駆動回路により構成され、切り替え回路は、複数段の高
インピーダンス駆動回路に対応してスレッショールド電
圧がそれぞれ調整されたインバータからなり、出力トラ
ンジスタからの出力電圧がインバータのスレッショール
ド電圧よりも下降したことをトリガとして、対応する高
インピーダンス駆動回路を順に接続して、その出力トラ
ンジスタの駆動を高インピーダンス駆動から低インピー
ダンス駆動へ切り替えるようにしたものである。

【００１３】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるス
パイク電流低減回路を示す回路図であり、図において、
１は電源、２はグランドである。３ａはソース側の出力
トランジスタ、３ｂはシンク側の出力トランジスタ、４
はソース側の出力トランジスタ３ａを駆動する制御端子
である。５〜７は出力トランジスタ３ｂの制御端子を駆
動するトランジスタ、８は駆動インピーダンス調整用の
抵抗、９は高速駆動から低速駆動への切り替え用のトラ
ンジスタ、１０は駆動インピーダンス調整用の抵抗、１
１は低速駆動から高速駆動への復帰の切り替え用のトラ
ンジスタである。１２は電源１にプルアップされたトラ
ンジスタ９の切り替え用の抵抗（プルアップ抵抗）、１
３は抵抗１２に直列接続され、出力トランジスタ３ｂと
カレントミラー接続されたトランジスタ（ミラートラン
ジスタ）である。１４は出力トランジスタ３ｂをオフす
るトランジスタである。１５はトランジスタ５〜７，１
４の制御端子を駆動する端子である。１６はスレッショ
ールド電圧が調整され、出力トランジスタ３ｂからの出
力電圧の変化を検出するインバータ、１７はそのインバ
ータ１６の出力を反転させてトランジスタ１１の制御端
子を駆動するインバータである。なお、図１において、
出力トランジスタ３ａ，３ｂを除いた部分の構成が、ス
パイク電流低減を実現するための、出力トランジスタ駆
動回路である。また、トランジスタ５，６，９、抵抗８
により低インピーダンス駆動回路を構成し、トランジス
タ５、抵抗８により高インピーダンス駆動回路を構成
し、トランジスタ５，７，１１、抵抗８，１０により低
インピーダンス駆動回路を構成する。さらに、抵抗１
２、トランジスタ１３、インバータ１６，１７により切
り替え回路を構成する。また、出力トランジスタ３ａ、
トランジスタ５〜７，１１は、ｐｃｈＭＯＳＦＥＴによ
り構成され、出力トランジスタ３ｂ、トランジスタ９，
１３，１４は、ｎｃｈＭＯＳＦＥＴにより構成されたも
のである。図２はこの発明の実施の形態１によるスパイ
ク電流の時間対電流特性を示す特性図である。

【００１４】次に動作について説明する。この実施の形
態１では、従来の技術のように、出力トランジスタの制
御端子を一定のインピーダンスにより駆動するものでは
なく、インピーダンスを段階的に変化させることによ
り、スパイク電流の時間対電流特性を三角形ではなく、
長方形（台形）にし、スパイク電流ピーク値Ｉｐｅｅｋ
２およびスパイク電流発生時間ΔＴ２の最小化を両立さ
せるものである。長方形（台形）状のスパイク電流の時
間対電流特性を得るためには、出力トランジスタの駆動
モードを次の３段階に分割し、それぞれを連続的に実行
する。 （１）高速駆動段階（図２に示した台形の左斜辺の形
成） スパイク電流がスパイク電流ピーク値Ｉｐｅｅｋ２に達
するまでの所用時間を短くするために、出力トランジス
タの制御端子を低インピーダンスで駆動する。 （２）低速駆動段階（図２に示した台形の上辺の形
成） スパイク電流がスパイク電流ピーク値Ｉｐｅｅｋ２に達
した後は、出力トランジスタの制御端子を高インピーダ
ンスで駆動するように切り替え、スパイク電流ピーク値
Ｉｐｅｅｋ２以上に増加しないようにする。 （３）高速駆動段階（図２に示した台形の右斜辺の形
成） 低速駆動段階の高インピーダンスの駆動のままでは、ス
パイク電流の減少速度が遅いので、再び出力トランジス
タの制御端子を低インピーダンスで駆動するように切り
替え、速やかに放電を完了させる。

【００１５】以下、図１に基づいた具体的な動作につい
て説明する。 「高速駆動→低速駆動の動作説明と特徴」高速駆動段階
に入る直前の状態は、出力電圧は“Ｈ”を呈し、出力ト
ランジスタ３ｂ、トランジスタ５〜７，１１がオフで、
トランジスタ９，１４がオンしている。端子１５に与え
られる電圧が“Ｌ”となった時、高速駆動段階が開始さ
れる。端子１５が“Ｌ”となると、トランジスタ５〜７
がオンし、トランジスタ１４がオフする。この時、トラ
ンジスタ９はオンしているので、出力トランジスタ３ｂ
の制御端子は、比較的低いインピーダンスにて電源１と
短絡されるため、出力トランジスタ３ｂの立上り速度は
速い。この動作区間は、図２の左斜辺に相当する。一
方、出力トランジスタ３ｂにカレントミラー構成された
トランジスタ１３も、出力トランジスタ３ｂと同様に立
ち上がって行き、トランジスタ１３のシンク電流がある
程度の量に達すると、抵抗１２による、電源１と同電位
からの電圧降下により、トランジスタ９の制御端子は
“Ｌ”になり、トランジスタ９はオフする。すると、出
力トランジスタ３ｂの制御端子は、トランジスタ５およ
び抵抗８の直列回路を通じた比較的高いインピーダンス
にて電源１に接続された状態となり、出力トランジスタ
３ｂの立上り時間は低下する。この動作区間は、図２の
上辺に相当する。このように、図１に示した構成によ
れば、トランジスタ１３のシンク電流と抵抗１２により
発生する電位差をトランジスタ９のカットオフのトリガ
とすることにより、出力トランジスタ３ｂの駆動状態を
より高速にトランジスタ９に伝達することができ、最適
なタイミングで高速駆動から低速駆動に切り替えること
ができる。なお、タイミングの最適化は、トランジスタ
１３およびトランジスタ３ｂのミラー電流（面積）比
と、抵抗１２の抵抗値の調整によって行うことができ
る。

【００１６】「低速駆動→高速復帰駆動の動作説明と特
徴」出力ノードに蓄積された電荷がある程度減少する
と、出力トランジスタ３ｂからの出力電圧が下降し始め
る。出力電圧がインバータ１６のスレッショールド電圧
より低い電圧になった時、トランジスタ１１がオンす
る。すると、出力トランジスタ３ｂの制御端子には、ト
ランジスタ５、抵抗８の直列抵抗に加え、トランジスタ
７、抵抗１０、トランジスタ１１の直列抵抗が並列接続
された状態となり、電源１から出力トランジスタ３ｂの
制御端子間のインピーダンスが低くなる。よって、再
び、出力トランジスタ３ｂの立上り速度（電荷引き抜き
速度）は、速くなり、図２の右斜辺が形成される。こ
のように、図１に示した構成によれば、出力電圧の下降
を検出することによって、出力残存電荷量を基準とした
最適なタイミングで低速駆動から高速駆動に切り替える
ことができる。単純にディレイ回路を用いたのでは、負
荷動作点や電源電圧が変動した場合に、復帰タイミング
が適切でなくなり、スパイクや電流引き抜き遅延が発生
することが分かっている。また、インバータ１６を用い
ることで、より高速に復帰タイミングを伝達させること
ができる。最適な復帰タイミングは、出力残存電荷量に
比例した出力電圧と対をなしているため、復帰タイミン
グの設定の際には、インバータ１６のスレッショールド
電圧を調整することで、実現することができる。

【００１７】以上のように、この実施の形態１によれ
ば、スパイク電流ピーク値Ｉｐｅｅｋ２およびスパイク
電流発生時間ΔＴ２の最小化を両立させることができ
る。したがって、ＰＷＭ制御に適用する場合には、ＰＷ
Ｍ制御の高速化および電源スパイクノイズの低減を両立
させることができる。

【００１８】実施の形態２．図３はこの発明の実施の形
態２によるスパイク電流低減回路を示す回路図であり、
図１に示した高速駆動→低速駆動の動作だけを実現する
回路である。このように構成しても、スパイク電流ピー
ク値およびスパイク電流発生時間の最小化を両立させる
ことができる。

【００１９】実施の形態３．図４はこの発明の実施の形
態３によるスパイク電流低減回路を示す回路図であり、
図１に示した低速駆動→高速駆動復帰の動作だけを実現
する回路である。このように構成しても、スパイク電流
ピーク値およびスパイク電流発生時間の最小化を両立さ
せることができる。

【００２０】実施の形態４．図５はこの発明の実施の形
態４によるスパイク電流低減回路を示す回路図であり、
図４に示した低速駆動→高速駆動復帰の動作だけを実現
する回路において、複数段構成されたトランジスタ７ａ
〜７ｎ、抵抗１０ａ〜１０ｎ、トランジスタ１１ａ〜１
１ｎ、インバータ１６ａ〜１６ｎ、およびインバータ１
７ａ〜１７ｎを設けたものである。なお、トランジスタ
７ａ〜７ｎ、抵抗１０ａ〜１０ｎ、およびトランジスタ
１１ａ〜１１ｎにより高インピーダンス駆動回路を複数
段構成した低インピーダンス駆動回路を構成し、インバ
ータ１６ａ〜１６ｎ、およびインバータ１７ａ〜１７ｎ
により切り替え回路を構成する。

【００２１】次に動作について説明する。インバータ１
６ａ〜１６ｎの各スレッショールド電圧は、少しずつず
らして設定されている。例えば、インバータ１６ａのス
レッショールド電圧が最も高く設定され、以下、インバ
ータ１６ｂからインバータ１６ｎの順に少しずつ電圧の
低いスレッショールド電圧が設定されている。そして、
出力トランジスタ３ｂからの出力電圧が、それらインバ
ータ１６ａ〜１６ｎの各スレッショールド電圧よりも下
降したことをトリガとして、対応するトランジスタ１１
ａ〜１１ｎを順にオンして、トランジスタ７、抵抗１
０、およびトランジスタ１１からなる直列抵抗を順次接
続して行く。このようにして、出力トランジスタ３ｂの
駆動を高インピーダンス駆動から低インピーダンス駆動
へ切り替える。

【００２２】以上のように、この実施の形態４によれ
ば、切り替えを多段で行うことにより、低速駆動から高
速駆動復帰への切り替え時の電流波形をより滑らかにす
ることができ、スパイク電流の時間対電流特性を理想の
台形状に近づけることができる。なお、この実施の形態
４では、上記実施の形態３に適用した例について示した
が、上記実施の形態１に適用しても良い。また、上記実
施の形態１から実施の形態４では、各トランジスタをＭ
ＯＳＦＥＴにより構成したが、各トランジスタをＣＭＯ
Ｓトランジスタで構成したり、バイポーラトランジスタ
で構成しても良い。さらに、上記実施の形態１から実施
の形態４において、各トランジスタのｐｃｈ（ＰＮＰ）
とｎｃｈ（ＮＰＮ）とを入れ替え、電源１とグランド２
とを入れ替えた構成にしても、全く同様な動作および効
果を奏することができる。

【００２３】

【発明の効果】以上のように、この発明によれば、出力
トランジスタの制御端子を、低インピーダンスにより高
速駆動する段階、高インピーダンスにより低速駆動する
段階、および低インピーダンスにより高速駆動する段階
の３段階に切り替えて、スパイク電流の時間対電流特性
がほぼ台形状になるようにした出力トランジスタ駆動回
路を備えるように構成したので、スパイク電流ピーク値
およびスパイク電流発生時間の最小化を両立させること
ができる。したがって、ＰＷＭ制御に適用する場合に
は、ＰＷＭ制御の高速化および電源スパイクノイズの低
減を両立させることができる効果がある。

【００２４】この発明によれば、出力トランジスタ駆動
回路は、出力トランジスタのミラートランジスタと、ミ
ラートランジスタに接続されたプルアップ抵抗とを備
え、低インピーダンスにより高速駆動する段階から高イ
ンピーダンスにより低速駆動する段階への切り替えは、
プルアップ抵抗による所定の電位差の発生をトリガとす
るように構成したので、出力トランジスタの駆動状態を
より高速に検出して伝達することができ、最適なタイミ
ングで高速駆動から低速駆動に切り替えることができる
効果がある。

【００２５】この発明によれば、高インピーダンスによ
り低速駆動する段階から低インピーダンスにより高速駆
動する段階への切り替えは、出力トランジスタからの所
定の出力電圧への下降をトリガとするように構成したの
で、出力残存電荷量を基準とした最適なタイミングで低
速駆動から高速駆動に切り替えることができる効果があ
る。

【００２６】この発明によれば、出力トランジスタ駆動
回路は、所定の出力電圧に基づいてスレッショールド電
圧が調整され、出力トランジスタからの出力電圧に応じ
てトリガを発生するインバータを備えるように構成した
ので、低速駆動から高速駆動への最適な切り替えタイミ
ングは、出力残存電荷量に比例した出力電圧と対をなし
ているため、切り替えタイミングの設定の際には、イン
バータのスレッショールド電圧を調整することで、実現
することができる効果がある。

【００２７】この発明によれば、出力トランジスタの制
御端子を、低インピーダンスにより高速駆動する低イン
ピーダンス駆動回路と、出力トランジスタの制御端子
を、高インピーダンスにより低速駆動する高インピーダ
ンス駆動回路と、出力トランジスタの所定のシンク電流
への上昇をトリガとして、その出力トランジスタの駆動
を低インピーダンス駆動回路から高インピーダンス駆動
回路へ切り替え、その出力トランジスタからの所定の出
力電圧への下降をトリガとして、その出力トランジスタ
の駆動を高インピーダンス駆動回路から低インピーダン
ス駆動回路へ切り替え、スパイク電流の時間対電流特性
がほぼ台形状になるようにした切り替え回路とを備える
ように構成したので、スパイク電流ピーク値およびスパ
イク電流発生時間の最小化を両立させることができる。
したがって、ＰＷＭ制御に適用する場合には、ＰＷＭ制
御の高速化および電源スパイクノイズの低減を両立させ
ることができる。また、最適なタイミングで高速駆動か
ら低速駆動、および低速駆動から高速駆動にそれぞれ切
り替えることができる効果がある。

【００２８】この発明によれば、低インピーダンス駆動
回路は、複数段の高インピーダンス駆動回路により構成
され、切り替え回路は、複数段の高インピーダンス駆動
回路に対応してスレッショールド電圧がそれぞれ調整さ
れたインバータからなり、出力トランジスタからの出力
電圧がインバータのスレッショールド電圧よりも下降し
たことをトリガとして、対応する高インピーダンス駆動
回路を順に接続して、その出力トランジスタの駆動を高
インピーダンス駆動から低インピーダンス駆動へ切り替
えるように構成したので、低速駆動から高速駆動への切
り替え時の電流波形をより滑らかにすることができ、ス
パイク電流の時間対電流特性を理想の台形状に近づける
ことができる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるスパイク電流
低減回路を示す回路図である。

【図２】 この発明の実施の形態１によるスパイク電流
の時間対電流特性を示す特性図である。

【図３】 この発明の実施の形態２によるスパイク電流
低減回路を示す回路図である。

【図４】 この発明の実施の形態３によるスパイク電流
低減回路を示す回路図である。

【図５】 この発明の実施の形態４によるスパイク電流
低減回路を示す回路図である。

【図６】 従来のスパイク電流の時間対電流特性を示す
特性図である。

【符号の説明】

１ 電源、２ グランド、３ａ，３ｂ 出力トランジス
タ、４ 制御端子、５〜７，７ａ〜７ｎ，９，１１，１
１ａ〜１１ｎ，１４ トランジスタ、８，１０，１０ａ
〜１０ｎ 抵抗、１２ 抵抗（プルアップ抵抗）、１３
トランジスタ（ミラートランジスタ）、１５ 端子、
１６，１６ａ〜１６ｎ，１７，１７ａ〜１７ｎ インバ
ータ。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J055 AX02 AX54 AX64 BX16 CX07 DX22 DX56 DX72 DX83 EX01 EX07 EX11 EY01 EY21 EZ04 EZ07 FX12 FX17 FX35 GX01 GX06 5J056 AA05 BB02 BB24 CC02 DD13 DD28 EE07 FF07 FF08 GG13 KK03

Claims (6)

【特許請求の範囲】
1. 【請求項１】 出力トランジスタの制御端子を、低イン
   ピーダンスにより高速駆動する段階、高インピーダンス
   により低速駆動する段階、および低インピーダンスによ
   り高速駆動する段階の３段階に切り替えて、スパイク電
   流の時間対電流特性がほぼ台形状になるようにした出力
   トランジスタ駆動回路を備えたスパイク電流低減回路。
2. 【請求項２】 出力トランジスタ駆動回路は、出力トラ
   ンジスタのミラートランジスタと、上記ミラートランジ
   スタに接続されたプルアップ抵抗とを備え、低インピー
   ダンスにより高速駆動する段階から高インピーダンスに
   より低速駆動する段階への切り替えは、上記プルアップ
   抵抗による所定の電位差の発生をトリガとしたことを特
   徴とする請求項１記載のスパイク電流低減回路。
3. 【請求項３】 高インピーダンスにより低速駆動する段
   階から低インピーダンスにより高速駆動する段階への切
   り替えは、出力トランジスタからの所定の出力電圧への
   下降をトリガとしたことを特徴とする請求項１記載のス
   パイク電流低減回路。
4. 【請求項４】 出力トランジスタ駆動回路は、所定の出
   力電圧に基づいてスレッショールド電圧が調整され、出
   力トランジスタからの出力電圧に応じてトリガを発生す
   るインバータを備えたことを特徴とする請求項３記載の
   スパイク電流低減回路。
5. 【請求項５】 出力トランジスタの制御端子を、低イン
   ピーダンスにより高速駆動する低インピーダンス駆動回
   路と、上記出力トランジスタの制御端子を、高インピー
   ダンスにより低速駆動する高インピーダンス駆動回路
   と、上記出力トランジスタの所定のシンク電流への上昇
   をトリガとして、その出力トランジスタの駆動を上記低
   インピーダンス駆動回路から上記高インピーダンス駆動
   回路へ切り替え、その出力トランジスタからの所定の出
   力電圧への下降をトリガとして、その出力トランジスタ
   の駆動を上記高インピーダンス駆動回路から上記低イン
   ピーダンス駆動回路へ切り替え、スパイク電流の時間対
   電流特性がほぼ台形状になるようにした切り替え回路と
   を備えたスパイク電流低減回路。
6. 【請求項６】 低インピーダンス駆動回路は、複数段の
   高インピーダンス駆動回路により構成され、切り替え回
   路は、上記複数段の高インピーダンス駆動回路に対応し
   てスレッショールド電圧がそれぞれ調整されたインバー
   タからなり、出力トランジスタからの出力電圧がインバ
   ータのスレッショールド電圧よりも下降したことをトリ
   ガとして、対応する高インピーダンス駆動回路を順に接
   続して、その出力トランジスタの駆動を高インピーダン
   ス駆動から低インピーダンス駆動へ切り替えることを特
   徴とする請求項５記載のスパイク電流低減回路。