JP3043879B2 - 貫通電流制御回路 - Google Patents
貫通電流制御回路Info
- Publication number
- JP3043879B2 JP3043879B2 JP33983591A JP33983591A JP3043879B2 JP 3043879 B2 JP3043879 B2 JP 3043879B2 JP 33983591 A JP33983591 A JP 33983591A JP 33983591 A JP33983591 A JP 33983591A JP 3043879 B2 JP3043879 B2 JP 3043879B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- switching element
- turned
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電源投入時や準定常状
態で本来流れてはならない電源・接地間等の貫通電流を
規制するための貫通電流制御回路に関するものである。
態で本来流れてはならない電源・接地間等の貫通電流を
規制するための貫通電流制御回路に関するものである。
【０００２】
【従来の技術】ＥＥＰ−ＲＯＭ等のメモリＩＣでは、デ
ータの書き込みや消去のために通常電圧よりも高い電圧
が必要となるので、同一ＩＣチップ内に昇圧回路を構成
して、その通常電圧を例えば２倍に昇圧して書き込み／
消去用の電圧を発生させることが行われる。
ータの書き込みや消去のために通常電圧よりも高い電圧
が必要となるので、同一ＩＣチップ内に昇圧回路を構成
して、その通常電圧を例えば２倍に昇圧して書き込み／
消去用の電圧を発生させることが行われる。
【０００３】このような昇圧回路として、図５に示す回
路がある。この回路は、第１のタイミングでＭＰ（Ｐチ
ャンネルＭＯＳＴ）１とＭＮ（ＮチャンネルＭＯＳＴ）
１をオンさせ、これにより電源端子１の電圧Ｖｃｃをコ
ンデンサＣ１に図示の極性で充電する。次の第２のタイ
ミングで、ＭＰ２、ＭＰ３、ＭＮ２をオンさせて、ＭＰ
２、ＭＮ２のルートで電源端子１の電圧Ｖｃｃをコンデ
ンサＣ２に図示の極性で充電すると同時に、ＭＰ２、Ｍ
Ｐ３のルートで電源端子１の電圧ＶｃｃとコンデンサＣ
１の電圧Ｖｃｃを加算した２Ｖｃｃの電圧を図示の極性
でコンデンサＣ３に充電する。次の第３のタイミングで
ＭＮ３、ＭＮ４をオンさせて、コンデンＣ１とコンデン
サＣ２の電荷を加算した２Ｖｃｃの電荷をコンデンサＣ
４に図示の極性で充電する。以後、上記した第１のタイ
ミング〜第３のタイミングを繰り返す。
路がある。この回路は、第１のタイミングでＭＰ（Ｐチ
ャンネルＭＯＳＴ）１とＭＮ（ＮチャンネルＭＯＳＴ）
１をオンさせ、これにより電源端子１の電圧Ｖｃｃをコ
ンデンサＣ１に図示の極性で充電する。次の第２のタイ
ミングで、ＭＰ２、ＭＰ３、ＭＮ２をオンさせて、ＭＰ
２、ＭＮ２のルートで電源端子１の電圧Ｖｃｃをコンデ
ンサＣ２に図示の極性で充電すると同時に、ＭＰ２、Ｍ
Ｐ３のルートで電源端子１の電圧ＶｃｃとコンデンサＣ
１の電圧Ｖｃｃを加算した２Ｖｃｃの電圧を図示の極性
でコンデンサＣ３に充電する。次の第３のタイミングで
ＭＮ３、ＭＮ４をオンさせて、コンデンＣ１とコンデン
サＣ２の電荷を加算した２Ｖｃｃの電荷をコンデンサＣ
４に図示の極性で充電する。以後、上記した第１のタイ
ミング〜第３のタイミングを繰り返す。
【０００４】かくして、出力端子２にはコンデンサＣ３
に充電された電圧＋２Ｖｃｃが、また出力端子３にはコ
ンデンサＣ４に充電された電圧−２Ｖｃｃが得られる。
に充電された電圧＋２Ｖｃｃが、また出力端子３にはコ
ンデンサＣ４に充電された電圧−２Ｖｃｃが得られる。
【０００５】ところで、このような回路では、例えばＭ
Ｎ３とＭＰ１、ＭＮ３とＭＰ３が同時にオンすると、電
源と接地が短絡されたり、コンデンサＣ３が短絡され
て、そこに貫通電流が流れ、昇圧回路が正常動作しなく
なる。ＭＰ２とＭＮ１が同時にオンしても、またＭＮ２
とＭＮ４が同時にオンしても同様の事態が発生する。こ
れらは、電源投入時に各ＭＯＳＴのゲートを制御する制
御系の状態が定まらないために発生するものであり、消
費電流も増大する。
Ｎ３とＭＰ１、ＭＮ３とＭＰ３が同時にオンすると、電
源と接地が短絡されたり、コンデンサＣ３が短絡され
て、そこに貫通電流が流れ、昇圧回路が正常動作しなく
なる。ＭＰ２とＭＮ１が同時にオンしても、またＭＮ２
とＭＮ４が同時にオンしても同様の事態が発生する。こ
れらは、電源投入時に各ＭＯＳＴのゲートを制御する制
御系の状態が定まらないために発生するものであり、消
費電流も増大する。
【０００６】図６は上記問題のＭＯＳＴの部分を一般化
した回路であり、接地側を１個のＭＮａ、電源側をｎ個
のＭＰａ〜ＭＰｎで構成した場合であり、このときは制
御系４からのゲート信号Φｐａ〜Φｐｎが「Ｌ」レベル
のとき、対応するＭＰａ〜ＭＰｎがオンし、ゲート信号
Φｎａが「Ｈ」レベルのとき、対応するＭＮａがオンす
る。そして、ＭＮａとＭＰａ〜ＭＰｎの内の１個以上と
が同時にオンすると電源・接地間に貫通電流が流れる。
した回路であり、接地側を１個のＭＮａ、電源側をｎ個
のＭＰａ〜ＭＰｎで構成した場合であり、このときは制
御系４からのゲート信号Φｐａ〜Φｐｎが「Ｌ」レベル
のとき、対応するＭＰａ〜ＭＰｎがオンし、ゲート信号
Φｎａが「Ｈ」レベルのとき、対応するＭＮａがオンす
る。そして、ＭＮａとＭＰａ〜ＭＰｎの内の１個以上と
が同時にオンすると電源・接地間に貫通電流が流れる。
【０００７】また図７は電源側を１個のＭＰａ、接地側
をｎ個のＭＮａ〜ＭＮｎで構成した場合であり、このと
きは制御系５のゲート信号Φｐａが「Ｌ」レベルのとき
対応するＭＰａがオンし、ゲート信号Φｎａ〜Φｎｎが
「Ｈ」レベルのとき、対応するＭＮａ〜ＭＮｎがオンす
る。そして、ＭＰａとＭＮａ〜ＭＮｎの内の１個以上と
が同時にオンすると電源・接地間に貫通電流が流れる。
をｎ個のＭＮａ〜ＭＮｎで構成した場合であり、このと
きは制御系５のゲート信号Φｐａが「Ｌ」レベルのとき
対応するＭＰａがオンし、ゲート信号Φｎａ〜Φｎｎが
「Ｈ」レベルのとき、対応するＭＮａ〜ＭＮｎがオンす
る。そして、ＭＰａとＭＮａ〜ＭＮｎの内の１個以上と
が同時にオンすると電源・接地間に貫通電流が流れる。
【０００８】そこで従来では、上記したような事態が発
生することを避けるために、制御系４、５に対して外部
からリセットをかけたり、その制御系４、５内にパワー
オンリセット回路を内蔵させて内部でリセットをかける
等の対策を施していた。
生することを避けるために、制御系４、５に対して外部
からリセットをかけたり、その制御系４、５内にパワー
オンリセット回路を内蔵させて内部でリセットをかける
等の対策を施していた。
【０００９】
【発明が解決しようとする課題】しかし、外部からリセ
ットをかけようとしても、使用状況によっては困難な場
合もあり、また１チップＩＣのときは端子数を増やす必
要もあった。パワーオンリセットのような内部のリセッ
トは、正常にかからない場合があったり、またそのため
の回路に大きな面積を占めるので、チップサイズが拡大
し、コストアップの要因となっていた。
ットをかけようとしても、使用状況によっては困難な場
合もあり、また１チップＩＣのときは端子数を増やす必
要もあった。パワーオンリセットのような内部のリセッ
トは、正常にかからない場合があったり、またそのため
の回路に大きな面積を占めるので、チップサイズが拡大
し、コストアップの要因となっていた。
【００１０】本発明の目的は、上記した問題点を解決し
て、僅かな回路付加のみで定常的或は準定常的な貫通電
流が発生しないようにした貫通電流制御回路を提供する
ことである。
て、僅かな回路付加のみで定常的或は準定常的な貫通電
流が発生しないようにした貫通電流制御回路を提供する
ことである。
【００１１】
【課題を解決するための手段】このために本発明は、電
源と接地との間に直列接続され又はコンデンサとループ
接続されるよう直列接続された第１及び第２スイッチン
グ素子と、該第１スイッチング素子に並列された１又は
２以上の別のスイッチング素子と、前記第２スイッチン
グ素子の入力側に接続された論理回路とを具備し、前記
第１スイッチング素子用の制御信号及び前記１又は２以
上の別のスイッチング素子用の個々の制御信号を前記論
理回路に各々分岐して入力させると共に、前記第２スイ
ッチング素子用の制御信号を前記論理回路に入力させ、
前記第２スイッチング素子用の制御信号がオン用のとき
で、且つ前記第１のスイッチング素子用の制御信号及び
前記１又は２以上の別のスイッチング素子用の各制御信
号の内の少なくとも１つがオン用のとき、前記論理回路
により前記第２のスイッチング素子がオフされるように
構成した。
源と接地との間に直列接続され又はコンデンサとループ
接続されるよう直列接続された第１及び第２スイッチン
グ素子と、該第１スイッチング素子に並列された１又は
２以上の別のスイッチング素子と、前記第２スイッチン
グ素子の入力側に接続された論理回路とを具備し、前記
第１スイッチング素子用の制御信号及び前記１又は２以
上の別のスイッチング素子用の個々の制御信号を前記論
理回路に各々分岐して入力させると共に、前記第２スイ
ッチング素子用の制御信号を前記論理回路に入力させ、
前記第２スイッチング素子用の制御信号がオン用のとき
で、且つ前記第１のスイッチング素子用の制御信号及び
前記１又は２以上の別のスイッチング素子用の各制御信
号の内の少なくとも１つがオン用のとき、前記論理回路
により前記第２のスイッチング素子がオフされるように
構成した。
【００１２】
【実施例】以下に、本発明の実施例について説明する。
図１はその一実施例の回路図である。図６と同様のもの
には同一の符号を付した。ＭＰａ〜ＭＰｎは、それがオ
ンするのは制御系４から出力するゲート信号Φｐａ〜Φ
ｐｎが「Ｌ」レベルのときである。そこで、このゲート
信号Φｐａ〜Φｐｎのいずれか１つ以上が「Ｌ」レベル
のときは、ＭＮａをオンするためにゲート信号Φｎａが
「Ｈ」レベルになっても、これがＭＮａのゲートに入力
しないようにして、そのＭＮａをオンさせない。
図１はその一実施例の回路図である。図６と同様のもの
には同一の符号を付した。ＭＰａ〜ＭＰｎは、それがオ
ンするのは制御系４から出力するゲート信号Φｐａ〜Φ
ｐｎが「Ｌ」レベルのときである。そこで、このゲート
信号Φｐａ〜Φｐｎのいずれか１つ以上が「Ｌ」レベル
のときは、ＭＮａをオンするためにゲート信号Φｎａが
「Ｈ」レベルになっても、これがＭＮａのゲートに入力
しないようにして、そのＭＮａをオンさせない。
【００１３】このために本実施例では、ＭＰａ〜ＭＰｎ
のゲート信号Φｐａ〜ΦｐｎとＭＮａのゲート信号Φｎ
ａの全てを入力するナンドゲート６を設け、このナンド
ゲート６の出力をインバータ７で反転してから、ＭＮａ
のゲートに印加している。
のゲート信号Φｐａ〜ΦｐｎとＭＮａのゲート信号Φｎ
ａの全てを入力するナンドゲート６を設け、このナンド
ゲート６の出力をインバータ７で反転してから、ＭＮａ
のゲートに印加している。
【００１４】この結果、インバータ７の出力は、ゲート
信号Φｐａ〜Φｐｎのすべてが「Ｈ」レベル（ＭＰａ〜
ＭＰｎのすべてがオフ）で、且つゲート信号Φｎａが
「Ｈ」レベルのときに始めて、「Ｈ」レベルとなり、Ｍ
Ｎａがオンする。
信号Φｐａ〜Φｐｎのすべてが「Ｈ」レベル（ＭＰａ〜
ＭＰｎのすべてがオフ）で、且つゲート信号Φｎａが
「Ｈ」レベルのときに始めて、「Ｈ」レベルとなり、Ｍ
Ｎａがオンする。
【００１５】図２は別の実施例の回路図である。図７と
同様のものには同一の符号を付している。ＭＮａ〜ＭＮ
ｎは、それがオンするのは制御系５から出力するゲート
信号Φｎａ〜Φｎｎが「Ｈ」レベルのときである。そこ
で、このゲート信号Φｎａ〜Φｎｎのいずれか１つ以上
が「Ｈ」レベルのときは、ＭＰａをオンするためにゲー
ト信号Φｐａが「Ｌ」レベルになっても、これがＭＰａ
のゲートに入力しないようにして、そのＭＰａをオンさ
せない。
同様のものには同一の符号を付している。ＭＮａ〜ＭＮ
ｎは、それがオンするのは制御系５から出力するゲート
信号Φｎａ〜Φｎｎが「Ｈ」レベルのときである。そこ
で、このゲート信号Φｎａ〜Φｎｎのいずれか１つ以上
が「Ｈ」レベルのときは、ＭＰａをオンするためにゲー
ト信号Φｐａが「Ｌ」レベルになっても、これがＭＰａ
のゲートに入力しないようにして、そのＭＰａをオンさ
せない。
【００１６】このためにここでは、ＭＮａ〜ＭＮｎのゲ
ート信号Φｎａ〜ΦｎｎとＭＰａのゲート信号Φｐａの
全てを入力するノアゲート８を設け、このノアゲート８
の出力をインバータ９で反転してから、ＭＰａのゲート
に印加している。
ート信号Φｎａ〜ΦｎｎとＭＰａのゲート信号Φｐａの
全てを入力するノアゲート８を設け、このノアゲート８
の出力をインバータ９で反転してから、ＭＰａのゲート
に印加している。
【００１７】この結果、インバータ９の出力は、ゲート
信号Φｎａ〜Φｎｎのすべてが「Ｌ」レベル（ＭＮａ〜
ＭＮｎのすべてがオフ）で、且つゲート信号Φｐａが
「Ｌ」レベルのときに始めて、「Ｌ」レベルとなり、Ｍ
Ｐａがオンする。
信号Φｎａ〜Φｎｎのすべてが「Ｌ」レベル（ＭＮａ〜
ＭＮｎのすべてがオフ）で、且つゲート信号Φｐａが
「Ｌ」レベルのときに始めて、「Ｌ」レベルとなり、Ｍ
Ｐａがオンする。
【００１８】図３は図１におけるナンドゲート６の具体
的回路図である。このナンドゲート６は、ｎ＋１個の入
力端子６１〜６ｎ＋１、出力端子６０、出力端子６０と
電源との間に並列接続したｎ＋１個のＭＰ２１〜ＭＰ２
ｎ＋１、出力端子６０と接地間に直列接続したｎ＋１個
のＭＮ２１〜ＭＮ２ｎ＋１からなる。そして、入力端子
６１〜６ｎ＋１の全ての電位が「Ｈ」レベルになると、
ＭＰ２１〜ＭＰ２ｎ＋１がオフ、ＭＮ２１〜ＭＮ２ｎ＋
１がオンして、出力端子６０が「Ｌ」レベルとなる。
的回路図である。このナンドゲート６は、ｎ＋１個の入
力端子６１〜６ｎ＋１、出力端子６０、出力端子６０と
電源との間に並列接続したｎ＋１個のＭＰ２１〜ＭＰ２
ｎ＋１、出力端子６０と接地間に直列接続したｎ＋１個
のＭＮ２１〜ＭＮ２ｎ＋１からなる。そして、入力端子
６１〜６ｎ＋１の全ての電位が「Ｈ」レベルになると、
ＭＰ２１〜ＭＰ２ｎ＋１がオフ、ＭＮ２１〜ＭＮ２ｎ＋
１がオンして、出力端子６０が「Ｌ」レベルとなる。
【００１９】図１のように電源投入時に状態の定まらな
い制御系４に接続されたナンドゲート６の場合、その入
力が定まらないため、ナンドゲート６を構成しているＭ
Ｎ２１〜ＭＮ２ｎ＋１とＭＰ２１〜ＭＰ２ｎ＋１のいず
れか１つ以上が同時にオンする状態が考えられる。この
とき、ナンドゲート６の出力は、ＭＰ２１〜ＭＰ２ｎ＋
１のオン抵抗とＭＮ２１〜ＭＮ２ｎ＋１のオン抵抗で決
まる中間電位となる。このため、図１におけるナンドゲ
ート６の出力は中間電位となり、インバータ７のしきい
値によってはその中間電位を「Ｌ」レベルと認識し、そ
の出力には「Ｈ」レベルを出し、ＭＮａがオンする。こ
のような状態のとき、ＭＰａ〜ＭＰｎのゲートも定まら
ず、ＭＰａ〜ＭＰｎのいずれかがオンすれば、ＭＮａと
の間で貫通電流が流れることになる。
い制御系４に接続されたナンドゲート６の場合、その入
力が定まらないため、ナンドゲート６を構成しているＭ
Ｎ２１〜ＭＮ２ｎ＋１とＭＰ２１〜ＭＰ２ｎ＋１のいず
れか１つ以上が同時にオンする状態が考えられる。この
とき、ナンドゲート６の出力は、ＭＰ２１〜ＭＰ２ｎ＋
１のオン抵抗とＭＮ２１〜ＭＮ２ｎ＋１のオン抵抗で決
まる中間電位となる。このため、図１におけるナンドゲ
ート６の出力は中間電位となり、インバータ７のしきい
値によってはその中間電位を「Ｌ」レベルと認識し、そ
の出力には「Ｈ」レベルを出し、ＭＮａがオンする。こ
のような状態のとき、ＭＰａ〜ＭＰｎのゲートも定まら
ず、ＭＰａ〜ＭＰｎのいずれかがオンすれば、ＭＮａと
の間で貫通電流が流れることになる。
【００２０】図３のナンドゲートでは、ＭＮ２１〜ＭＮ
ｎ＋１の直列接続によって、ＭＮ２１の閾値がみかけ上
高くなる。ＶｔｎをＭＮ２１〜ＭＮｎ＋１の各々の閾値
とすると、電源投入時に、電源電圧Ｖｃｃが、「（ｎ＋
１）・Ｖｔｎ≧Ｖｃｃ」を満足する値にまで上昇しない
かぎり、ＭＮ２１はオンしない。
ｎ＋１の直列接続によって、ＭＮ２１の閾値がみかけ上
高くなる。ＶｔｎをＭＮ２１〜ＭＮｎ＋１の各々の閾値
とすると、電源投入時に、電源電圧Ｖｃｃが、「（ｎ＋
１）・Ｖｔｎ≧Ｖｃｃ」を満足する値にまで上昇しない
かぎり、ＭＮ２１はオンしない。
【００２１】これに対し、並列接続されているＭＰ２１
〜ＭＰ２ｎ＋１の閾値Ｖｔｐは、「（ｎ＋１）・Ｖｔｎ
＞＞Ｖｔｐ」の関係にあるので、電源投入時でゲート電
位が定まらないときでも、こちらがＭＮ２１〜ＭＮ２ｎ
＋１よりも早いタイミングでオンする。
〜ＭＰ２ｎ＋１の閾値Ｖｔｐは、「（ｎ＋１）・Ｖｔｎ
＞＞Ｖｔｐ」の関係にあるので、電源投入時でゲート電
位が定まらないときでも、こちらがＭＮ２１〜ＭＮ２ｎ
＋１よりも早いタイミングでオンする。
【００２２】この結果、出力端子６０に「Ｈ」レベルの
信号が出力される。図１の回路では、これがインバータ
７で反転されて「Ｌ」レベルとなるので、ＭＮａはオフ
の状態を保持し、貫通電流は流れない。
信号が出力される。図１の回路では、これがインバータ
７で反転されて「Ｌ」レベルとなるので、ＭＮａはオフ
の状態を保持し、貫通電流は流れない。
【００２３】図４は図２におけるノアゲート８の具体的
回路図である。このノアゲート８は、ｎ＋１個の入力端
子８１〜８ｎ＋１、出力端子８０、出力端子８０と電源
との間に直列接続したｎ＋１個のＭＰ３１〜ＭＰ３ｎ＋
１、出力端子８０と接地間に並列接続したｎ＋１個のＭ
Ｎ３１〜ＭＮ３ｎ＋１からなる。そして、入力端子８１
〜８ｎ＋１の全てが「Ｌ」レベルになると、ＭＰ３１〜
ＭＰ３ｎ＋１がオンすると共に、ＭＮ３１〜ＭＮ３ｎ＋
１がオフして、出力端子６０が「Ｈ」レベルとなる。
回路図である。このノアゲート８は、ｎ＋１個の入力端
子８１〜８ｎ＋１、出力端子８０、出力端子８０と電源
との間に直列接続したｎ＋１個のＭＰ３１〜ＭＰ３ｎ＋
１、出力端子８０と接地間に並列接続したｎ＋１個のＭ
Ｎ３１〜ＭＮ３ｎ＋１からなる。そして、入力端子８１
〜８ｎ＋１の全てが「Ｌ」レベルになると、ＭＰ３１〜
ＭＰ３ｎ＋１がオンすると共に、ＭＮ３１〜ＭＮ３ｎ＋
１がオフして、出力端子６０が「Ｈ」レベルとなる。
【００２４】図２のように電源投入時に状態の定まらな
い制御系５に接続されたノアゲート８の場合、その入力
が定まらないため、ノアゲート８を構成しているＭＰ３
１〜ＭＰ３ｎ＋１とＭＮ３１〜ＭＮ３ｎ＋１のいずれか
１つ以上が同時にオンする状態が考えられる。このと
き、ノアゲート８の出力は、ＭＰ３１〜ＭＰ３ｎ＋１の
オン抵抗とＭＮ３１〜ＭＮ３ｎ＋１のオン抵抗で決まる
中間電位となる。このため、図２におけるノアゲート８
の出力は中間電位となり、インバータ９のしきい値によ
ってはその中間電位を「Ｈ」レベルと認識し、その出力
には「Ｌ」レベルを出し、ＭＰａがオンする。このよう
な状態のとき、ＭＮａ〜ＭＮｎのゲートも定まらず、Ｍ
Ｎａ〜ＭＮｎのいずれかがオンすれば、ＭＰａとの間で
貫通電流が流れることになる。
い制御系５に接続されたノアゲート８の場合、その入力
が定まらないため、ノアゲート８を構成しているＭＰ３
１〜ＭＰ３ｎ＋１とＭＮ３１〜ＭＮ３ｎ＋１のいずれか
１つ以上が同時にオンする状態が考えられる。このと
き、ノアゲート８の出力は、ＭＰ３１〜ＭＰ３ｎ＋１の
オン抵抗とＭＮ３１〜ＭＮ３ｎ＋１のオン抵抗で決まる
中間電位となる。このため、図２におけるノアゲート８
の出力は中間電位となり、インバータ９のしきい値によ
ってはその中間電位を「Ｈ」レベルと認識し、その出力
には「Ｌ」レベルを出し、ＭＰａがオンする。このよう
な状態のとき、ＭＮａ〜ＭＮｎのゲートも定まらず、Ｍ
Ｎａ〜ＭＮｎのいずれかがオンすれば、ＭＰａとの間で
貫通電流が流れることになる。
【００２５】図４のノアゲート８では、ＭＰ３１〜ＭＰ
３ｎ＋１の直列接続によって、ＭＰ３ｎ＋１の閾値がみ
かけ上高くなる。ＶｔｐをＭＰ３１〜ＭＰ３ｎ＋１の各
々の閾値とすると、電源投入時に、電源電圧Ｖｃｃが、
「（ｎ＋１）・Ｖｔｐ≧Ｖｃｃ」を満足する値にまで上
昇しないかぎり、ＭＰ３１はオンしない。
３ｎ＋１の直列接続によって、ＭＰ３ｎ＋１の閾値がみ
かけ上高くなる。ＶｔｐをＭＰ３１〜ＭＰ３ｎ＋１の各
々の閾値とすると、電源投入時に、電源電圧Ｖｃｃが、
「（ｎ＋１）・Ｖｔｐ≧Ｖｃｃ」を満足する値にまで上
昇しないかぎり、ＭＰ３１はオンしない。
【００２６】これに対し、並列接続されているＭＮ３１
〜ＭＮ３ｎ＋１の閾値Ｖｔｎは、「（ｎ＋１）・Ｖｔｐ
＞＞Ｖｔｎ」の関係にあるので、電源投入時には、こち
らがＭＰ３１〜ＭＰ３ｎ＋１よりも早いタイミングでオ
ンする。
〜ＭＮ３ｎ＋１の閾値Ｖｔｎは、「（ｎ＋１）・Ｖｔｐ
＞＞Ｖｔｎ」の関係にあるので、電源投入時には、こち
らがＭＰ３１〜ＭＰ３ｎ＋１よりも早いタイミングでオ
ンする。
【００２７】この結果、出力端子８０に「Ｌ」レベルの
信号が出力される。図２の回路では、これがインバータ
９で反転されて「Ｈ」レベルとなるので、ＭＰａはオフ
の状態を保持し、貫通電流は流れない。
信号が出力される。図２の回路では、これがインバータ
９で反転されて「Ｈ」レベルとなるので、ＭＰａはオフ
の状態を保持し、貫通電流は流れない。
【００２８】このように、ナンドゲート６、ノアゲート
８を構成することによって、これ自体で電源投入時に貫
通電流の発生が強制的に防止され、電源が安定状態にな
った後は、その本来の論理動作によって貫通電流が防止
される。
８を構成することによって、これ自体で電源投入時に貫
通電流の発生が強制的に防止され、電源が安定状態にな
った後は、その本来の論理動作によって貫通電流が防止
される。
【００２９】なお、図３において、ナンドゲート６の入
力数が少ないときは、更に１乃至２以上のＮ−ＭＯＳＴ
を直列接続して、そのゲートをＶｃｃかゲート入力端子
に接続すれば、みかけ上の閾値が高くなり、電源投入時
の安定状態を確保するために効果的である。
力数が少ないときは、更に１乃至２以上のＮ−ＭＯＳＴ
を直列接続して、そのゲートをＶｃｃかゲート入力端子
に接続すれば、みかけ上の閾値が高くなり、電源投入時
の安定状態を確保するために効果的である。
【００３０】また図４においては、ノアゲート８の入力
数が少ないときは、更に１乃至２以上のＰ−ＭＯＳＴを
直列接続して、そのゲートを接地かゲート入力端子に接
続すれば、このときもみかけ上の閾値が高くなり、同様
に効果的である。なお、以上の説明における閾値電圧Ｖ
ｔｎ、Ｖｔｐはいずれも大きさのみを表しており、正負
は考慮していない。
数が少ないときは、更に１乃至２以上のＰ−ＭＯＳＴを
直列接続して、そのゲートを接地かゲート入力端子に接
続すれば、このときもみかけ上の閾値が高くなり、同様
に効果的である。なお、以上の説明における閾値電圧Ｖ
ｔｎ、Ｖｔｐはいずれも大きさのみを表しており、正負
は考慮していない。
【００３１】
【発明の効果】以上のように本発明によれば、スイッチ
ング回路において、電源と接地間の短絡やコンデンサの
短絡による貫通電流の発生が効果的に防止でき、消費電
流の増大を抑制し、昇圧回路では起動不良を解消する利
点がある。
ング回路において、電源と接地間の短絡やコンデンサの
短絡による貫通電流の発生が効果的に防止でき、消費電
流の増大を抑制し、昇圧回路では起動不良を解消する利
点がある。
【図１】 本発明の一実施例の貫通電流制御回路の回
路図である。
路図である。
【図２】 別の実施例の同回路の回路図である。
【図３】 図１におけるナンドゲートの回路図であ
る。
る。
【図４】 図２におけるノアゲートの回路図である。
【図５】 昇圧回路の回路図である。
【図６】 従来のスイッチング素子の制御の回路図で
ある。
ある。
【図７】 同制御の別の例の回路図である。
１：入力端子、２、３：出力端子、４：制御系、５：制
御系、６：ナンドゲート、７：インバータ、８：ノアゲ
ート、９：インバータ、６０：出力端子、６１〜６ｎ＋
１：入力端子、８０：出力端子、８１〜８ｎ＋１：入力
端子、ＭＰ：Ｐ−ＭＯＳＴ、ＭＮ：Ｎ−ＭＯＳＴ。
御系、６：ナンドゲート、７：インバータ、８：ノアゲ
ート、９：インバータ、６０：出力端子、６１〜６ｎ＋
１：入力端子、８０：出力端子、８１〜８ｎ＋１：入力
端子、ＭＰ：Ｐ−ＭＯＳＴ、ＭＮ：Ｎ−ＭＯＳＴ。
フロントページの続き (56)参考文献 特開 平２−97118（ＪＰ，Ａ) 特開 平２−92019（ＪＰ，Ａ) 特開 平２−168723（ＪＰ，Ａ) 特開 平４−100410（ＪＰ，Ａ) 特開 平５−22110（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70 H03K 19/00 - 19/096
Claims (2)
- 【請求項１】 電源と接地との間に直列接続され又はコン
デンサとループ接続されるよう直列接続された第１及び
第２スイッチング素子と、該第１スイッチング素子に並
列された１又は２以上の別のスイッチング素子と、前記
第２スイッチング素子の入力側に接続された論理回路と
を具備し、 前記第１スイッチング素子用の制御信号及び前記１又は
２以上の別のスイッチング素子用の個々の制御信号を前
記論理回路に各々分岐して入力させると共に、前記第２
スイッチング素子用の制御信号を前記論理回路に入力さ
せ、 前記第２スイッチング素子用の制御信号がオン用のとき
で、且つ前記第１のスイッチング素子用の制御信号及び
前記１又は２以上の別のスイッチング素子用の各制御信
号の内の少なくとも１つがオン用のとき、 前記論理回路により前記第２のスイッチング素子がオフ
されるように構成した ことを特徴とする貫通電流制御回
路。 - 【請求項２】前記論理回路が、論理積回路又は論理和回
路からなることを特徴とする請求項１に記載の貫通電流
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33983591A JP3043879B2 (ja) | 1991-11-28 | 1991-11-28 | 貫通電流制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33983591A JP3043879B2 (ja) | 1991-11-28 | 1991-11-28 | 貫通電流制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152919A JPH05152919A (ja) | 1993-06-18 |
| JP3043879B2 true JP3043879B2 (ja) | 2000-05-22 |
Family
ID=18331267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33983591A Expired - Lifetime JP3043879B2 (ja) | 1991-11-28 | 1991-11-28 | 貫通電流制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3043879B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4023276B2 (ja) | 2002-09-30 | 2007-12-19 | 株式会社デンソー | 駆動回路 |
-
1991
- 1991-11-28 JP JP33983591A patent/JP3043879B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05152919A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3378457B2 (ja) | 半導体装置 | |
| JP2945879B2 (ja) | 電圧ポンプ回路 | |
| JP2968200B2 (ja) | 静電放電及びラッチアップ防止回路 | |
| JPS6238617A (ja) | 出力回路装置 | |
| US5877635A (en) | Full-swing buffer circuit with charge pump | |
| JPH06284705A (ja) | 上昇率を制御するチャージ・ポンプ | |
| JPH0757474A (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| KR100521385B1 (ko) | 고전압 발생 회로 및 그것을 포함한 반도체 메모리 장치 | |
| US4736119A (en) | Dynamic CMOS current surge control | |
| JP3043879B2 (ja) | 貫通電流制御回路 | |
| JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
| KR0159324B1 (ko) | 데이터 출력회로 | |
| US5265256A (en) | Data processing system having a programmable mode for selecting operation at one of a plurality of power supply potentials | |
| JPH0197014A (ja) | 半導体集積回路 | |
| JPH02101693A (ja) | 入力回路 | |
| JP3219724B2 (ja) | 漏電防止装置 | |
| JP3547193B2 (ja) | センスアンプ | |
| JP3043696B2 (ja) | センスアンプ回路 | |
| JP3090552B2 (ja) | 半導体装置 | |
| KR100295065B1 (ko) | 반도체메모리장치의출력장치 | |
| JP3057739B2 (ja) | 半導体集積回路 | |
| JP2798510B2 (ja) | 半導体集積回路 | |
| JPH0127611B2 (ja) | ||
| JP2833899B2 (ja) | 半導体読み出し専用メモリ | |
| JPH0574307B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000222 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 12 |