JP4775682B2 - 半導体集積回路装置 - Google Patents

Description

本発明は、寄生効果によるモータ駆動回路の誤作動を防止する半導体集積回路装置に関する。

従来の３相モータードライバでは、直流電源ＶＣＣ、ＧＮＤ間に直列接続されたトランジスタ（Ｔｒ１―Ｔｒ２、Ｔｒ３―Ｔｒ４、Ｔｒ５―Ｔｒ６）が並列接続される。Ｔｒ１―Ｔｒ２、Ｔｒ３―Ｔｒ４およびＴｒ５―Ｔｒ６の間から取り出された出力端子をモータＭに接続する。そして、モータの回転／停止に伴う正／逆方向の起電力が発生する。トランジスタのコレクタ・エミッタ間に保護ダイオードを接続し、起電力を固定電位へ逃がし、直列接続されたトランジスタを含むＩＣの内部を保護する構造が開示されている（例えば、特許文献１参照）。

また、従来のＤＣモータの正転逆転制御回路が開示されている（例えば、非特許文献１参照）。
特開平６−１０４４５９号公報（第１３−１４頁、第１６−第１７図） 三浦宏文「メカトロニクス」オーム社、Ｐ．２０４−２０５

従来の半導体集積回路装置では、例えば、駆動素子のＯＮ動作からＯＦＦ動作への移行時には、モータから逆方向の起電力（以下、逆起電力と呼ぶ。）が発生する。そして、この逆起電力により、モータを駆動させる駆動素子のコレクタ領域には負電位が印加される。そのことで、駆動素子、基板、制御素子から構成される寄生トランジスタのエミッタ領域とベース領域とのＰＮ接合領域より、自由キャリア（電子）が発生する。該自由キャリア（電子）は、基板を介して、駆動素子が形成される島領域からその他の島領域に流れ込む。特に、駆動素子を制御する制御素子へと自由キャリア（電子）が流れ込んだ場合、制御素子が誤作動してしまう。その結果、制御素子の誤作動に伴い、ＯＦＦ動作である駆動素子がＯＮ動作し、モータに誤った信号を送り、モータの正常動作を妨げるという問題があった。

上述した各事情に鑑みて成されたものであり、本発明の半導体集積回路装置では、半導体層と、前記半導体層を複数の島領域に区分する分離領域と、前記複数の島領域には、少なくともモータを駆動させる駆動素子と、該駆動素子を制御する制御素子とが組み込まれる半導体集積回路装置において、他の島領域にはダイオード素子が形成され、前記ダイオード素子のアノード領域は前記制御素子が形成される島領域の分離領域と電気的に接続され、前記ダイオード素子のカソード領域は前記駆動素子が形成される島領域と電気的に接続されることを特徴とする。従って、本発明の半導体集積回路装置では、ダイオード素子を形成し、該ダイオード素子のアノード領域と制御素子が形成される島領域の分離領域とを電気的に接続し、該ダイオード素子のカソード領域と駆動素子が形成される島領域とを電気的に接続する。そのことで、モータの逆起電力により、制御素子が形成される島領域の分離領域は、その他の島領域の分離領域より、電位が低くなる。そして、駆動素子から発生する自由キャリア（電子）が制御素子に流れ込み、制御素子が誤動作することを防ぐことができる。

また、本発明の半導体集積回路装置では、前記駆動素子が形成される島領域を囲むように配置された分離島領域には、前記ダイオード素子が形成されることを特徴とする。従って、本発明の半導体集積回路装置では、モータの逆起電力により、自由キャリア（電子）が発生する駆動素子形成領域の周囲を分離島領域で囲んでいる。そして、該分離島領域にダイオード素子を形成する。つまり、本発明では、ダイオード素子からも自由キャリア（電子）が発生するので、自由キャリア（電子）が発生する素子を近傍領域に形成することで、寄生効果対策を容易にすることができる。

また、本発明の半導体集積回路装置では、前記分離島領域には、電源電位が印加された拡散領域が形成されていることを特徴とする。従って、本発明の半導体集積回路装置では、モータの逆起電力により、自由キャリア（電子）が発生する駆動素子形成領域の周囲を分離島領域で囲んでいる。そして、該分離島領域に電源電位が印加された拡散領域を形成することで、駆動素子から発生した自由キャリア（電子）は、その近傍領域で引き抜くことができ、制御素子の誤動作を防止することができる。

また、本発明の半導体集積回路装置では、半導体層と、前記半導体層を複数の島領域に区分する分離領域と、前記複数の島領域には、少なくともモータを駆動させる駆動素子と、該駆動素子を制御する制御素子とが組み込まれる半導体集積回路装置において、前記駆動素子が形成される島領域の分離領域と前記制御素子が形成される島領域の分離領域とが電気的接続されていることを特徴とする。従って、本発明の半導体集積回路装置では、前記駆動素子が形成される島領域の分離領域と前記制御素子が形成される島領域の分離領域とを、実質、同電位とすることができる。そのことで、モータの逆起電力により、制御素子が形成される島領域の分離領域は、その他の島領域の分離領域より電位が低くなる。その結果、駆動素子から発生する自由キャリア（電子）が制御素子に流れ込み、制御素子が誤動作することを防ぐことができる。

本発明の半導体集積回路装置では、少なくともモータの駆動素子が形成される島領域と該駆動素子を制御する制御素子が形成される島領域を有する。また、その他の島領域にはダイオード素子が形成されている。そして、ダイオード素子のアノード領域は、制御素子が形成される島領域の分離領域と電気的に接続されている。ダイオード素子のカソード領域は、駆動素子が形成される島領域と電気的に接続されている。そのことで、モータの逆起電力により、制御素子が形成される島領域では、その他島領域よりも電位の低い分離領域で囲まれる。その結果、駆動素子から自由キャリア（電子）が発生するが、該自由キャリア（電子）は、その他の島領域へと流れ込み、制御素子が誤作動することはない。そして、制御素子の誤作動を防ぐことで、駆動素子の誤作動も防止できる。

また、本発明の半導体集積回路装置では、モータの駆動素子が形成される島領域の周囲は、分離島領域で囲まれている。該分離島領域には、少なくともダイオード素子が形成されている。そして、モータの逆起電力により、ダイオード素子からも自由キャリア（電子）が発生する。そこで、本発明では、該自由キャリア（電子）が発生する駆動素子及びダイオード素子が、近傍領域に形成されている。そのことで、本発明では、モータの逆起電力により、該自由キャリア（電子）が発生する素子を一領域にまとめることで、寄生効果対策を容易にすることができる。

また、本発明の半導体集積回路装置では、モータの駆動素子が形成される島領域は、分離島領域で囲まれている。そして、該分離島領域には、ダイオード素子及び電源電位が印加された拡散領域が形成される。そのことで、モータの逆起電力により、駆動素子及びダイオード素子から自由キャリア（電子）が発生するが、発生した自由キャリア（電子）は、分離島領域に形成された拡散領域を介して、引き抜くことができる。その結果、制御素子の誤作動を防ぎ、駆動素子の誤作動も防止できる。

また、本発明の半導体集積回路装置では、モータの駆動素子が形成される島領域の分離領域と該駆動素子を制御する制御素子が形成される島領域の分離領域とが、配線層により接続される。そのことで、モータの逆起電力により、駆動素子から自由キャリア（電子）が発生した際には、駆動素子形成領域の分離領域の負電位につられて、制御素子形成領域の分離領域も負電位となる。その結果、本発明では、半導体層上面の配線構造によっても、ダイオード素子を用いた場合と同様に、駆動素子から発生する自由キャリア（電子）による制御素子の誤動作を防ぐことができる。

以下に、本発明における半導体集積回路装置の一実施の形態について、図１〜図７を参照にして詳細に説明する。

図１、図２及び図５は本発明の半導体集積回路装置の構造を示す断面図であり、図３は本発明の半導体集積回路装置内に形成されるダイオード構造の断面図であり、図４は本発明の半導体集積回路装置における回路図の一部である。尚、本実施の形態では、半導体集積回路装置において、モータの駆動素子としてパワーＮＰＮトランジスタの場合について説明するが、この場合に限定する必要はない。例えば、パワーＮＰＮトランジスタの替わりに、パワーＭＯＳトランジスタを用いても良い。また、図１及び図２の断面図では、横型ＰＮＰトランジスタ素子が図示されているが、その他の領域には、ＮＰＮトランジスタ素子等が形成されている。

図１に示す如く、Ｐ型の単結晶シリコン基板５上には、厚さ２〜１０μｍのＮ型のエピタキシャル層６が形成されている。そして、基板５とエピタキシャル層６は、それらを貫通するＰ型の分離領域７によって、第１の島領域８、第２の島領域９及び第３の島領域１０が形成されている。

この分離領域７は、基板５表面から上下方向に拡散した第１の分離領域１１と、エピタキシャル層６表面から形成した第２の分離領域１２から成る。そして、両者１１、１２が連結することで、基板５及びエピタキシャル層６を島状に分離する。

本実施の形態の半導体集積回路装置１では、第１の島領域８には横型ＰＮＰトランジスタ２が形成され、第２の島領域９にはダイオード３が形成され、第３の島領域１０にはパワーＮＰＮトランジスタ４が形成されている。図示していないが、エピタキシャル層６上面には、ＬＯＣＯＳ酸化膜、シリコン酸化膜等が堆積されている。そして、シリコン酸化膜等に形成されたコンタクトホールを介して、バリアメタル層及びＡｌ層が堆積され、電極が形成されている。以下に、第１の島領域８、第２の島領域９及び第３の島領域１０に形成される素子２、３、４について説明する。

先ず、第１の島領域８に形成される横型ＰＮＰトランジスタ２について説明する。図示したように、基板５とエピタキシャル層６との境界部分にはＮ型の埋込拡散領域１３が形成されている。そして、ベース領域として用いられるエピタキシャル層６には、その表面から、Ｐ型の拡散領域１４、１５、１６及びＮ型の拡散領域１７が形成されている。例えば、Ｐ型の拡散領域１５をエミッタ領域とし、Ｐ型の拡散領域１４、１６をコレクタ領域とする。尚、図では、Ｐ型の拡散領域１４、１６は独立して描いているが、実際には、エミッタ領域のＰ型の拡散領域１５を囲むように、一体に形成されている。一方、Ｎ型の拡散領域１７をベース導出領域として用いることで、横型ＰＮＰトランジスタ２が構成される。

次に、第２の島領域９に形成されるダイオード３について説明する。図示の如く、基板５とエピタキシャル層６との境界部分にはＮ型の埋込拡散領域１８が形成されている。エピタキシャル層６の表面からＮ型の拡散領域１９が形成され、拡散領域１９は埋込拡散領域１８と連結する。そして、Ｎ型の拡散領域１９で囲まれた領域には、エピタキシャル層６の表面からＰ型の拡散領域２０が形成され、Ｐ型の拡散領域２０には、その表面からＮ型の拡散領域２１が形成されている。

本実施の形態では、Ｐ型の拡散領域２０をアノード領域とする。そして、エピタキシャル層６上面では、Ｐ型の拡散領域２０とＮ型の拡散領域２１とを短絡し、アノード電極が形成される。そのことで、Ｐ型の拡散領域２０とＮ型の拡散領域２１との寄生効果を防止できる。一方、Ｎ型のエピタキシャル層６、Ｎ型の拡散領域１８、１９をカソード領域とする。そして、エピタキシャル層６上面では、カソード電極が形成される。この構造により、ダイオード３が形成される。

図示の如く、本実施の形態では、ダイオード３を形成する際に、半導体集積回路装置１のその他の島領域に形成される素子構造を利用することができる。そして、素子上面の電極、配線構造によりダイオード３を形成する。その為、ダイオード３の構造としては、例えば、図３（Ａ）に示すように、横型ＰＮＰトランジスタの構造を利用することもできる。この場合には、Ｐ型の拡散領域４３、４４、４５をアノード領域とし、エピタキシャル層４２上面では、アノード電極を形成する。一方、Ｎ型のエピタキシャル層４２、Ｎ型の拡散領域４６をカソード領域とする。そして、エピタキシャル層４２上面では、カソード電極を形成する。

また、図３（Ｂ）に示すような構造により、ダイオード３を形成することもできる。この場合には、Ｐ型の埋込拡散領域５４、Ｐ型の拡散領域５５をアノード領域とする。そして、エピタキシャル層５２上面では、Ｐ型の拡散領域５５とＮ型の拡散領域５７とを短絡し、アノード電極を形成する。そのことで、Ｐ型の拡散領域５４、５５から成るエミッタ領域とＮ型の拡散領域５３、５６、５７から成るベース領域とＰ型の基板５１から成るコレクタ領域とで構成される寄生ＰＮＰトランジスタによる基板５１へのリーク電流を防止することができる。一方、Ｎ型のエピタキシャル層５２、Ｎ型の拡散領域５８をカソード領域とし、エピタキシャル層５２上面では、カソード電極を形成する。

次に、第３の島領域１０に形成されるパワーＮＰＮトランジスタ４について説明する。図示の如く、基板５とエピタキシャル層６との境界部分にはＮ型の埋込拡散領域２２が形成されている。エピタキシャル層６の表面からＮ型の拡散領域２３が形成され、拡散領域２３は埋込拡散領域２２と連結する。そして、Ｎ型の拡散領域２３で囲まれた領域には、エピタキシャル層６の表面からＰ型の拡散領域２４が形成され、Ｐ型の拡散領域２４には、その表面からＮ型の拡散領域２５が形成されている。そして、本実施の形態では、Ｎ型のエピタキシャル層６をコレクタ領域とし、Ｎ型の埋込拡散領域２２、拡散領域２３をコレクタ導出領域としている。Ｐ型の拡散領域２４をベース領域とし、Ｎ型の拡散領域２５をエミッタ領域としている。

尚、本実施の形態では、モータの駆動素子であるパワーＮＰＮトランジスタ４が形成される第３の島領域１０を囲むように、第２の島領域９が配置される。そして、第２の島領域９にダイオード素子が形成される場合について説明したが、この場合に限定する必要はない。例えば、図２に示すような構造とすることもできる。図示の如く、第２の島領域９には、基板５とエピタキシャル層６との境界部分にＮ型の埋込拡散領域２６が形成される。そして、エピタキシャル層６表面からＮ型の拡散領域２７が形成され、両者は連結している。Ｎ型の拡散領域２７には電源電圧が印加されている。そのことで、パワーＮＰＮトランジスタ４にモータの逆起電力が印加された際に、パワーＮＰＮトランジスタ４から発生する自由キャリア（電子）は、該Ｎ型の拡散領域２６、２７から吸い上げることができる。つまり、図１及び図２の断面図では、ダイオード３が形成される場合及び電源電圧が印加される拡散領域２６、２７が形成される場合のそれぞれの場合が示されている。しかし、第２の島領域９には、両者が形成されている。

ここで、本実施の形態では、例えば、数ｍＡ程度の主電流が流れる場合をＮＰＮトランジスタと呼び、例えば、数Ａ程度の主電流が流れる場合をパワーＮＰＮトランジスタと呼ぶ。

次に、図４に示すように、本実施の形態の半導体集積回路装置１は、モータを駆動させるためのドライバＩＣであり、その回路図の一部を図示している。例えば、モータ駆動用の電源ラインには、モータの駆動素子であるパワーＮＰＮトランジスタＡのコレクタ電極が接続している。パワーＮＰＮトランジスタＡのエミッタ電極とモータの出力端子とが接続している。一方、制御素子である横型ＰＮＰトランジスタＣのコレクタ電極とパワーＮＰＮトランジスタＡのベース電極とは、抵抗Ｒ１を介して接続している。そして、横型ＰＮＰトランジスタＣのエミッタ電極は電源ラインに接続している。ベース電極は、例えば、カレントミラー回路として形成されるもう一方の横型ＰＮＰトランジスタのベース電極と接続し、該横型ＰＮＰトランジスタを介して電源ラインに接続している。

上述したように、本実施の形態では、第２の島領域９にダイオード３を形成している。そして、第２の島領域９は、パワーＮＰＮトランジスタ４が形成される第３の島領域１０を囲むように配置される。あるいは、第２の島領域９は、第３の島領域１０の近傍領域に配置されている。第２の島領域９に形成されたダイオード３は、エピタキシャル層６上面の配線により、アノード領域は横型ＰＮＰトランジスタ２が形成される第１の島領域８の分離領域７と電気的に接続される。一方、ダイオード３のカソード領域は、エピタキシャル層６上面の配線により、パワーＮＰＮトランジスタ４のコレクタ領域と電気的に接続される。

この配線構造により、例えば、駆動素子であるパワーＮＰＮトランジスタ４のＯＮ動作からＯＦＦ動作への移行時には、モータから逆起電力が発生し、パワーＮＰＮトランジスタ４に該逆起電力が印加される。そのことで、パワーＮＰＮトランジスタ４のコレクタ領域には、負の電位、例えば、−２Ｖ程度が印加される。一方、Ｐ型の基板５は、第３の島領域１０を区分する分離領域７を介して接地されている。そのことで、パワーＮＰＮトランジスタ４のＮ型の埋込拡散領域２２と、Ｐ型の基板５と、横型ＰＮＰトランジスタ２のＮ型の埋込拡散領域１３とからなる寄生ＮＰＮトランジスタでは、エミッタ領域とベース領域との接合領域（以下、寄生接合領域と呼ぶ。）に順方向バイアスが印加され、自由キャリア（電子）が発生する。

尚、上述したように、本実施の形態では、モータの逆起電力により、パワーＮＰＮトランジスタ４のコレクタ領域に、−２Ｖ程度が印加される場合を例として、以下に説明する。しかしながら、パワーＮＰＮトランジスタ４のコレクタ領域に、−２Ｖ程度が印加される場合に限定するものではない。

また、ダイオード３においても同様に、モータの逆起電力により、ダイオード３のカソード領域には、負の電位、例えば、−２Ｖ程度が印加される。一方、基板５は接地されている。そのことで、ダイオード３のＮ型の埋込拡散領域１８と、Ｐ型の基板５と、横型ＰＮＰトランジスタ２のＮ型の埋込拡散領域１３とからなる寄生ＮＰＮトランジスタでは、エミッタ領域とベース領域との接合領域（以下、寄生接合領域と呼ぶ。）に順方向バイアスが印加され、自由キャリア（電子）が発生する。

しかしながら、本実施の形態では、上述の配線構造を有することで、ダイオード３のアノード領域は接地状態であるが、カソード領域はモータの逆起電力により負の電位、例えば、−２Ｖ程度が印加される。そのことで、ダイオード３のＰＮ接合領域には順方向バイアスが印加され、ダイオード３はＯＮ動作となり、アノード電極には負の電位、例えば、−１．３Ｖ程度が印加される。そして、本実施の形態では、アノード電極は、配線層により第１の島領域８の分離領域７と電気的に接続している。その結果、第１の島領域８は、例えば、−１．３Ｖ程度の負の電位が印加された分離領域７で囲まれた状態となる。

つまり、本実施の形態では、ダイオード３及びパワーＮＰＮトランジスタ４の寄生接合領域から発生する自由キャリア（電子）が基板５を介して横型ＰＮＰトランジスタ２に流れ込むことを防止する。横型ＰＮＰトランジスタ２のように、駆動素子を制御する小信号系素子が形成される島領域の分離領域７の電位を、他の島領域の分離領域７の電位よりも低くする。そのことで、ダイオード３及びパワーＮＰＮトランジスタ４から発生する自由キャリア（電子）は、接地状態である分離領域７で囲まれた他の島領域へと流れる。そして、横型ＰＮＰトランジスタ２では、自由キャリア（電子）がベース領域に流れ込み、ＯＦＦ動作時に、ＯＮ動作することは無くなる。その結果、本実施の形態では、制御素子である横型ＰＮＰトランジスタ２の寄生効果によるＯＮ動作に基づき、駆動素子であるパワーＮＰＮトランジスタ４が、ＯＦＦ動作時にＯＮ動作することを防ぐことができる。

次に、図５に示すように、本実施の形態では、例えば、エピタキシャル層６上面でのＡｌ配線を用いることでも、上述したダイオード３を用いた場合と同様な効果を得ることができる。

具体的には、横型ＰＮＰトランジスタ２が形成される第１の島領域８の分離領域７とパワーＮＰＮトランジスタ４が形成される第３の島領域１０の分離領域７とが、エピタキシャル層６上面でＡｌ配線により電気的に接続している。そして、パワーＮＰＮトランジスタ４のコレクタ領域では、例えば、駆動素子であるパワーＮＰＮトランジスタ４のＯＮ動作からＯＦＦ動作への移行時に、モータの逆起電力により、負の電位、例えば、−２Ｖ程度が印加される。Ｐ型の基板５には、第３の島領域１０を区分する分離領域７を介して接地されている。そのため、パワーＮＰＮトランジスタ４のＰ型の基板５とＮ型のエピタキシャル層６及び埋込拡散領域２２とからなる寄生接合領域には順方向バイアスが印加され、自由キャリア（電子）が発生する。

そのことで、パワーＮＰＮトランジスタ４の寄生接合領域には順方向バイアスが印加され、第３の島領域１０を区分する分離領域７には、負の電位、例えば、−１．３Ｖ程度が印加される。そして、本実施の形態では、パワーＮＰＮトランジスタ４が形成される第３の島領域１０の分離領域７と横型ＰＮＰトランジスタ２が形成される第１の島領域８の分離領域７とは、Ａｌ配線により接続されている。Ａｌ配線による電圧降下はあるが、この構造により、横型ＰＮＰトランジスタ２が形成される第１の島領域８の分離領域７には、−１．０Ｖ〜−１．３Ｖ程度の電圧が印加される。

つまり、横型ＰＮＰトランジスタ２が形成される第１の島領域８の分離領域では、接地状態であるその他の島領域の分離領域よりも、低い電位が印加される。その結果、第１の島領域８では、ダイオード素子３を用いて上述したように、自由キャリア（電子）が流れ込むことを防ぐことができる。そして、寄生効果による横型ＰＮＰトランジスタ２の誤動作を防ぐことができる。本実施の形態においても、ダイオード３を用いた場合と同様に、モータの駆動素子であるパワーＮＰＮトランジスタ４の誤動作を防ぐことができる。

その他にも、寄生効果による誤動作を防止することを望む島領域の分離領域７が、第３の島領域１０の分離領域７とＡｌ配線により電気的に接続されることで、自由キャリア（電子）の流れ込みを防ぐことができる。尚、本実施の形態においても、第３の島領域１０を囲むように配置された第２の島領域９内に、電源電位が印加されたＮ型の埋込拡散領域２６、拡散領域２７を形成することで、寄生接合領域から発生した自由キャリア（電子）を効率良く引き抜くことができる。

次に、図６は本発明の半導体集積回路装置１の上面図の一部であり、図７は本発明の駆動素子での寄生電流値と制御素子でのベース電流値との関係を示す特性図である。

図６に示すように、本実施の形態では、例えば、半導体チップ６１の左側辺にモータの駆動素子であるパワーＮＰＮトランジスタ用のグランドライン６２が配置されている。グランドライン６２の近傍領域にはパワーＮＰＮトランジスタが、Ｙ軸方向に４素子配置されている。そして、本実施の形態では、一点鎖線で示すように、パワーＮＰＮトランジスタを囲むように、分離島領域が配置されている。

一方、半導体チップ６１の右側辺及び上下側辺には、その他の素子用のグランドライン６３が配置されている。そして、グランドライン６３の近傍領域には、ＩＩＬ（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ）が配置されている。そして、パワーＮＰＮトランジスタの配置領域とＩＩＬの配置領域の間には、パワーＮＰＮトランジスタに制御信号を送る横型ＰＮＰトランジスタが、Ｙ軸方向に４素子配置されている。図示したように、パワーＮＰＮトランジスタと横型ＰＮＰトランジスタとは、分離島領域により隔てられる。

図７（Ａ）では、図６に示すように各素子を配置し、Ｙ軸には、寄生接合領域から自由キャリア（電子）が発生した場合の横型ＰＮＰトランジスタのベース電流値、Ｘ軸にパワーＮＰＮトランジスタに流れる寄生電流値を示している。そして、実線で示したラインは、従来の構造であり、ダイオードを配置せず、あるいは、メタル配線を行わない場合を示している。点線ラインは、ダイオードを配置せず、上述した配線接続により、横型ＰＮＰトランジスタの分離領域とパワーＮＰＮトランジスタの分離領域とを接続した場合を示している。一点鎖線ラインは、分離島領域にダイオードを形成し、上述した配線接続により、ダイオードと横型ＰＮＰトランジスタの分離領域及びパワーＮＰＮトランジスタのコレクタ領域とを接続した場合を示している。

図示したように、実線ラインで示す従来の構造では、パワーＮＰＮトランジスタへの寄生電流の増大に伴い、横型ＰＮＰトランジスタでのベース電流が増大する。つまり、従来の構造では、パワーＮＰＮトランジスタの寄生接合領域からの自由キャリア（電子）の発生量の増加に伴い、横型ＰＮＰトランジスタのベース電流値が増大する。そして、ベース電流が一定値以上流れることで、本来であれば、横型ＰＮＰトランジスタのＯＦＦ動作である時に、ＯＮ動作をしてしまう。つまり、この横型ＰＮＰトランジスタの誤動作により、パワーＮＰＮトランジスタもＯＮ動作となり、モータに誤った信号を送り、モータの正常動作を妨げていた。

一方、本実施の形態では、点線ライン及び一点鎖線ラインで示すように、自由キャリア（電子）による誤動作が起こる横型ＰＮＰトランジスタを形成する島領域に関し、分離領域にその他の島領域よりも低電位が印加される構造とする。そのことで、パワーＮＰＮトランジスタからの自由キャリア（電子）の増大に伴い、横型ＰＮＰトランジスタでのベース電流値の増大を抑制できる。そして、横型ＰＮＰトランジスタでは、自由キャリア（電子）による誤動作を防止することができる。尚、図示したように、ダイオード素子を用いた場合の方が、横型ＰＮＰトランジスタの分離領域は、他の分離領域より低電位となる。そして、横型ＰＮＰトランジスタでは、自由キャリア（電子）によるベース電流値の増大を防ぐことができる。

図７（Ｂ）では、図６に示すように各素子を配置し、横型ＰＮＰトランジスタを形成する島領域の分離領域に印加される電位を変化させた場合における、横型ＰＮＰトランジスタのベース電流値の変化を示している。尚、図７（Ｂ）では、横型ＰＮＰトランジスタが形成される島領域の分離領域に直接、電圧を印加した場合のデータである。また、Ｙ軸には、寄生接合領域から自由キャリア（電子）が発生した場合の横型ＰＮＰトランジスタのベース電流値、Ｘ軸には、パワーＮＰＮトランジスタに流れる寄生電流値を示している。

図示したように、実線ラインで示すように、分離領域を接地状態（０Ｖ）とした場合には、その他の島領域の分離領域と同電位の分離領域で囲まれる。そのため、パワーＮＰＮトランジスタへの寄生電流の増大に伴い、横型ＰＮＰトランジスタでのベース電流値が増大する。一方、点線ラインで示すように、分離領域に−０．１Ｖを印加した場合には、その他の島領域の分離領域より低電位となる。そのことで、横型ＰＮＰトランジスタでのベース電流値が低下する。同様に、一点鎖線ライン及び二点鎖線ラインで示すように、分離領域に印加する電位を、−０．２Ｖ、−０．３Ｖとする。この場合には、横型ＰＮＰトランジスタを形成する島領域は、その他の島領域よりも低電位の分離領域で囲まれることとなる。そのことで、横型ＰＮＰトランジスタでのベース電流値が、更に、低下する。

つまり、図７（Ａ）及び（Ｂ）からも分かるように、本実施の形態では、モータの逆起電力発生時に、駆動素子の寄生接合領域から発生する自由キャリア（電子）により、誤動作が起こる素子の島領域に関し、分離領域にその他の島領域よりも低電位が印加される構造とする。そのことで、モータの逆起電力により、駆動素子から発生する自由キャリア（電子）が、制御素子を形成する島領域に流れ込み、誤動作を起こすことを防ぐことができる。このとき、本実施の形態では、ダイオード及びメタル配線により、所望の分離領域にその他の分離領域より低電位を印加することができる。また、ダイオードが形成される分離島領域に、電源電位が印加されたＮ型の拡散領域を形成することで、自由キャリア（電子）を吸い上げることができる。更に、効果的に制御素子の誤動作を防ぐことができる。

尚、本実施の形態では、ダイオードは、同一基板から成る半導体集積回路装置内に組み込まれた場合について説明したが、この場合に限定する必要はない。例えば、別個形成されたダイオードを準備し、外部接続した場合でも、同様な効果を得ることができる。また、寄生効果による影響を受ける素子が形成される島領域の分離領域の電位が、その他の島領域の分離領域の電位よりも低電位にできる任意の構造に置き換えることも可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本発明の一実施の形態である半導体集積回路装置を説明するための断面図である。 本発明の一実施の形態である半導体集積回路装置を説明するための断面図である。 本発明の一実施の形態である半導体集積回路装置に用いられるダイオードを説明するための（Ａ）断面図、（Ｂ）断面図である。 本発明の一実施の形態である半導体集積回路装置の回路図である。 本発明の一実施の形態である半導体集積回路装置を説明するための断面図である。 本発明の一実施の形態である半導体集積回路装置を説明するための上面図である。 本発明の一実施の形態である半導体集積回路装置における（Ａ）素子構造に関し、パワーＮＰＮトランジスタの寄生電流値と横型ＰＮＰトランジスタのベース電流値との関係を示すグラフであり、（Ｂ）印加電位に関し、パワーＮＰＮトランジスタの寄生電流値と横型ＰＮＰトランジスタのベース電流値との関係を示すグラフである。

符号の説明

１ 半導体集積回路装置
２ 横型ＰＮＰトランジスタ
３ ダイオード
４ パワーＮＰＮトランジスタ
５、４１、５１ Ｐ型の半導体基板
６、４２、５２ Ｎ型のエピタキシャル層
７ 分離領域
８ 第１の島領域
９ 第２の島領域
１０ 第３の島領域
１１ 第１の分離領域
１２ 第２の分離領域
１３、１８、２２、２６、５３ Ｎ型の埋込拡散領域
１４、１５、１６、２０、２４、４３、４４、４５、５５ Ｐ型の拡散領域
１７、１９、２１、２３、２５、２７、４６、５６、５７、５８ Ｎ型の拡散領域
５４ Ｐ型の埋込拡散領域
６１ 半導体チップ
６２、６３ グランドライン

Claims (4)

1. 一導電型の半導体基板上に形成された逆導電型の半導体層と、前記半導体層を複数の島領域に区分する一導電型の分離領域と、前記複数の島領域には、モータを駆動させる駆動素子と、該駆動素子を制御する制御素子とが組み込まれる半導体集積回路装置において、
   前記駆動素子が形成される島領域を囲むように配置された分離島領域には、前記半導体基板と前記半導体層に形成された逆導電型の埋込拡散領域が配置され、前記埋込拡散領域には前記半導体層を介して電源電位が印加されることを特徴とする半導体集積回路装置。
2. 前記埋込拡散領域は、前記電源電位が印加された逆導電型の拡散領域と接合することを特徴とする請求項１に記載の半導体集積回路装置。
3. 前記駆動素子が形成される島領域の分離領域と前記制御素子が形成される島領域の分離領域とが電気的に接続されていることを特徴とする請求項１に記載の半導体集積回路装置。
4. 前記駆動素子が形成される島領域の分離領域と前記制御素子が形成される島領域の分離領域とは、前記半導体層上面の金属配線により電気的に接続していることを特徴とする請求項３に記載の半導体集積回路装置。