JPH04329665A - 駆動用半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路内に、
信号処理回路ブロックとパワートランジスタ段とを備え
た駆動用半導体集積回路装置に関する。

【０００２】

【従来の技術】従来より、信号処理回路ブロックとパワ
ートランジスタ段とを備えた半導体集積回路装置におい
ては、信号処理回路ブロックとパワートランジスタ段と
の境界部に分離層が設けられ、この分離層にはグランド
端子が接続されている。そして、信号処理回路ブロック
とパワートランジスタ段との分離は、この分離層のみに
よって行われている。しかも、このグランド端子は信号
処理回路ブロックとパワートランジスタ段とで共用され
ている。

【０００３】

【発明が解決しようとする課題】上記従来の半導体集積
回路装置においては、信号処理回路ブロックのエピタキ
シャル層をコレクタ、前記境界部の分離層をベース、パ
ワートランジスタ段のエピタキシャル層をエミッタとす
る寄生トランジスタが形成されている。この寄生トラン
ジスタの存在により、パワートランジスタ段と信号処理
回路ブロックとの境界部の分離層の電位が上昇した場合
、寄生トランジスタのコレクタ−エミッタ間が導通して
しまう。このため、寄生トランジスタのコレクタ−エミ
ッタ間が導通すると、信号処理回路ブロック内のトラン
ジスタが、パワートランジスタ段に接続されたリアクタ
ンス負荷（Ｌ負荷）の逆起電力によって負電位に引き込
まれ、信号処理回路ブロックが誤動作するという問題点
がある。

【０００４】また、パワートランジスタが飽和すると半
導体基板にリーク電流が流れ、そのリーク電流は、最大
の場合で数百ｍＡにもなることがある。このリーク電流
によって分離層の電位が上昇し、上記のように信号処理
回路ブロックの誤動作を生ずることになる。

【０００５】本発明はこのような問題点を解決するもの
であり、本発明の目的は、寄生トランジスタのコレクタ
−エミッタ間の導通による信号処理回路ブロックの誤動
作を防止することである。本発明の他の目的は、パワー
トランジスタ段の飽和によって生じるリーク電流による
影響を防止することである。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１発明は、パワートランジスタ段と信号処理
回路ブロックとの間にエピタキシャル層の分離領域を設
け、該分離領域と信号処理回路ブロックとの境界部の分
離層と、上記エピタキシャル層の分離領域とを短絡して
電源端子に接続することにより、寄生トランジスタのベ
ース−エミッタ間の電位差を０Ｖに固定し、コレクタ−
エミッタ間の導通を防止して、パワートランジスタ段と
信号処理回路ブロックとを分離するものである。

【０００７】具体的に請求項１の発明が講じた手段は、
信号処理回路ブロックと、パワートランジスタ段と、該
パワートランジスタ段と前記信号処理回路ブロックとの
間に設けられたエピタキシャル層よりなる分離領域と、
該分離領域と前記信号処理回路ブロックとの境界部に設
けられた第１の分離層と、前記分離領域と前記パワート
ランジスタ段との境界部に設けられた第２の分離層とを
備え、前記分離領域と前記第１の分離層とを短絡して電
源端子に接続した構成とするものである。

【０００８】また、請求項２の発明は、請求項１の駆動
用半導体集積回路装置において、パワートランジスタ段
用のグランド端子と、信号処理回路ブロック用のグラン
ド端子とを別個に設け、更にパワートランジスタ段の飽
和によって生じるリーク電流を吸収するために、パワー
トランジスタ段と信号処理回路ブロックとの境界部の分
離層にサブリーク電流吸収用グランド端子を設けるもの
である。

【０００９】具体的には、請求項１の構成に、前記パワ
ートランジスタ段用のグランド端子と、前記信号処理回
路ブロック用のグランド端子と、前記第１の分離層に接
続されたサブリーク吸収用グランド端子とを更に備えた
構成とするものである。

【００１０】

【作用】請求項１の発明の構成によれば、パワートラン
ジスタ段と信号処理回路ブロックとの間にエピタキシャ
ル層の分離領域を設けたことにより、信号処理回路ブロ
ックのエピタキシャル層をコレクタ、信号処理回路ブロ
ックとエピタキシャル層の分離領域との間の境界部の第
１の分離層をベース、上記エピタキシャル層の分離領域
をエミッタとする寄生トランジスタが形成される。そし
て、第１の分離層と上記エピタキシャル層の分離領域と
を短絡して電源端子に接続することにより、この寄生ト
ランジスタのベース−エミッタ間の電位差が０Ｖに固定
される。これにより、パワートランジスタ段に接続され
たリアクタンス負荷の逆起電力によって信号処理回路ブ
ロックの領域が負電位となっても、コレクタである信号
処理回路ブロックのエピタキシャル層と、エミッタであ
るエピタキシャル層の分離領域とは導通状態とはならな
い。従って、コレクタ−エミッタ間の導通による信号処
理回路ブロックの誤動作を防止することが可能となる。

【００１１】また、請求項２の発明の構成により、パワ
ートランジスタ段用のグランド端子と信号処理回路ブロ
ック用のグランド端子とが別個に設けられ、更に分離領
域と信号処理回路ブロックとの境界部に設けられた第１
の分離層に接続されたサブリーク吸収用グランド端子が
設けられているので、パワートランジスタ段の飽和によ
って半導体基板に流れるリーク電流は、このサブリーク
吸収用グランド端子に流れ込む。従って、このリーク電
流は信号処理回路ブロックには影響しない。

【００１２】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００１３】図１に本発明の一実施例に係る半導体集積
回路装置の平面構造を示す。図２は図１のＩＩ−ＩＩ線
の断面構造に、寄生トランジスタの等価回路を重ねて画
いたものである。図１に示すように、本実施例の半導体
集積回路装置は、Ｐ形半導体基板１上に形成された信号
処理回路ブロック３とパワートランジスタ段４とを有し
ており、信号処理回路ブロック３には信号処理回路ブロ
ック３用のグランド端子２が、パワートランジスタ段４
にはパワートランジスタ段４用のグランド端子６がそれ
ぞれ接続されている。信号処理回路ブロック３とパワー
トランジスタ段４との間には、後述するエピタキシャル
層１２に設けられた分離領域７と、該分離領域７及び信
号処理回路ブロック３の間に位置する第１の分離層１３
とが設けられている。第１の分離層１３の端部には、サ
ブリーク吸収用グランド端子５が接続されている。第１
の分離層１３と分離領域７とは短絡してある。

【００１４】本実施例の半導体集積回路装置の断面構成
について、図２を参照しながら説明する。上記した半導
体基板１上にはエピタキシャル層１２が形成され、この
エピタキシャル層１２には、信号処理回路ブロック３内
のエピタキシャル層９と、パワートランジスタ段４内の
エピタキシャル層１１が形成されている。また、エピタ
キシャル層１２には第１の分離層１３と第２の分離層１
４とが設けられ、これらの分離層１３及び１４の間のエ
ピタキシャル層１２が上記の分離領域７を構成している
。第１の分離層１３と分離領域７とは上述のように短絡
してあり、第１の分離層１３の端部に接続されたサブリ
ーク吸収用グランド端子５は接地されている。

【００１５】次に、本実施例の半導体集積回路装置に形
成される寄生トランジスタの等価回路図について説明す
る。本実施例では第１及び第２の寄生トランジスタＱ１
，Ｑ２が形成されている。第１の寄生トランジスタＱ１
は、エピタキシャル層１１をエミッタ、第２の分離層１
４をベース、分離領域７をコレクタとして構成されてお
り、第２の寄生トランジスタＱ２は、分離領域７をエミ
ッタ、第１の分離領域１３をベース、エピタキシャル層
９をコレクタとして構成されている。そして、第１の寄
生トランジスタＱ１のエミッタと第２の寄生トランジス
タＱ２のコレクタとが接続されている。第１の寄生トラ
ンジスタＱ１のエミッタは外部回路のリアクタンス負荷
１０に接続されている。

【００１６】本実施例では、第２の寄生トランジスタＱ
２のエミッタである分離領域７と、ベースである第１の
分離層１３とを短絡し、この第１の分離層１３を電源端
子としてのサブリーク吸収用グランド端子５に接続する
ことにより、第２の寄生トランジスタＱ２のベース−エ
ミッタ間の電位差は０Ｖに固定される。これにより、パ
ワートランジスタ段４に接続されたリアクタンス負荷１
０の逆起電力によって信号処理回路ブロック３の領域が
負電位となっても、コレクタである信号処理回路ブロッ
ク３内のエピタキシャル層９と、エミッタである分離領
域７とは導通状態とはならない。従って、コレクタ−エ
ミッタ間の導通による信号処理回路ブロック３の誤動作
を防止することが可能となる。

【００１７】本実施例の半導体集積回路装置においては
、パワートランジスタ段４の飽和によって半導体基板１
にリーク電流が流れることがあり、このリーク電流は最
大で数百ｍＡにも達することがある。そこで、このリー
ク電流による影響を低減するために、本実施例ではパワ
ートランジスタ段４用のグランド端子６と信号処理回路
ブロック３用のグランド端子２とを別個に設け、更に分
離領域７と信号処理回路ブロック１３との境界部に設け
られた第１の分離層１３に接続されたサブリーク吸収用
グランド端子５を設けている。この構成により、パワー
トランジスタ段４の飽和によって半導体基板１に流れる
リーク電流はサブリーク吸収用グランド端子５に流れ込
むので、このリーク電流による信号処理回路ブロック３
の誤動作は生じない。

【００１８】

【発明の効果】以上説明したように、請求項１の発明に
係る半導体集積回路装置によれば、パワートランジスタ
段と信号処理回路ブロックとの間にエピタキシャル層の
分離領域を設け、この分離領域及び信号処理回路ブロッ
クの間の境界部の第１の分離層と、エピタキシャル層の
分離領域とを短絡して電源端子に接続し、寄生トランジ
スタのベース−エミッタ間の電位差を０Ｖに固定するに
より、パワートランジスタ段に接続されたリアクタンス
負荷の逆起電力によって信号処理回路ブロックの領域が
負電位となっても、寄生トランジスタのコレクタとエミ
ッタとは導通状態にならないので、コレクタ−エミッタ
間の導通による信号処理回路ブロックの誤動作を確実に
防止することが可能となる。

【００１９】また、請求項２の発明に係る半導体集積回
路装置によれば、パワートランジスタ段用のグランド端
子と信号処理回路ブロック用のグランド端子とを別個に
設け、さらに分離領域と信号処理回路ブロックとの境界
部に設けられた分離層に接続されたサブリーク吸収用グ
ランド端子を設けたため、パワートランジスタ段の飽和
によって半導体基板に流れるリーク電流は、このサブリ
ーク吸収用グランド端子に流れ込むので、このリーク電
流による信号処理回路ブロックへの影響は低減される。

【図面の簡単な説明】

【図１】本発明の一実施例に係る半導体集積回路装置の
平面図である。

【図２】図１のＩＩ−ＩＩ線の断面構造に寄生トランジ
スタの等価回路を重ねて画いた図である。

【符号の説明】

１　　Ｐ形半導体基板 ２　　信号処理回路ブロック用のグランド端子３　　信
号処理回路ブロック ４　　パワートランジスタ段 ５　　サブリーク電流吸収用グランド端子６　　パワー
トランジスタ段用のグランド端子７　　分離領域 ９　　信号処理回路ブロックのエピタキシャル層１０　
　リアクタンス負荷 １１　　パワートランジスタ段のエピタキシャル層１２
　　エピタキシャル層 １３　　第１の分離層 １４　　第２の分離層 Ｑ１　　第１の寄生トランジスタ Ｑ２　　第２の寄生トランジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　信号処理回路ブロックと、パワートラ
   ンジスタ段と、該パワートランジスタ段と前記信号処理
   回路ブロックとの間に設けられたエピタキシャル層より
   なる分離領域と、該分離領域と前記信号処理回路ブロッ
   クとの境界部に設けられた第１の分離層と、前記分離領
   域と前記パワートランジスタ段との境界部に設けられた
   第２の分離層とを備え、前記分離領域と前記第１の分離
   層とを短絡して電源端子に接続したことを特徴とする駆
   動用半導体集積回路装置。
2. 【請求項２】　　前記パワートランジスタ段用のグラン
   ド端子と、前記信号処理回路ブロック用のグランド端子
   と、前記第１の分離層に接続されたサブリーク吸収用グ
   ランド端子とを更に備えた請求項１記載の駆動用半導体
   集積回路装置。