KR100334381B1 - 유도성부하소자용집적드라이버회로 - Google Patents

유도성부하소자용집적드라이버회로 Download PDF

Info

Publication number
KR100334381B1
KR100334381B1 KR1019950007930A KR19950007930A KR100334381B1 KR 100334381 B1 KR100334381 B1 KR 100334381B1 KR 1019950007930 A KR1019950007930 A KR 1019950007930A KR 19950007930 A KR19950007930 A KR 19950007930A KR 100334381 B1 KR100334381 B1 KR 100334381B1
Authority
KR
South Korea
Prior art keywords
substrate
inductive load
doped
load element
circuit
Prior art date
Application number
KR1019950007930A
Other languages
English (en)
Other versions
KR950034753A (ko
Inventor
볼프강 베르너
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR950034753A publication Critical patent/KR950034753A/ko
Application granted granted Critical
Publication of KR100334381B1 publication Critical patent/KR100334381B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Element Separation (AREA)

Abstract

집적회로에 의해 구동되는 유도성부하(L)의 정류시, 마이노리리 캐리어 주입에 의해 기판(1)에 생기는 전류의 횡축성분으로 인한 오동작을 방지하기 위해, 하이도핑된 p 기판 또는 n 기판상에 p 도전형 에피택셜층(2)이 제공되고 상기 층내에 n 도핑웰(3-5)이 배치된다. 전술한 효과는 하이도핑된 p 기판에서 캐리어 수명이 현저히 줄어들고 n 기판내에서 마이노리티 캐리어가 머조리티 캐리어이기 때문에 불리하지 않게 된다. 회로기술의 변형은, 유도성 부하(L)에 대한 출력단자(C)로 부터 다이오드(D1)가 기준전위에 대향해서 접속되고 기판이 2개의 역으로 병렬접속된 다이오드(D2,D3)를 통해 기준전위에 접속된다는 것이다.

Description

유도성 부하소자용 집적 드라이버 회로{INTEGRATED DROVER CIRCUIT FOR INDUCTIVE LOAD ELEMENT}
본 발명은 기판, 다수의 절연된 웰, 및 부하소자의 접속을 위한 출력단자를 갖춘 유도성 부하소자용 집적 드라이버 회로에 관한 것이다.
오늘날 파워 트랜지스터를 갖춘 집적회로는 30A 이하의 전류를 스위칭시킨다. 저항성, 용량성 및 유도성 부하가 구동된다. P 기판 및 그안에 배치되어 있으며 전기 소자를 수용하는 n도핑 웰을 갖춘 파워 집적회로에서, 웰이 서로 효과적으로 절연될 수 있기 위해서는 PH 접합이 항상 차단방향으로 바이어스되어야 한다. 그 때문에 통상적으로 기판이 회로의 가장 낮은 전위에 접속된다.
다른 한편으로는 유도성 부하 또는 유도성 성분을 가진 부하가 그것을 통해 흐르는 전류의 갑작스런 차단시 역전압을 발생시킨다는 것은 공지되어 있다(제 3도). 집적회로(IS)는 파워 트랜지스터(T) 및 그것의 드라이버 회로(10)를 포함한다. 유도성부하(L)는 출력단자(C)에 접속되며, 그것의 다른 단자는 기준전위에 접속된다. 트렌지스터(T)의 차단시 출력단자(C)(콜렉터)에 접속된 n 웰은 부의 전위를 취한다. 이것은 마이노리티 캐리어 전류가 스위칭 전류의 크기로 p 기판내로 주입되게 한다. 마이노리티 캐리어는 중성기판에서 농도기울기에 의해서만 이동된다. 칩후면 및 집적회로표면에 있는 n 웰은 전하담체에 대한 싱크로 작용한다. 여기서 소위 전류의 황축성분이 생긴다. 마이노리티 캐리어의 일부는 기판에서 재조합된다. 그러나, 기판의 결정품질은 일반적으로 단지 낮은 제조합속도가 발생하거나 또는 긴 캐리어수명이 나타날 정도로 양호하다. 그 결과, 집적회로 소자가 매립되어 있는 n 웰은 상응하는 크기의 전류횡축성분을 흘리고, 이것은 예컨대 바이폴라 pnp 트랜지스터의 의도치 않은 활성화에 의한 집적회로의 오동작을 초래한다.
유럽 특허 공개 제 0 284 979호에는 전술한 문제가 공지되어 있고, 기판이 각각 하나의 다이오드를 통해 유도성 부하에 접속하기 위한 출력단자에 접속되게 하거나 또는 기준전위에 접속하기 위한 기준단자에 접속되게 함으로써 상기 문제점을 해결한다.
본 발명은 상기 문제점을 기판, 다수의 절연된 웰, 및 부하소자에 접속하기위한 출력단자를 갖춘 유도성 부하소자용 드라이버 회로에 있어서, 하이도핑된 p 도전형기판, 상기 기판위에 제공되며 그안에 웰이 배치되어 있는 동일한 도전형의 에피택셜층, 및 출력단자에 배치된 웰을 측면으로 둘러싸는 n 도핑 구역을 포함하는 것을 특징으로 하는 유도성 부하소자용 집적 드라이버회로에 의해 해결한다.
본 발명은 또한 상기 문제점을 기판, 다수의 절연된 웰, 및 부하소자에 접속하기 위한 출력단자를 갖춘 유도성 부하소자용 드라이버 회로에 있어서, 에미터로서 n 도핑 웰, 콜렉터로서 상기 웰을 측면으로 둘러싸는 n 도핑구역 및 베이스로서 하이도핑된 기판 및 그위에 제공된 에피택셜층을 갖춘 npn 트랜지스터를 포함하는 것을 특징으로 하는 유도성 부하소자용 집적 드라이버회로에 의해 해결한다.
본 발명의 한 실시예에서, 기판의 억셉터 도핑은 에피택셜층의 억셉터 도핑보다 적어도 2차수만큼 터 크다.
본 발명의 다른 실시예에서, 유도성 부하소자의 정류시 기판과 에피택셜층의 접합영역에서 전기 드리프트필드가 생긴다.
본 발명은 또한 유도성 부하소자를 구동시키는데 전술한 특징을 갖는 집적 드라이버회로를 사용함으로써 상기 문제점을 해결한다.
본 발명은, 본 발명에 따른 집적회로가 집적회로의 제조를 위해 달리 구성된 웨이퍼만을 필요로 하며 그밖에 집적회로의 제조공정은 변동없이 유지된다는 장점을 갖는다.
본 발명의 실시예를 첨부된 도면을 참고로 상세히 설명하면 다음과 같다.
제 1도에 따르면, 에피택셜층(2)이 기판(1)상에 제공된다. 웰(3),(4) 및 (5)에 상기 에피텍셜층내에 형성되며, 상기 웰내에는 집적회로의 개별소자가 구현되어 있다. 예컨대, 웰(3)은 파워 트랜지스터를 포함하는 한편, 웰(4)은 드라이버 트랜지스터를 포함한다. 집적회로 개별소자의 구성에 대한 세부사항은 일반적인 전문지식이다. 예컨대, D. Widmann,H, Mader, H. Friedrich 저 : Technologie hochintegrierter Schaltungen, Springer-Verlag, 1988 를 참조할 수 있다.
제 1 실시예에서 기판(1)은 통상의 p 기판에 비해 하이도핑된, 예컨대 1017cm-3보다 많이 억셉터 도핑된 p 도전형이다. 도핑이 많을수록 얻어지는 결과가 보다 더 효과적이다. 이에 비해 통상의 P 기판은 1015cm-3정도 억셉터 도핑된다. p+ 기판상에는 1 x 1015cm-3정도 억셉터 도핑된 에피택셜 p 층이 제공된다. 웰(3) 내지 (5)은 후속해서 제조될 소자와 마찬가지로 p 기판에서 사용되는 집적회로소자의 제조공정을 변경시키지 않고 상기 에피택셜층내에 제조될 수 있다. 회로는 에미터로서, n 웰(3)을, 공통의 베이스로서 p 에피텍셜 및 p+기판을, 그리고 콜렉터로서 웰(5)을 갖춘 npn 트랜지스터로 작용한다. p+ 기판은 미러와 같은 작용을 하므로, 전하담체가 상기 p+ 기판에서 반사되기 때문에 기판내로 침투하지 않는다.
집적회로의 출력단자에 접속된 유도성 부하의 정류시 기판(1)과 애피택셜층(2) 사이의 p+p 접합에 의해 생기는 드리프트 필드가 기판내로 주입된 마이노리티 캐리어를 극적으로 감소시킨다. 상기 마이노리리 캐리어 p+ 기판(1)과 n 웰(5)사이의 사이공간에서 특히 측면으로 이동된다. 본 실시예에서, n 웰(5)은 주입된 마이노리티 캐리어를 흡입하는 보호링으로 사용된다. 보호링(5) 외부에 배치된 전기소자의 손상이 발생하지 않는다.
마이노리티 캐리어가 p+ 도핑된 기판내로 침투할 수 있음에도 불구하고 적게 도핑된 p 기판에서 훨씬 더 짧은 캐리어수명을 갖기 때문에 회로의 기능에 불리하게 작용하지 않는다.
두께에 있어서, 제 1도에 따른 웨이퍼의 층두께는 대략 300㎛ 이고, 웰(3) 내지(5)과 기판(1) 사이에 있는 에피택셜층의 두께는 3 내지 10㎛ 이다.
본 발명의 제 2 실시예는 마찬가지로 제 1도를 참고로 설명될 수 있으며, 기판(1)이 n 도핑되고 웰(5)이 전하담체를 흡입하지 않는다는 점이 제 1 실시예와 다르다. n 기판의 도핑은 전류의 횡축성분에 대해 비임계적이므로, 이것은 다른 관점에 따라 설정될 수 있다· 예피텍셜 P 층(2)의 총두께 및 도핑은 통상적으로 제 1 실시예와 유사하게 선택된다.
웰(3)을 통한 에피텍셜층(2) 및 기판(1)내로의 마이노리티 캐리어 주입의 경우 n 기판내의 전하담체가 머조리티 캐리어이므로 전술한 문제점에 대해 불리하지 않다.
제 2도에 따른 제 3 실시예에서는 n 도핑된 웰이 p 도핑된 기판내에 형성되며, 상기 n 도핑된 웰은 각각의 하이 도핑된 p+ 절연 트렌치에 의해 서로 전기적으로 절연된다. 제 1 웰에는 에미터(E), 베이스(B) 및 콜렉터단자(C)를 가진 바이폴라 파워 트랜지스터(T)가 통상의 기술로 제조될 것이다. 본 발명에서는 비선형소자로서 다이오드(D1)가 콜렉터로 작용하는 n 웰과 기준전위에 접속하기 위한 기준단자(R) 사이에서 차단방향으로 접속된다. 이것을 위해 n 웰내에 p 도핑된 영역이 형성되어 기준전위에 접속된다. 상응하는 방식으로 MOS 트랜지스터에서도 소오스 또는 드레인 단자가 상기와 같은 다이오드(D1)를 통해 기준전위에, 즉 접지에 접속될 수 있다. 네가티브 웰을 야기시키는 전하담체의 주입시 전류의 횡축성분은 다이오드 (D1)를 통해 흐를 수 있다. 그러나, 이것은 기판이 전위에 따라 플로우팅 할 수 있을때만 가능하다. 이것을 위해, 기준단자(R)가 2개의 역으로 병렬접속된 다이오드(D2) 및 (D3)을 틀해 기판(S)에 접속된다.
실시예로 상세히 설명된 본 발명은 유도성 부하의 구동을 위한 집적회로를 전술한 문제점으로 부터, 특히 회로의 오동작으로 부터 효과적이고 확실하게 보호한다.
또한, 본 발명에 따른 회로는 간단하고 저렴하게 제조되며, 집적회로소자에 대한 제조방법은 변경될 필요가 없고 경우에 따라 레이아웃이 변경된다. 실제의 공정순서는 동일하게 유지될 수 있다.
제 1도는 본 발명의 특징을 갖는 웨이퍼의 횡단면도.
제 2a도는 회로의 설명을 위한 웨이퍼의 횡단면도.
제 2b도는 제 2a도에 대한 회로도.
제 3도는 본 발명의 문제점을 설명하기 위한 공지의 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 기판 2 : 에피택셜 층
3 : 웰

Claims (5)

  1. 기판, 다수의 절연된 웰, 및 부하소자에 접속하기 위한 출력단자를 갖춘 유도성 부하소자용 집적드라이버회로에 있어서, 하이도핑된 p 도전형 기판(1), 상기 기판(1) 위에 제공되며 그안에 웰이 배치되어 있는 동일한 도전형의 에피택셜층(2), 및 출력단자에 배치된 웰(3)을 측면으로 둘러싸는 n 도핑구역(5)을 포함하는 것을 특징으로 하는 유도성 부하소자용 집적 드라이버 회로.
  2. 제 1 항에 있어서, 기판의 억셉터 도핑이 에피택셜층의 억셉터 도핑보다 적어도 2차수만름 더 큰 것을 특징으로 하는 유도성 부하소자용 집적 드라이버 회로.
  3. 제 1 항 또는 2 항에 있어서, 유도성 부하소자(L)의 정류시 기판(1)과 에피택셜층(2)의 접합영역에서 전기 드리프트 필드가 생기는 것을 특징으로 하는 유도성 부하소자용 집적 드라이버 회로.
  4. 기판, 다수의 절연된 웰, 및 부하소자에 접속하기 위한 출력단자를 갖춘 유도성 부하소자용 집적 드라이버 회로에 있어서, 에미터로서 n 도핑 웰(3), 콜렉터로서 상기 웰(3)을 측면으로 둘러싸는 n 도핑구역(5), 및 베이스로서 하이도핑된 기판(1) 및 그위에 제공된 에피텍셜층(2)을 갖춘 npn 트랜지스터를 포함하는 것을 특징으로 하는 유도성 부하소자용 집적 드라이버 회로.
  5. 제 1항, 제 2항 또는 제 4항에 있어서, 상기 드라이버 회로는 유도성 부하소자를 구동시키는데 사용되는 것을 특징으로 하는 유도성 부하소자용 집적 드라이버 회로.
KR1019950007930A 1994-04-06 1995-04-06 유도성부하소자용집적드라이버회로 KR100334381B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4411869.4 1994-04-06
DE4411869A DE4411869C2 (de) 1994-04-06 1994-04-06 Schaltungsanordnung mit einer integrierten Treiberschaltungsanordnung

Publications (2)

Publication Number Publication Date
KR950034753A KR950034753A (ko) 1995-12-28
KR100334381B1 true KR100334381B1 (ko) 2002-10-31

Family

ID=6514755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007930A KR100334381B1 (ko) 1994-04-06 1995-04-06 유도성부하소자용집적드라이버회로

Country Status (5)

Country Link
US (1) US5719431A (ko)
EP (1) EP0676808B1 (ko)
JP (1) JPH07297373A (ko)
KR (1) KR100334381B1 (ko)
DE (2) DE4411869C2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19518524C2 (de) * 1995-05-19 1997-03-20 Siemens Ag Schaltungsanordnung zur Verringerung einer Minoritätsträgerinjektion in ein Substrat
US5610079A (en) * 1995-06-19 1997-03-11 Reliance Electric Industrial Company Self-biased moat for parasitic current suppression in integrated circuits
DE19805786A1 (de) * 1998-02-12 1999-08-26 Siemens Ag Halbleiterbauelement mit Struktur zur Vermeidung von Querströmen
DE19840031C2 (de) * 1998-09-02 2002-09-19 Infineon Technologies Ag Halbleiteranordnung
DE10006519B4 (de) * 2000-02-15 2004-03-11 Infineon Technologies Ag MOSFET-Treibertransistor und Verfahren zum Herstellen desselben
DE10014659C2 (de) * 2000-03-24 2002-08-01 Infineon Technologies Ag Halbleiterschaltungsanordnung und entsprechende Herstellungsverfahren
DE10202479A1 (de) * 2002-01-23 2003-08-07 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einer Struktur zur Verringerung eines Minoritätsladungsträgerstromes
DE10350162B4 (de) * 2003-10-28 2011-07-28 Infineon Technologies AG, 81669 Halbleiterbauteil
DE102004032912B4 (de) * 2004-07-07 2012-02-16 Infineon Technologies Ag Halbleiterbauelementanordnung mit einer Schutzanordnung zur Reduzierung einer Minoritätsladungsträger-Injektion
CN100459145C (zh) * 2006-12-15 2009-02-04 东南大学 高压功率集成电路隔离结构
US8992306B2 (en) * 2007-07-30 2015-03-31 Igt Gaming system and method providing variable payback percentages
DE102008004682A1 (de) 2008-01-16 2009-09-10 Infineon Technologies Ag Integrierte Schaltungsanordnung mit einer Schutzstruktur zur Reduktion eines Minoritätsladungsträgerstromes
US7943960B2 (en) * 2008-02-01 2011-05-17 Infineon Technologies Ag Integrated circuit arrangement including a protective structure
US7977768B2 (en) 2008-04-01 2011-07-12 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US8814661B2 (en) 2011-12-20 2014-08-26 Igt Gaming machines having normal and hot modes
US9524614B2 (en) 2012-09-25 2016-12-20 Igt Gaming system and method for permanently increasing the average expected payback percentage of a game for a player

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044373A (en) * 1967-11-13 1977-08-23 Hitachi, Ltd. IGFET with gate protection diode and antiparasitic isolation means
DE2508553C3 (de) * 1975-02-27 1981-06-25 Siemens AG, 1000 Berlin und 8000 München Integrierte Halbleiterschaltungsanordnung
DE2560247C2 (de) * 1975-02-27 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Integrierte Halbleiterschaltungsanordnung
DE3018848A1 (de) * 1980-05-16 1981-11-26 SIEMENS AG AAAAA, 1000 Berlin und 8000 München Verfahren zur herstellung monolithisch intetgrierter mos- und bipolar-halbleiteranordnungen fuer den vhf- und den uhf-bereich
US4496849A (en) * 1982-02-22 1985-01-29 General Motors Corporation Power transistor protection from substrate injection
JPS59152660A (ja) * 1983-02-21 1984-08-31 Nec Corp 半導体装置
IT1215402B (it) * 1987-03-31 1990-02-08 Sgs Microelettronica Spa Circuito integrato di pilotaggio di carichi induttivi riferiti a terra.
EP0325342B1 (en) * 1988-01-21 1993-12-15 Exar Corporation Complementary BICMOS process with isolated vertical PNP transistors
DD273722A1 (de) * 1988-07-05 1989-11-22 Zentr Wissenschaft & Tech Veb Anordnung zur reduzierung des latchup-effektes bei integrierten cmos-schaltungen
EP0382865A1 (de) * 1989-02-14 1990-08-22 Siemens Aktiengesellschaft Anordnung zur Verminderung von Latch-up-Störanfälligkeit bei CMOS-Halbleiterschaltungen
US5455447A (en) * 1989-05-10 1995-10-03 Texas Instruments Incorporated Vertical PNP transistor in merged bipolar/CMOS technology
JPH03138974A (ja) * 1989-10-24 1991-06-13 Toshiba Corp Ｂｉ―ＣＭＯＳ集積回路
US5171699A (en) * 1990-10-03 1992-12-15 Texas Instruments Incorporated Vertical DMOS transistor structure built in an N-well CMOS-based BiCMOS process and method of fabrication
DE69128936T2 (de) * 1991-11-25 1998-07-16 St Microelectronics Srl Hochstrom-MOS-Transistor enthaltende integrierte Brückenstruktur mit optimierten Übertragungsleistungsverlusten
EP0630523B1 (en) * 1992-03-10 1998-08-19 Analog Devices, Inc. Circuit construction for controlling saturation of a transistor
US5514901A (en) * 1994-05-17 1996-05-07 Allegro Microsystems, Inc. Epitaxial island with adjacent asymmetrical structure to reduce collection of injected current from the island into other islands

Also Published As

Publication number Publication date
JPH07297373A (ja) 1995-11-10
DE4411869A1 (de) 1995-10-12
DE4411869C2 (de) 1997-05-15
KR950034753A (ko) 1995-12-28
DE59501583D1 (de) 1998-04-16
US5719431A (en) 1998-02-17
EP0676808B1 (de) 1998-03-11
EP0676808A1 (de) 1995-10-11

Similar Documents

Publication Publication Date Title
KR100334381B1 (ko) 유도성부하소자용집적드라이버회로
US6236087B1 (en) SCR cell for electrical overstress protection of electronic circuits
US4466011A (en) Device for protection against leakage currents in integrated circuits
KR20010015835A (ko) 반도체 장치
US20020053717A1 (en) Semiconductor apparatus
JPH0347593B2 (ko)
EP0623951B1 (en) A semiconductor device in a thin active layer with high breakdown voltage
EP0103306B1 (en) Semiconductor protective device
EP0700090B1 (en) Semiconductor integrated circuit comprising a current mirror circuit
EP0043007B1 (en) Saturation-limited bipolar transistor circuit structure and method of making
US4812891A (en) Bipolar lateral pass-transistor for CMOS circuits
US4200879A (en) Integrated semiconductor device including static induction transistor
JPH07211510A (ja) 半導体装置
US5608259A (en) Reverse current flow prevention in a diffused resistor
US10192870B2 (en) Semiconductor device
US5336920A (en) Buried avalanche diode having laterally adjacent semiconductor layers
CA1097752A (en) Current mirror circuit
US5604373A (en) Circuit and method of reverse voltage protection using a lateral transistor having a collector ring surrounding its base region
US6144066A (en) Protection of the logic well of a component including an integrated MOS power transistor
US20050056907A1 (en) Power transistor and semiconductor integrated circuit using the same
US4446611A (en) Method of making a saturation-limited bipolar transistor device
US4952998A (en) Integrated circuit with complementary MOS transistors
JP3179630B2 (ja) エピタキシャル・タブ・バイアス構体及び集積回路
EP0630523A1 (en) Circuit construction for controlling saturation of a transistor
US5929485A (en) High voltage insulated gate type bipolar transistor for self-isolated smart power IC

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140404

Year of fee payment: 13

EXPY Expiration of term