JPH07211510A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07211510A JPH07211510A JP6007519A JP751994A JPH07211510A JP H07211510 A JPH07211510 A JP H07211510A JP 6007519 A JP6007519 A JP 6007519A JP 751994 A JP751994 A JP 751994A JP H07211510 A JPH07211510 A JP H07211510A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- diffusion resistance
- potential
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000009792 diffusion process Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000005856 abnormality Effects 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000004397 blinking Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Abstract
(57)【要約】
【目的】 高温時にリーク電流が発生しても寄生ＰＮＰ
トランジスタが動作しない拡散抵抗を有する半導体装置
を提供する。 【構成】 １はＰ- 型シリコン基板、２はＮ+ 型埋め込
み層、３はＮ- 型エピタキシャル層、４はＰ+ 型素子分
離領域、５はＰ+ 型拡散抵抗、６はＮ+ 型電位コンタク
ト領域、７、８は金属配線、９はフィールド酸化膜、１
０，１１はコンタクトホールである。高温時にＮ- 型エ
ピタキシャル層３からＰ- 型シリコン基板１にリーク電
流が発生しても、寄生トランジスタによる電流増幅が起
こらないため、リーク電流の増加を抑えることができ
る。
トランジスタが動作しない拡散抵抗を有する半導体装置
を提供する。 【構成】 １はＰ- 型シリコン基板、２はＮ+ 型埋め込
み層、３はＮ- 型エピタキシャル層、４はＰ+ 型素子分
離領域、５はＰ+ 型拡散抵抗、６はＮ+ 型電位コンタク
ト領域、７、８は金属配線、９はフィールド酸化膜、１
０，１１はコンタクトホールである。高温時にＮ- 型エ
ピタキシャル層３からＰ- 型シリコン基板１にリーク電
流が発生しても、寄生トランジスタによる電流増幅が起
こらないため、リーク電流の増加を抑えることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に接合分離形半導体装置に形成される拡散抵抗に関する
ものである。
に接合分離形半導体装置に形成される拡散抵抗に関する
ものである。
【０００２】
【従来技術】従来、接合分離型半導体装置にて集積化さ
れる抵抗素子としてＢ（ボロン）等の不純物を拡散させ
て形成したＰ形拡散抵抗が最も多用されている。これ
は、Ｐ形半導体基板上にＮ- 形エピタキシャル層を形成
し、Ｐ+ 形素子分離領域を形成し、さらにＰ+ 形領域を
形成して拡散抵抗を形成するものである。通常、Ｐ+ 形
抵抗領域とＮ- 形エピタキシャル層とのＰＮ接合には常
に逆バイアスが掛けられなければならず、Ｎ- 形エピタ
キシャル層の電位を回路の最高電位、一般的には電源電
圧に設定するようにしている。しかし、入力電圧範囲と
して電源電圧以上の電圧が印加されるような回路部分に
使用される拡散抵抗においては、どこにも接続されずに
フローティング電位とされている。これは、前述のよう
にＮ- 形エピタキシャル層の電位を電源に設定すると、
抵抗の入力電圧が電源電圧以上になった場合、前述のＰ
Ｎ接合が順バイアスされることになり、この際に流れる
電流により、Ａｌ等の配線とのコンタクトの破壊あるい
は配線の溶断が起きてしまうためである。
れる抵抗素子としてＢ（ボロン）等の不純物を拡散させ
て形成したＰ形拡散抵抗が最も多用されている。これ
は、Ｐ形半導体基板上にＮ- 形エピタキシャル層を形成
し、Ｐ+ 形素子分離領域を形成し、さらにＰ+ 形領域を
形成して拡散抵抗を形成するものである。通常、Ｐ+ 形
抵抗領域とＮ- 形エピタキシャル層とのＰＮ接合には常
に逆バイアスが掛けられなければならず、Ｎ- 形エピタ
キシャル層の電位を回路の最高電位、一般的には電源電
圧に設定するようにしている。しかし、入力電圧範囲と
して電源電圧以上の電圧が印加されるような回路部分に
使用される拡散抵抗においては、どこにも接続されずに
フローティング電位とされている。これは、前述のよう
にＮ- 形エピタキシャル層の電位を電源に設定すると、
抵抗の入力電圧が電源電圧以上になった場合、前述のＰ
Ｎ接合が順バイアスされることになり、この際に流れる
電流により、Ａｌ等の配線とのコンタクトの破壊あるい
は配線の溶断が起きてしまうためである。
【０００３】ここで、拡散抵抗を１００℃を超すような
高温環境下で使用する際、例えば「電子情報通信学会論
文誌Ｖｏｌ．Ｊ７４−Ｃ−ＩＩＮｏ．１２ ＰＰ７９７
〜」に示されるようにエピタキシャル層（Ｎ形）から基
板（Ｐ形）へ漏れ電流が発生する。このとき、上記のよ
うなエピタキシャル層の電位が電源電圧に設定されてい
る場合は、電源から電流を引くため、抵抗層を流れる電
流には影響を与えず実用上問題にならない。
高温環境下で使用する際、例えば「電子情報通信学会論
文誌Ｖｏｌ．Ｊ７４−Ｃ−ＩＩＮｏ．１２ ＰＰ７９７
〜」に示されるようにエピタキシャル層（Ｎ形）から基
板（Ｐ形）へ漏れ電流が発生する。このとき、上記のよ
うなエピタキシャル層の電位が電源電圧に設定されてい
る場合は、電源から電流を引くため、抵抗層を流れる電
流には影響を与えず実用上問題にならない。
【０００４】
【発明が解決しようとする課題】しかしながら、エピタ
キシャル層がフローティング電位の場合は、抵抗層から
電流を引くことになる。そしてこの電流により基板とエ
ピタキシャル層と抵抗層とで形成される寄生ＰＮＰトラ
ンジスタが動作してしまうと、トランジスタの増幅率分
だけの電流をさらに抵抗層を流れる電流から引いてしま
い、その抵抗層が回路素子の保護のための入力抵抗に使
用される場合、回路の特性が狂うといった問題が発生す
る。
キシャル層がフローティング電位の場合は、抵抗層から
電流を引くことになる。そしてこの電流により基板とエ
ピタキシャル層と抵抗層とで形成される寄生ＰＮＰトラ
ンジスタが動作してしまうと、トランジスタの増幅率分
だけの電流をさらに抵抗層を流れる電流から引いてしま
い、その抵抗層が回路素子の保護のための入力抵抗に使
用される場合、回路の特性が狂うといった問題が発生す
る。
【０００５】従って、本発明は、高温時にリーク電流が
発生しても寄生ＰＮＰトランジスタが動作しない拡散抵
抗を有する半導体装置を提供することを目的とする。
発生しても寄生ＰＮＰトランジスタが動作しない拡散抵
抗を有する半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の半導体装置は、回路素子を保護する入力抵抗となる拡
散抵抗を有する半導体装置であって、前記拡散抵抗は、
Ｐ形半導体基板上に形成されたＮ形半導体領域と、該Ｎ
形半導体領域の表面からその内部に拡散して形成される
とともに、素子分離領域により囲まれたＰ形拡散抵抗領
域とを含み、前記Ｎ形半導体領域の電位が前記Ｐ形拡散
抵抗領域と同電位に設定されたことを特徴としている。
の半導体装置は、回路素子を保護する入力抵抗となる拡
散抵抗を有する半導体装置であって、前記拡散抵抗は、
Ｐ形半導体基板上に形成されたＮ形半導体領域と、該Ｎ
形半導体領域の表面からその内部に拡散して形成される
とともに、素子分離領域により囲まれたＰ形拡散抵抗領
域とを含み、前記Ｎ形半導体領域の電位が前記Ｐ形拡散
抵抗領域と同電位に設定されたことを特徴としている。
【０００７】また前記半導体装置において、前記半導体
拡散抵抗は、前記Ｎ形領域の表面に形成されるとともに
前記Ｐ形拡散抵抗領域に隣接したＮ形コンタクト領域
と、前記Ｎ形領域の表面に形成された絶縁膜と、前記Ｐ
形拡散抵抗領域と電気的コンタクトをとるためのコンタ
クトホールと、該コンタクトホールを介して前記Ｐ形拡
散抵抗領域および前記Ｎ形コンタクト領域に接続された
配線層とを有すると良い。
拡散抵抗は、前記Ｎ形領域の表面に形成されるとともに
前記Ｐ形拡散抵抗領域に隣接したＮ形コンタクト領域
と、前記Ｎ形領域の表面に形成された絶縁膜と、前記Ｐ
形拡散抵抗領域と電気的コンタクトをとるためのコンタ
クトホールと、該コンタクトホールを介して前記Ｐ形拡
散抵抗領域および前記Ｎ形コンタクト領域に接続された
配線層とを有すると良い。
【０００８】また、前記拡散抵抗において、前記Ｎ形コ
ンタクト領域は、前記Ｐ形拡散抵抗領域を覆うように形
成されると良い。また、前記半導体装置は、前記拡散抵
抗の形成された島領域と、前記Ｎ形半導体領域がフロー
ティング電位あるいは他の電位に設定された拡散抵抗が
それぞれ同一領域内に形成された島領域と、回路素子島
領域とにパターンレイアウトされると良い。
ンタクト領域は、前記Ｐ形拡散抵抗領域を覆うように形
成されると良い。また、前記半導体装置は、前記拡散抵
抗の形成された島領域と、前記Ｎ形半導体領域がフロー
ティング電位あるいは他の電位に設定された拡散抵抗が
それぞれ同一領域内に形成された島領域と、回路素子島
領域とにパターンレイアウトされると良い。
【０００９】
【作用・効果】上記構成によると、高温環境下におい
て、前記Ｎ形半導体領域からＰ形半導体基板への漏れ電
流が発生しても、Ｎ形領域がＰ形拡散抵抗領域の高電位
側に設定されているため、Ｐ形拡散抵抗領域とＮ形領域
とＰ形半導体基板とから形成されるＰＮＰトランジスタ
がＯＮすることはない。これにより、前記ＰＮＰトラン
ジスタによる電流増幅を抑えることができるため、前記
Ｐ形拡散抵抗領域から大幅に電流を引くことがなくな
り、これを回路素子等の入力抵抗として用いた場合に
は、例えばしきい値変動や出力誤差といった回路特性異
常を抑えることができるという優れた効果を奏するもの
である。さらに、Ｎ形領域とＰ形拡散抵抗領域とを同じ
電位に設定できることから、コンタクトホールを共用化
でき、素子面積を小さくすることができるという波及効
果もある。
て、前記Ｎ形半導体領域からＰ形半導体基板への漏れ電
流が発生しても、Ｎ形領域がＰ形拡散抵抗領域の高電位
側に設定されているため、Ｐ形拡散抵抗領域とＮ形領域
とＰ形半導体基板とから形成されるＰＮＰトランジスタ
がＯＮすることはない。これにより、前記ＰＮＰトラン
ジスタによる電流増幅を抑えることができるため、前記
Ｐ形拡散抵抗領域から大幅に電流を引くことがなくな
り、これを回路素子等の入力抵抗として用いた場合に
は、例えばしきい値変動や出力誤差といった回路特性異
常を抑えることができるという優れた効果を奏するもの
である。さらに、Ｎ形領域とＰ形拡散抵抗領域とを同じ
電位に設定できることから、コンタクトホールを共用化
でき、素子面積を小さくすることができるという波及効
果もある。
【００１０】また、前記Ｎ形コンタクト領域が、前記Ｐ
形拡散抵抗領域を覆うように形成されると、前記Ｐ形拡
散抵抗領域全体の周辺にて、高電位側に設定することが
でき、より寄生ＰＮＰトランジスタが動作することを抑
制することができる。また、前記半導体装置は、前記拡
散抵抗の形成された島領域と、前記Ｎ形半導体領域がフ
ローティング電位あるいは他の電位に設定された拡散抵
抗がそれぞれ同一領域内に形成された島領域と、回路素
子島領域とにパターンレイアウトされると素子のレイア
ウト面積を小さく抑えることができる。
形拡散抵抗領域を覆うように形成されると、前記Ｐ形拡
散抵抗領域全体の周辺にて、高電位側に設定することが
でき、より寄生ＰＮＰトランジスタが動作することを抑
制することができる。また、前記半導体装置は、前記拡
散抵抗の形成された島領域と、前記Ｎ形半導体領域がフ
ローティング電位あるいは他の電位に設定された拡散抵
抗がそれぞれ同一領域内に形成された島領域と、回路素
子島領域とにパターンレイアウトされると素子のレイア
ウト面積を小さく抑えることができる。
【００１１】
【実施例】本発明の一実施例を図１に示す。この図にお
いて、１はＰ- 形シリコン基板、２はＮ+ 形埋め込み
層、３はＮ- 形エピタキシャル層、４はＰ+ 形素子分離
領域、５はＰ+ 形拡散抵抗、６はＮ+ 形電位コンタクト
領域、７、８は金属配線、９はフィールド酸化膜、１
０、１１はコンタクトホールである。
いて、１はＰ- 形シリコン基板、２はＮ+ 形埋め込み
層、３はＮ- 形エピタキシャル層、４はＰ+ 形素子分離
領域、５はＰ+ 形拡散抵抗、６はＮ+ 形電位コンタクト
領域、７、８は金属配線、９はフィールド酸化膜、１
０、１１はコンタクトホールである。
【００１２】次に、図１の拡散抵抗の形成方法を簡単に
説明する。まずＰ- 形シリコン基板１にＮ+ 形埋め込み
層２をイオン注入し、Ｎ- 形エピタキシャル層３をエピ
タキシャル成長させる。その後、Ｐ+ 形素子分離領域
４、Ｐ形拡散抵抗５、Ｎ+ 形電位コンタクト領域６を形
成する。さらに表面にフィールド酸化膜９を形成し、コ
ンタクトホール１０を開口し、Ａｌ等の配線層を形成す
る。尚、Ｎ+ 形電位コンタクト領域６は、Ｐ+ 形拡散抵
抗５の高電位側と同じ電位に設定されることが必要であ
る。
説明する。まずＰ- 形シリコン基板１にＮ+ 形埋め込み
層２をイオン注入し、Ｎ- 形エピタキシャル層３をエピ
タキシャル成長させる。その後、Ｐ+ 形素子分離領域
４、Ｐ形拡散抵抗５、Ｎ+ 形電位コンタクト領域６を形
成する。さらに表面にフィールド酸化膜９を形成し、コ
ンタクトホール１０を開口し、Ａｌ等の配線層を形成す
る。尚、Ｎ+ 形電位コンタクト領域６は、Ｐ+ 形拡散抵
抗５の高電位側と同じ電位に設定されることが必要であ
る。
【００１３】尚、図１に示すようにＮ+ 形電位コンタク
ト領域６をＰ+ 形拡散抵抗５に隣接させずに、Ｎ+ 形電
位コンタクト領域６の専用のコンタクトホールを別に設
けるようにしてもよいが、本実施例のようにＮ+ 形電位
コンタクト領域６をＰ+ 形拡散抵抗５に隣接させると、
Ｐ+ 形拡散抵抗５とＮ+ 形電位コンタクト領域６とのコ
ンタクトホールを共用化できるという利点がある。
ト領域６をＰ+ 形拡散抵抗５に隣接させずに、Ｎ+ 形電
位コンタクト領域６の専用のコンタクトホールを別に設
けるようにしてもよいが、本実施例のようにＮ+ 形電位
コンタクト領域６をＰ+ 形拡散抵抗５に隣接させると、
Ｐ+ 形拡散抵抗５とＮ+ 形電位コンタクト領域６とのコ
ンタクトホールを共用化できるという利点がある。
【００１４】他の実施例として、図２（ａ）の上面図、
および（ｂ）の（ａ）図ＡＡ’断面図に示すように、Ｎ
+ 形電位コンタクト領域６’をＰ+ 形拡散抵抗５を覆う
ように形成するようにしても良い。この様にすると、Ｐ
+ 形拡散抵抗５の周りのＮ-形エピタキシャル層３は全
体的に高電位側に設定されるため、より寄生ＰＮＰトラ
ンジスタを動作させないようにすることができる。尚、
Ｎ+ 形電位コンタクト領域６’はＰ形拡散抵抗５に接し
ても接しなくても良い。
および（ｂ）の（ａ）図ＡＡ’断面図に示すように、Ｎ
+ 形電位コンタクト領域６’をＰ+ 形拡散抵抗５を覆う
ように形成するようにしても良い。この様にすると、Ｐ
+ 形拡散抵抗５の周りのＮ-形エピタキシャル層３は全
体的に高電位側に設定されるため、より寄生ＰＮＰトラ
ンジスタを動作させないようにすることができる。尚、
Ｎ+ 形電位コンタクト領域６’はＰ形拡散抵抗５に接し
ても接しなくても良い。
【００１５】図３に半導体拡散抵抗の使用温度とその際
のリーク電流との関係を示す。図中の一点鎖線に示す特
性Ａは従来のＮ- 形エピタキシャル層がフローティング
状態とされた抵抗の特性であり、実線に示す特性Ｂは本
実施例の抵抗の特性を表すものである。この図を見て分
かるように、従来の抵抗では温度が１００℃を超えると
リーク電流が急激に増加し始めてしまう。一方、本実施
例の抵抗ではＮ- 形エピタキシャル層３とＰ+ 形拡散抵
抗５とが同電位に設定されているため、寄生トランジス
タは動作せず、高温時のリーク電流をＰ+ 形拡散抵抗５
から引いても寄生トランジスタによる電流増幅なく、リ
ーク電流の増加が抑制されていることが分かる。
のリーク電流との関係を示す。図中の一点鎖線に示す特
性Ａは従来のＮ- 形エピタキシャル層がフローティング
状態とされた抵抗の特性であり、実線に示す特性Ｂは本
実施例の抵抗の特性を表すものである。この図を見て分
かるように、従来の抵抗では温度が１００℃を超えると
リーク電流が急激に増加し始めてしまう。一方、本実施
例の抵抗ではＮ- 形エピタキシャル層３とＰ+ 形拡散抵
抗５とが同電位に設定されているため、寄生トランジス
タは動作せず、高温時のリーク電流をＰ+ 形拡散抵抗５
から引いても寄生トランジスタによる電流増幅なく、リ
ーク電流の増加が抑制されていることが分かる。
【００１６】また、図４には比較回路を用いた出力回路
の回路図を示す。この回路は例えば車両等の方向指示器
の点滅信号を出力する回路を示すものであり、コンパレ
ータ２３からの出力によりトランジスタ２２をＯＮ・Ｏ
ＦＦさせ、ＯＵＴから点滅信号が出力されるものであ
る。回路動作を簡単に説明すると、バッファ２４を介し
てコンデンサ２５が充電されてコンパレータ２２のプラ
ス入力がしきい値を超えると、コンパレータ２２の出力
がＨｉｇｈとなり、コンデンサ２５は放電モードに変わ
りバッファ２４を介して放電を始める。同時にトランジ
スタ２１がＯＮし、コンパレータ２２のしきい値が低く
なる。そして、コンデンサ２５の放電によりコンデンサ
２５の電位が低下してコンパレータ２２のプラス入力が
しきい値を超えると、コンパレータ２２の出力がＬｏｗ
となり、コンデンサ２５が充電モードに変わると同時に
トランジスタ２１がＯＦＦしてしきい値が高くなる。こ
れを繰り返すことにより、点滅信号が出力されることに
なる。
の回路図を示す。この回路は例えば車両等の方向指示器
の点滅信号を出力する回路を示すものであり、コンパレ
ータ２３からの出力によりトランジスタ２２をＯＮ・Ｏ
ＦＦさせ、ＯＵＴから点滅信号が出力されるものであ
る。回路動作を簡単に説明すると、バッファ２４を介し
てコンデンサ２５が充電されてコンパレータ２２のプラ
ス入力がしきい値を超えると、コンパレータ２２の出力
がＨｉｇｈとなり、コンデンサ２５は放電モードに変わ
りバッファ２４を介して放電を始める。同時にトランジ
スタ２１がＯＮし、コンパレータ２２のしきい値が低く
なる。そして、コンデンサ２５の放電によりコンデンサ
２５の電位が低下してコンパレータ２２のプラス入力が
しきい値を超えると、コンパレータ２２の出力がＬｏｗ
となり、コンデンサ２５が充電モードに変わると同時に
トランジスタ２１がＯＦＦしてしきい値が高くなる。こ
れを繰り返すことにより、点滅信号が出力されることに
なる。
【００１７】この回路において、コンパレータ２２の入
力抵抗２６、２７を従来のようなＮ - 形エピタキシャル
層がフローティング電位とされた半導体拡散抵抗にて構
成すると、その使用温度が１００℃を超えるような高温
になった場合、上述したようにリーク電流が発生し、そ
の値が大きい場合には、しきい値が変動する、コンデン
サ２５の放電が速まる、コンデンサ２５の電位よりもコ
ンパレータ２２のプラス入力の電位が低下する等によ
り、点滅の周期が変動してしまうといった問題が発生す
る。しかし、入力抵抗２６、２７を本実施例のような半
導体拡散抵抗を用いた場合には上述のようにリーク電流
を低減できるため、周期変動を抑えることができる。
力抵抗２６、２７を従来のようなＮ - 形エピタキシャル
層がフローティング電位とされた半導体拡散抵抗にて構
成すると、その使用温度が１００℃を超えるような高温
になった場合、上述したようにリーク電流が発生し、そ
の値が大きい場合には、しきい値が変動する、コンデン
サ２５の放電が速まる、コンデンサ２５の電位よりもコ
ンパレータ２２のプラス入力の電位が低下する等によ
り、点滅の周期が変動してしまうといった問題が発生す
る。しかし、入力抵抗２６、２７を本実施例のような半
導体拡散抵抗を用いた場合には上述のようにリーク電流
を低減できるため、周期変動を抑えることができる。
【００１８】次に図５に素子パターンレイアウトを示
す。３１はトランジスタ等の素子領域、３２はＮ- 形エ
ピタキシャル領域を電源電圧に設定した拡散抵抗を形成
した抵抗島であり、３２ａ・・はそれぞれの拡散抵抗を
示す。また、３３はＮ- 形エピタキシャル領域をフロー
ティング電位に設定した拡散抵抗を形成した抵抗島であ
り、３３ａ・・はそれぞれの拡散抵抗を示す。そして、
３４、３５は本実施例による拡散抵抗島領域であり、３
４ａ、３５ｂはそれぞれの拡散抵抗を示す。このよう
に、素子パターンレイアウトを設計すれば素子面積を本
実施例による拡散抵抗分だけの最小限の増加で抑えるこ
とができる。
す。３１はトランジスタ等の素子領域、３２はＮ- 形エ
ピタキシャル領域を電源電圧に設定した拡散抵抗を形成
した抵抗島であり、３２ａ・・はそれぞれの拡散抵抗を
示す。また、３３はＮ- 形エピタキシャル領域をフロー
ティング電位に設定した拡散抵抗を形成した抵抗島であ
り、３３ａ・・はそれぞれの拡散抵抗を示す。そして、
３４、３５は本実施例による拡散抵抗島領域であり、３
４ａ、３５ｂはそれぞれの拡散抵抗を示す。このよう
に、素子パターンレイアウトを設計すれば素子面積を本
実施例による拡散抵抗分だけの最小限の増加で抑えるこ
とができる。
【図１】本実施例の拡散抵抗の断面図である。
【図２】他の実施例の拡散抵抗の断面図である。
【図３】本実施例の効果を示す特性図である。
【図４】本実施例の半導体拡散抵抗を用いた一回路図で
ある。
ある。
【図５】本実施例の半導体装置の一パターンレイアウト
を示す図である。
を示す図である。
１ Ｐ形シリコン基板 ２ Ｎ+ 形埋め込み層 ３ Ｎ- 形エピタキシャル層 ４ Ｐ+ 形素子分離領域 ５ Ｐ形拡散抵抗 ６ Ｎ+ 形電位コンタクト領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822
Claims (4)
- 【請求項１】 回路素子を保護する入力抵抗となる拡散
抵抗を有する半導体装置において、 前記拡散抵抗は、Ｐ形半導体基板上に形成されたＮ形半
導体領域と、該Ｎ形半導体領域の表面からその内部に拡
散して形成されるとともに、素子分離領域により囲まれ
たＰ形拡散抵抗領域とを含み、前記Ｎ形半導体領域の電
位が前記Ｐ形拡散抵抗領域と同電位に設定されたことを
特徴とする半導体装置。 - 【請求項２】 前記拡散抵抗は、前記Ｎ形半導体領域の
表面に形成されるとともに前記Ｐ形拡散抵抗領域に隣接
したＮ形コンタクト領域と、 前記Ｎ形半導体領域の表面に形成された絶縁膜と、 前記Ｐ形拡散抵抗領域と電気的コンタクトをとるための
コンタクトホールと、 該コンタクトホールを介して前記Ｐ形拡散抵抗領域およ
び前記Ｎ形コンタクト領域に接続された配線層とを有す
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記拡散抵抗において、前記Ｎ形コンタ
クト領域は、前記Ｐ形拡散抵抗領域の周りを覆うように
形成されたことを特徴とする請求項１または２に記載の
半導体装置。 - 【請求項４】 前記拡散抵抗の形成された島領域と、前
記Ｎ形半導体領域がフローティング電位あるいは他の電
位に設定された拡散抵抗がそれぞれ同一領域内に形成さ
れた島領域と、回路素子島領域とにパターンレイアウト
されたことを特徴とする請求項１乃至３のいずれかに記
載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6007519A JPH07211510A (ja) | 1994-01-27 | 1994-01-27 | 半導体装置 |
| US08/378,273 US5661332A (en) | 1994-01-27 | 1995-01-26 | Semiconductor diffused resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6007519A JPH07211510A (ja) | 1994-01-27 | 1994-01-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211510A true JPH07211510A (ja) | 1995-08-11 |
Family
ID=11668029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6007519A Pending JPH07211510A (ja) | 1994-01-27 | 1994-01-27 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5661332A (ja) |
| JP (1) | JPH07211510A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936904B2 (en) | 1997-04-10 | 2005-08-30 | Denso Corporation | Photo sensing integrated circuit device and related circuit adjustment |
| JP2008103551A (ja) * | 2006-10-19 | 2008-05-01 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010225759A (ja) * | 2009-03-23 | 2010-10-07 | Toyota Central R&D Labs Inc | 半導体装置 |
| US10229903B2 (en) | 2016-09-14 | 2019-03-12 | Renesas Electronics Corporation | Semiconductor device with a resistance element and an electrostatic protection element |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008713A (en) * | 1996-02-29 | 1999-12-28 | Texas Instruments Incorporated | Monolithic inductor |
| JP3278765B2 (ja) * | 1997-11-17 | 2002-04-30 | 日本電気株式会社 | 負電圧生成回路 |
| US5977610A (en) * | 1998-10-21 | 1999-11-02 | National Semniconductor Corporation | Integrated circuit having resistor formed over multiple tubs of semiconductor material |
| US6483168B1 (en) | 2001-09-13 | 2002-11-19 | National Semiconductor Corporation | Integrated circuit having resistor formed over emitter of vertical bipolar transistor |
| US6690082B2 (en) * | 2001-09-28 | 2004-02-10 | Agere Systems Inc. | High dopant concentration diffused resistor and method of manufacture therefor |
| FR2918504B1 (fr) * | 2007-07-06 | 2009-11-27 | St Microelectronics Sa | Resistance integree diffusee |
| CN113391667A (zh) | 2020-03-12 | 2021-09-14 | 恩智浦美国有限公司 | 偏置电流发生电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001869A (en) * | 1975-06-09 | 1977-01-04 | Sprague Electric Company | Mos-capacitor for integrated circuits |
| JPS5910255A (ja) * | 1982-07-09 | 1984-01-19 | Nippon Denso Co Ltd | 半導体装置 |
| JPS61172364A (ja) * | 1985-09-27 | 1986-08-04 | Nec Corp | 定電圧回路を形成した半導体装置 |
| JPS63244765A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 拡散抵抗を有する集積回路 |
| JP3093771B2 (ja) * | 1990-03-22 | 2000-10-03 | 沖電気工業株式会社 | 半導体記憶装置 |
| FR2689316B1 (fr) * | 1992-03-25 | 1994-06-17 | Dolphin Integration Sa | Pont diviseur auto-protege. |
-
1994
- 1994-01-27 JP JP6007519A patent/JPH07211510A/ja active Pending
-
1995
- 1995-01-26 US US08/378,273 patent/US5661332A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6936904B2 (en) | 1997-04-10 | 2005-08-30 | Denso Corporation | Photo sensing integrated circuit device and related circuit adjustment |
| JP2008103551A (ja) * | 2006-10-19 | 2008-05-01 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010225759A (ja) * | 2009-03-23 | 2010-10-07 | Toyota Central R&D Labs Inc | 半導体装置 |
| US10229903B2 (en) | 2016-09-14 | 2019-03-12 | Renesas Electronics Corporation | Semiconductor device with a resistance element and an electrostatic protection element |
Also Published As
| Publication number | Publication date |
|---|---|
| US5661332A (en) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236087B1 (en) | SCR cell for electrical overstress protection of electronic circuits | |
| US4044373A (en) | IGFET with gate protection diode and antiparasitic isolation means | |
| EP0032046B1 (en) | Circuitry for protecting a semiconductor device against static electricity | |
| US5432368A (en) | Pad protection diode structure | |
| US3934159A (en) | Semiconductor circuit devices using insulated gate-type field effect elements having protective diodes | |
| JPH10209377A (ja) | 静電気保護回路 | |
| KR0159451B1 (ko) | 반도체장치의 보호회로 | |
| US5675469A (en) | Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit | |
| US4543593A (en) | Semiconductor protective device | |
| US5639680A (en) | Method of making analog multiplexer cell for mixed digital and analog signal inputs | |
| KR100334381B1 (ko) | 유도성부하소자용집적드라이버회로 | |
| EP0136868B1 (en) | Semiconductor device with protective elements | |
| JPH07211510A (ja) | 半導体装置 | |
| USRE35486E (en) | Circuital arrangement for preventing latchup in transistors with insulated collectors | |
| KR100194496B1 (ko) | 반도체 장치 | |
| US4599631A (en) | Semiconductor apparatus having a zener diode integral with a resistor-transistor combination | |
| KR100553015B1 (ko) | 반도체장치 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| EP0202646B1 (en) | Input protection device | |
| US6144066A (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| US5627715A (en) | Circuit construction for protective biasing | |
| US5880501A (en) | Semiconductor integrated circuit and manufacturing method of the same | |
| EP0149065A2 (en) | A protection clamp circuit for use in a monolithic circuit which inhibits current transients | |
| JPS59189665A (ja) | 半導体装置 | |
| EP0607474B1 (en) | Semiconductor integrated circuit with layer for isolating elements in substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010522 |