JPS61172364A - 定電圧回路を形成した半導体装置 - Google Patents
定電圧回路を形成した半導体装置Info
- Publication number
- JPS61172364A JPS61172364A JP21534385A JP21534385A JPS61172364A JP S61172364 A JPS61172364 A JP S61172364A JP 21534385 A JP21534385 A JP 21534385A JP 21534385 A JP21534385 A JP 21534385A JP S61172364 A JPS61172364 A JP S61172364A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- region
- biased
- resistor
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は従来広く用いられているモノリシック集積回路
化バンドギャップ型定電圧回路における電源電圧変動除
去比を改善した集積回路に関する。
化バンドギャップ型定電圧回路における電源電圧変動除
去比を改善した集積回路に関する。
従来、バンドキャップ型定電圧回路は、第１図に示すよ
うに、トランジスタＱｌ ｐ Ｑｚ ｇ抵抗Ｒ，１，Ｒ
宜。
うに、トランジスタＱｌ ｐ Ｑｚ ｇ抵抗Ｒ，１，Ｒ
宜。
Ｒ３によりつくられ抵抗Ｒ３とトランジスタＱ２のコレ
クタとの接続点から得られる正の温度係数をもつ電圧と
負の温度係数をもつトランジスタＱｓのベースーエミ、
り間電圧ＶＢＥ（Ｑｓ）との電圧の和によって互いの温
度係数を打ち消すようにして出力端子に定電圧Ｖｏｕｔ
を得るような回路構成になっている。
クタとの接続点から得られる正の温度係数をもつ電圧と
負の温度係数をもつトランジスタＱｓのベースーエミ、
り間電圧ＶＢＥ（Ｑｓ）との電圧の和によって互いの温
度係数を打ち消すようにして出力端子に定電圧Ｖｏｕｔ
を得るような回路構成になっている。
トランジスタＱｓ ｅ Ｑ４ ｅ Ｑｓ ｅバラフッ回
路Ａは誤差増幅器を構成し、出力定電圧Ｖｏｕｔ ｆｔ
一定な値に維持するように働く。トランジスタＱ６と定
電流源工はトランジスタＱ３の能動負荷Ｑｓに電流を供
給するためにもうけられており、またバ、ファ回路Ａは
トランジスタＱ４のベース電流を吸収し、位相が１８０
度反転する回路構成をとっている。
路Ａは誤差増幅器を構成し、出力定電圧Ｖｏｕｔ ｆｔ
一定な値に維持するように働く。トランジスタＱ６と定
電流源工はトランジスタＱ３の能動負荷Ｑｓに電流を供
給するためにもうけられており、またバ、ファ回路Ａは
トランジスタＱ４のベース電流を吸収し、位相が１８０
度反転する回路構成をとっている。
かかる従来のモノリシック集積回路化した定電圧回路で
は、抵抗Ｒ１，Ｒ，、Ｒ，は第２図に示すようにＰ型半
導体基板１の上に作られ絶縁分離領域４．５で電気的に
独立せしめられた島状Ｎ型領域２にＰ型不純物を拡散し
て形成し、島状Ｎ型領域２をＮ＋領域３で最高電位即ち
、電源電圧にバイアスするような構成が使われている。
は、抵抗Ｒ１，Ｒ，、Ｒ，は第２図に示すようにＰ型半
導体基板１の上に作られ絶縁分離領域４．５で電気的に
独立せしめられた島状Ｎ型領域２にＰ型不純物を拡散し
て形成し、島状Ｎ型領域２をＮ＋領域３で最高電位即ち
、電源電圧にバイアスするような構成が使われている。
このような集積口ｍ３ヒ定電圧回路を例えば電池駆動で
発光ダイオードを数百ｍＡでパルス駆動するような回路
に使うと、電池の内部抵抗や配線のインピーダンスで集
積回路化定電圧回路の電源にはパルス駆動周波数をもつ
リップルが重じょうし、そのり、プル電圧が第２図のｎ
中領域３と抵抗Ｒ３間の接合容量Ｃｊｆｒ通してトラン
ジスタＱｓのベースにはいり、それが増幅されて定電圧
出力Ｖｏｕｔに現われる。入力即ち、電源電圧のリップ
ル電圧の比をとって電源電圧除去比というが、パルス駆
動周波数が高くなればなるほど、接合容量Ｃｊのインピ
ーダンスは低下するので、電源電圧除去比は悪化する。
発光ダイオードを数百ｍＡでパルス駆動するような回路
に使うと、電池の内部抵抗や配線のインピーダンスで集
積回路化定電圧回路の電源にはパルス駆動周波数をもつ
リップルが重じょうし、そのり、プル電圧が第２図のｎ
中領域３と抵抗Ｒ３間の接合容量Ｃｊｆｒ通してトラン
ジスタＱｓのベースにはいり、それが増幅されて定電圧
出力Ｖｏｕｔに現われる。入力即ち、電源電圧のリップ
ル電圧の比をとって電源電圧除去比というが、パルス駆
動周波数が高くなればなるほど、接合容量Ｃｊのインピ
ーダンスは低下するので、電源電圧除去比は悪化する。
このような定電圧回路の出力を直流増幅器のバイアス電
圧として使用すると、直流増幅器の出力には、リップル
電圧が現われて、信号対雑音比を著しく劣化させる。
圧として使用すると、直流増幅器の出力には、リップル
電圧が現われて、信号対雑音比を著しく劣化させる。
本発明の目的はこのような欠点をなくした集積回路化定
電圧回路を提供するものである。
電圧回路を提供するものである。
本発明によれば、カレントミラー構成の電流出力側トラ
ンジスタと抵抗を備え正温度係数を有する抵抗の両端電
圧と負の温度係数を有するトランジスタのベース−エミ
ッタ間電圧の和が出力電圧となるモノリシ、り集積回路
化バンドギャップ型定電圧回路において、前記カレント
ミラー構成から電流を受ける抵抗を形成した島状領域を
前記定電圧回路の出力電圧でバイアスすることｆ：￥ｆ
徴とした集積回路装置２得る。
ンジスタと抵抗を備え正温度係数を有する抵抗の両端電
圧と負の温度係数を有するトランジスタのベース−エミ
ッタ間電圧の和が出力電圧となるモノリシ、り集積回路
化バンドギャップ型定電圧回路において、前記カレント
ミラー構成から電流を受ける抵抗を形成した島状領域を
前記定電圧回路の出力電圧でバイアスすることｆ：￥ｆ
徴とした集積回路装置２得る。
本発明によれは、抵抗を形成した島状領域は安定化ちれ
た定電圧でバイアスされているので、安定化されていな
い電源電圧が抵抗に重畳することはなく、出力電圧の電
源電圧除去比は改善される。
た定電圧でバイアスされているので、安定化されていな
い電源電圧が抵抗に重畳することはなく、出力電圧の電
源電圧除去比は改善される。
次に図面を参照して本発明をより詳細に説明する。
本発明の一実施例によれば、第３図に示すように、抵抗
ＲｈＲ，，Ｒ３をＰ型半導体基板１上に形成され絶縁分
離領域４，５で電気的に孤立せしめた島状Ｎ型領域２に
形成し、この島状Ｎｆｉ領域２を定電圧回路の出力電圧
Ｖｏｕ ｔでバイアスしている。
ＲｈＲ，，Ｒ３をＰ型半導体基板１上に形成され絶縁分
離領域４，５で電気的に孤立せしめた島状Ｎ型領域２に
形成し、この島状Ｎｆｉ領域２を定電圧回路の出力電圧
Ｖｏｕ ｔでバイアスしている。
このバイアスは表面酸化Ｎ４７に開孔を設けて配線６で
行なわれ、Ｎ＋高濃度領域３から与えられる。
行なわれ、Ｎ＋高濃度領域３から与えられる。
このようにすれば、電源Ｖｃｃに重じょうしていている
リップル電圧はトランジスタＱｊのベースにはいること
がないので、高い電源電圧変動除去比が得られる。抵抗
几１の出力電圧Ｖｏｕｔ＊ｊ）出し側とは反対側の端子
はトランジスタＱ３のベースに接続されているので、そ
の端子電圧はＶｏｕｔより高くならず、抵抗Ｒ３を形成
するＰ領域は常に逆バイアスされる。同様に抵抗Ｒ１１
，Ｒ，を形成するＰ属領域も常に逆バイアスされること
になる。
リップル電圧はトランジスタＱｊのベースにはいること
がないので、高い電源電圧変動除去比が得られる。抵抗
几１の出力電圧Ｖｏｕｔ＊ｊ）出し側とは反対側の端子
はトランジスタＱ３のベースに接続されているので、そ
の端子電圧はＶｏｕｔより高くならず、抵抗Ｒ３を形成
するＰ領域は常に逆バイアスされる。同様に抵抗Ｒ１１
，Ｒ，を形成するＰ属領域も常に逆バイアスされること
になる。
このような集積回路構造にすることによって、電源にり
、プル電圧が重じょうしても、定電圧回路の出力には、
リップル電圧が現われないので、高利得増幅器やその他
さまざまの電子回路の基準電圧として幅広い応用が可能
となる。
、プル電圧が重じょうしても、定電圧回路の出力には、
リップル電圧が現われないので、高利得増幅器やその他
さまざまの電子回路の基準電圧として幅広い応用が可能
となる。
ここで、出力電圧Ｖｏｕｔ以上の電圧のかかる抵抗は電
源電圧Ｖｃｃでバイアスするが、出力電圧Ｖｏｕｔ以上
の電圧のかかる抵抗はバンドギャップレキュレータでは
出力電圧決定に寄与しないのでリップルに影響がない。
源電圧Ｖｃｃでバイアスするが、出力電圧Ｖｏｕｔ以上
の電圧のかかる抵抗はバンドギャップレキュレータでは
出力電圧決定に寄与しないのでリップルに影響がない。
結局、信号対雑音比の優れた集積回路を実現できる。
第１図は定電圧回路を示す回路図である。
Ｑｔ−、Ｑ雪、Ｑｓ・・・・・・ＮＰＮ ） ９ンジス
タ、■・・・・・・定電流源、Ｑａ 、 Ｑｉ 、 Ｑ
ｓ・・・・・・ＰＮ Ｐ ）ランジスタ、人・・・・・
・バッファ回路、Ｒ，、Ｒ，、Ｒ＋、・・・・・−抵抗
、Ｖｃｃ・・・−・・電源電圧、Ｃ・・・・・・位相補
償用コンデンサ、Ｖｏｕｔ・・・・・・定電圧回路の出
力電圧。 第２図は、従来の定電圧回路の集積回路装置の１部を示
す断面図、第３図は本発明の一実施例による定電圧回路
の集積回路装置の１部を示す断面図である。 １・・・・−Ｐを半導体基板、２・・・・−・島状Ｎ属
領域、３・・・・−・Ｎ＋領領域４，５・・・・−Ｐ＋
絶縁領域、６・・・・・・配線、７−−−−−−酸化膜
、Ｒ１，Ｒ意、Ｒ３・・・・・・抵抗を形成するＰ属領
域。 茅１回 半２図 ６、補正の対象 手続補正書（方式） １、事件の表示 昭和６０年 特許 願第２１５３
４３号２、発明の名称 定電圧回路を形成した半導
体装置３、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 ２ 補正の内容
タ、■・・・・・・定電流源、Ｑａ 、 Ｑｉ 、 Ｑ
ｓ・・・・・・ＰＮ Ｐ ）ランジスタ、人・・・・・
・バッファ回路、Ｒ，、Ｒ，、Ｒ＋、・・・・・−抵抗
、Ｖｃｃ・・・−・・電源電圧、Ｃ・・・・・・位相補
償用コンデンサ、Ｖｏｕｔ・・・・・・定電圧回路の出
力電圧。 第２図は、従来の定電圧回路の集積回路装置の１部を示
す断面図、第３図は本発明の一実施例による定電圧回路
の集積回路装置の１部を示す断面図である。 １・・・・−Ｐを半導体基板、２・・・・−・島状Ｎ属
領域、３・・・・−・Ｎ＋領領域４，５・・・・−Ｐ＋
絶縁領域、６・・・・・・配線、７−−−−−−酸化膜
、Ｒ１，Ｒ意、Ｒ３・・・・・・抵抗を形成するＰ属領
域。 茅１回 半２図 ６、補正の対象 手続補正書（方式） １、事件の表示 昭和６０年 特許 願第２１５３
４３号２、発明の名称 定電圧回路を形成した半導
体装置３、補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 ４、代理人 ２ 補正の内容
Claims (1)
- 定電圧回路を構成する抵抗として作用する一導電型領
域を他の導電型の半導体領域内に形成し、前記他の導電
型の半導体領域を前記定電圧回路の出力定電圧でバイア
スすることを特徴とする定電圧回路を形成した半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21534385A JPS61172364A (ja) | 1985-09-27 | 1985-09-27 | 定電圧回路を形成した半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21534385A JPS61172364A (ja) | 1985-09-27 | 1985-09-27 | 定電圧回路を形成した半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61172364A true JPS61172364A (ja) | 1986-08-04 |
| JPH035065B2 JPH035065B2 (ja) | 1991-01-24 |
Family
ID=16670730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21534385A Granted JPS61172364A (ja) | 1985-09-27 | 1985-09-27 | 定電圧回路を形成した半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61172364A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2678081A1 (fr) * | 1991-06-19 | 1992-12-24 | Samsung Electronics Co Ltd | Circuit de production de tension de reference. |
| US5661332A (en) * | 1994-01-27 | 1997-08-26 | Nippondenso Co., Ltd. | Semiconductor diffused resistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146957A (en) * | 1979-03-19 | 1980-11-15 | Trw Inc | Semiconductor resistor and method of fabricating same |
-
1985
- 1985-09-27 JP JP21534385A patent/JPS61172364A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146957A (en) * | 1979-03-19 | 1980-11-15 | Trw Inc | Semiconductor resistor and method of fabricating same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2678081A1 (fr) * | 1991-06-19 | 1992-12-24 | Samsung Electronics Co Ltd | Circuit de production de tension de reference. |
| US5661332A (en) * | 1994-01-27 | 1997-08-26 | Nippondenso Co., Ltd. | Semiconductor diffused resistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH035065B2 (ja) | 1991-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0429198B1 (en) | Bandgap reference voltage circuit | |
| US4059808A (en) | Differential amplifier | |
| JPH09229778A (ja) | Ｉｃ化温度センサ | |
| JPS6148168B2 (ja) | ||
| JPS6211529B2 (ja) | ||
| JP3788616B2 (ja) | 電圧検出回路 | |
| TWI718804B (zh) | 帶隙參考電路及具有其之電子電路裝置 | |
| US5132640A (en) | Differential current amplifier circuit | |
| JPS61172364A (ja) | 定電圧回路を形成した半導体装置 | |
| KR900001169B1 (ko) | 전류 미러회로 | |
| US5920184A (en) | Low ripple voltage reference circuit | |
| JPS62191907A (ja) | 半導体回路 | |
| US5682120A (en) | Differential amplifier circuit using lateral-type bipolar transistors with back gates | |
| JP3061205B2 (ja) | アクテイブフイルタ回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| JPS5851426B2 (ja) | 半導体集積回路装置 | |
| JP2571102Y2 (ja) | 半導体集積回路 | |
| JPH0421365B2 (ja) | ||
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0438529Y2 (ja) | ||
| JPS6211526B2 (ja) | ||
| EP0091996B1 (en) | An electric circuit for detecting the maximum value of a plurality of input currents and a signal processing circuit employing it. | |
| JPH0124646Y2 (ja) | ||
| JPH0563810B2 (ja) |