JPS6211529B2 - - Google Patents
Info
- Publication number
- JPS6211529B2 JPS6211529B2 JP53129409A JP12940978A JPS6211529B2 JP S6211529 B2 JPS6211529 B2 JP S6211529B2 JP 53129409 A JP53129409 A JP 53129409A JP 12940978 A JP12940978 A JP 12940978A JP S6211529 B2 JPS6211529 B2 JP S6211529B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- emitter
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 239000002184 metal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0772—Vertical bipolar transistor in combination with resistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
この発明は増幅回路装置に関する。
従来では、第２図に示すように、並列に電流を
通すように配列された２個のトランジスタT1と
T2を有し、一方のトランジスタT2に加えられる
ベース−エミツタ電圧が他方のトランジスタT1
に加えられるベース−エミツタ電圧から得られ、
前記一方のトランジスタT2に加えられるベース
−エミツタ電圧を他方のトランジスタT1を通る
電流の大きさに比例する分だけ減少させる抵抗４
が備えられた回路が知られている（たとえば、特
開昭52−116235号を参照）。
通すように配列された２個のトランジスタT1と
T2を有し、一方のトランジスタT2に加えられる
ベース−エミツタ電圧が他方のトランジスタT1
に加えられるベース−エミツタ電圧から得られ、
前記一方のトランジスタT2に加えられるベース
−エミツタ電圧を他方のトランジスタT1を通る
電流の大きさに比例する分だけ減少させる抵抗４
が備えられた回路が知られている（たとえば、特
開昭52−116235号を参照）。
この抵抗４は、他方のトランジスタT1に加え
られるベース−エミツタ電圧から、そのトランジ
スタT1を通る電流に比例する分を差し引く働き
をするように、その抵抗器４の両端の電圧降下が
他方のトランジスタT1のベース−エミツタ電圧
から差し引かれるように接続される。
られるベース−エミツタ電圧から、そのトランジ
スタT1を通る電流に比例する分を差し引く働き
をするように、その抵抗器４の両端の電圧降下が
他方のトランジスタT1のベース−エミツタ電圧
から差し引かれるように接続される。
小電流では抵抗器による電圧降下の４は影響が
少ないので、トランジスタT1を通る電流が増大
するとトランジスタT2を通る出力電流も増す。
トランジスタT1を通る電流が増大するにつれ
て、抵抗器４の影響はその両端の電圧降下がトラ
ンジスタ内部エミツタ抵抗の両端の電圧降下に等
しくなるまで増大するであろう。この等しくなる
点で、トランジスタT1のベース−エミツタ電圧
のいかなる増大も抵抗器４の両端の電圧降下によ
つて相殺され、トランジスタT2は定出力電流を
生じる事実上一定なベース−エミツタ電圧を受け
るであろう。
少ないので、トランジスタT1を通る電流が増大
するとトランジスタT2を通る出力電流も増す。
トランジスタT1を通る電流が増大するにつれ
て、抵抗器４の影響はその両端の電圧降下がトラ
ンジスタ内部エミツタ抵抗の両端の電圧降下に等
しくなるまで増大するであろう。この等しくなる
点で、トランジスタT1のベース−エミツタ電圧
のいかなる増大も抵抗器４の両端の電圧降下によ
つて相殺され、トランジスタT2は定出力電流を
生じる事実上一定なベース−エミツタ電圧を受け
るであろう。
トランジスタT1を通る電流がさらに大きくな
ると、抵抗器４の両端の電圧降下は目立つように
なり、トランジスタT2を通る出力電流はT1を通
る入力電流の増大につれて減少するであろう。
ると、抵抗器４の両端の電圧降下は目立つように
なり、トランジスタT2を通る出力電流はT1を通
る入力電流の増大につれて減少するであろう。
T2を通る出力電流をｉput、トランジスタT1と
T2のサイズの比をＮとすれば、 出力電流は下記の式により与えられる。
T2のサイズの比をＮとすれば、 出力電流は下記の式により与えられる。
ｉput＝Niio exp（−ｉioＲ／Ｖp
ただしｉioはT1を通る入力電流、Ｒは抵抗器４
の抵抗値、そしてＶp＝kt／ｑであり、 ｋはボルツマンの定数、ｔは絶対温度、そして
ｑはエレクトロンの電荷である。
の抵抗値、そしてＶp＝kt／ｑであり、 ｋはボルツマンの定数、ｔは絶対温度、そして
ｑはエレクトロンの電荷である。
定出力電流となる条件はＲ＝Ｖp／ｉioのとき
に生じ、これらの条件の下では出力電流は ｉput＝ｉioＮ／ｅとなり、ただしｅは自然対数の
基数であり、出力電流と入力電流が等しい場合は
Ｎ＝ｅとなる。
に生じ、これらの条件の下では出力電流は ｉput＝ｉioＮ／ｅとなり、ただしｅは自然対数の
基数であり、出力電流と入力電流が等しい場合は
Ｎ＝ｅとなる。
上記の条件の下では、装置の出力電流の温度係
数は正であり、絶対温度に反比例する。この係数
はトランジスタの内部エミツタ抵抗による係数と
相等しくかつ符号が反対であり、従つて増幅器は
この理由から温度係数ゼロの利得を持つように作
られる。
数は正であり、絶対温度に反比例する。この係数
はトランジスタの内部エミツタ抵抗による係数と
相等しくかつ符号が反対であり、従つて増幅器は
この理由から温度係数ゼロの利得を持つように作
られる。
抵抗器Ｒの値は、一つの入力電流ｉpおよび一
つの温度ｔpに対してのみ選ぶことができる。
つの温度ｔpに対してのみ選ぶことができる。
他の電流ではｉput＝ｉio Ｎ exp（ｉio／ｉ
p）また他の温度ではｉput＝ｉio Ｎ exp（−ｔ
p／ｔ）である。
p）また他の温度ではｉput＝ｉio Ｎ exp（−ｔ
p／ｔ）である。
本発明の増幅回路装置では、上述の回路装置を
他方のトランジスタT1を通る電流がさらに増大
すると、差し引かれる分が顕著により、一方のト
ランジスタT2を通る電流が減少されるようにな
る動作モードを利用し、１個のトランジスタを有
するトランジスタ増幅器において、前記トランジ
スタのベース−エミツタ接続部の自動バイアスを
与えるために、前記一つのトランジスタのコレク
タ−エミツタ電流通路がもう一つのコレクタと直
列に接続され、かつ前記他のトランジスタのコレ
クタが前記トランジスタ用のバイアス電流を与え
るように配列している。
他方のトランジスタT1を通る電流がさらに増大
すると、差し引かれる分が顕著により、一方のト
ランジスタT2を通る電流が減少されるようにな
る動作モードを利用し、１個のトランジスタを有
するトランジスタ増幅器において、前記トランジ
スタのベース−エミツタ接続部の自動バイアスを
与えるために、前記一つのトランジスタのコレク
タ−エミツタ電流通路がもう一つのコレクタと直
列に接続され、かつ前記他のトランジスタのコレ
クタが前記トランジスタ用のバイアス電流を与え
るように配列している。
この回路では、前記他のトランジスタのコレク
タは、前記トランジスタのベースに対する信号帰
還を実質的に減少させるため、前記トランジスタ
で処理される信号の周波数に対し減結合されるこ
とが望ましい。
タは、前記トランジスタのベースに対する信号帰
還を実質的に減少させるため、前記トランジスタ
で処理される信号の周波数に対し減結合されるこ
とが望ましい。
第１図において、トランジスタ増幅器を帰還バ
イアスするために減少する出力電流領域で動作す
るように第１図の回路装置が備えられる。増幅器
には、供給レール１に接続されるエミツタ１３を
持つトランジスタT5がある。トランジスタT5の
ベースは、動作の際、端子１５から直流非接地コ
ンデンサ１６を介して入力信号を供給される。増
幅器はコレクタ負荷抵抗器１７を有し、出力信号
はT5のコレクタに接続される端子１８から取ら
れる。
イアスするために減少する出力電流領域で動作す
るように第１図の回路装置が備えられる。増幅器
には、供給レール１に接続されるエミツタ１３を
持つトランジスタT5がある。トランジスタT5の
ベースは、動作の際、端子１５から直流非接地コ
ンデンサ１６を介して入力信号を供給される。増
幅器はコレクタ負荷抵抗器１７を有し、出力信号
はT5のコレクタに接続される端子１８から取ら
れる。
トランジスタT1はトランジスタT5と直列に電
流を通すように接続され、T1のエミツタは供給
レール６に接続される一方、コレクタ抵抗器４は
抵抗器１７に接続し、抵抗器４とT1のベース５
との接続は抵抗器４と抵抗器１７の接続点から取
られる。T2のコレクタは信号減結合サンドイツ
チ抵抗器１９を介してT5のベース１４に接続さ
れる一方、T2のエミツタはレール６に接続され
る。減結合コンデンサ２０は、追加の信号帰還保
護を与えるため、T2のコレクタと回路地気との
間に接続される。トランジスタT1およびT2はT5
と正反対の型であり、サイズの比は１対１であ
る。
流を通すように接続され、T1のエミツタは供給
レール６に接続される一方、コレクタ抵抗器４は
抵抗器１７に接続し、抵抗器４とT1のベース５
との接続は抵抗器４と抵抗器１７の接続点から取
られる。T2のコレクタは信号減結合サンドイツ
チ抵抗器１９を介してT5のベース１４に接続さ
れる一方、T2のエミツタはレール６に接続され
る。減結合コンデンサ２０は、追加の信号帰還保
護を与えるため、T2のコレクタと回路地気との
間に接続される。トランジスタT1およびT2はT5
と正反対の型であり、サイズの比は１対１であ
る。
トランジスタT5のコレクタ電流ｉcは下記の式
で与えられる ｉc＝Ｖp／Ｒ・Ｉp（NB） ただしＢは直流利得、すなわちトランジスタ
T5のｈFeである。バイアス回路の動作は、トラ
ンジスタT5のＢの値の変化が当該トランジスタ
のコレクタ電流に及ぼす影響を減少させることで
ある。代表的な例では、Ｂによるｉcの変化は、
Ｂ＝40で0.82ｍＡからＢ＝200で1.18ｍＡに及
ぶ。
で与えられる ｉc＝Ｖp／Ｒ・Ｉp（NB） ただしＢは直流利得、すなわちトランジスタ
T5のｈFeである。バイアス回路の動作は、トラ
ンジスタT5のＢの値の変化が当該トランジスタ
のコレクタ電流に及ぼす影響を減少させることで
ある。代表的な例では、Ｂによるｉcの変化は、
Ｂ＝40で0.82ｍＡからＢ＝200で1.18ｍＡに及
ぶ。
本発明の回路装置はモノリシツク集積回路とし
て組み立てるのに好適であり、その第１図に示す
回路のレイアウト例が第３図に示される。
て組み立てるのに好適であり、その第１図に示す
回路のレイアウト例が第３図に示される。
第３図の半導体基板２１にはアイソレーシヨン
区域２２と２３があり、区域２２はこの図でＲに
よつて表わされるトランジスタT1と抵抗器４の
組立て用に供され、一方、区域２３はトランジス
タT2の組立て用に供される。
区域２２と２３があり、区域２２はこの図でＲに
よつて表わされるトランジスタT1と抵抗器４の
組立て用に供され、一方、区域２３はトランジス
タT2の組立て用に供される。
区域２２にはT1用のベース拡散領域２４が作
られ、この領域２４にはその延長として作られる
抵抗器Ｒの一つの電極をも構成する金属化ベース
接点２５と、第２の金属化接点２６とがある。ま
たトランジスタT1には、金属接点区域２８を備
えたコレクタ区域２７がある。T1のコレクタ接
点２８は、破線２９によつて示される金属接続部
によつて抵抗器Ｒの第２接点２６に接続される。
られ、この領域２４にはその延長として作られる
抵抗器Ｒの一つの電極をも構成する金属化ベース
接点２５と、第２の金属化接点２６とがある。ま
たトランジスタT1には、金属接点区域２８を備
えたコレクタ区域２７がある。T1のコレクタ接
点２８は、破線２９によつて示される金属接続部
によつて抵抗器Ｒの第２接点２６に接続される。
アイソレーシヨン領域２３の内部に備えられる
トランジスタT2には、出力電流を取り出される
金属接点３１を備えたコレクタ領域３０がある。
区域２３の中のトランジスタT2は拡散ベース領
域３２を備える。T2は多重エミツタ・トランジ
スタと考えられ、本例ではおのおの破線の金属接
続部３５により接続される３個のエミツタ拡散領
域を有する。エミツタ領域３４の各対の間には、
破線３７で示される金属接続部によつて接続され
るベース接点３６が備えられる。トランジスタ
T2のベースは、破線３８で示される金属接続部
によつてT1のコレクタ領域２７にも接続され
る。最後に、トランジスタT1は、破線４１で示
される金属接続部によつてT2のエミツタ接点３
４に接続される金属接点４０を備えたエミツタ拡
散領域３９を有するが、同時に両トランジスタの
エミツタは回路地気にも接続される。
トランジスタT2には、出力電流を取り出される
金属接点３１を備えたコレクタ領域３０がある。
区域２３の中のトランジスタT2は拡散ベース領
域３２を備える。T2は多重エミツタ・トランジ
スタと考えられ、本例ではおのおの破線の金属接
続部３５により接続される３個のエミツタ拡散領
域を有する。エミツタ領域３４の各対の間には、
破線３７で示される金属接続部によつて接続され
るベース接点３６が備えられる。トランジスタ
T2のベースは、破線３８で示される金属接続部
によつてT1のコレクタ領域２７にも接続され
る。最後に、トランジスタT1は、破線４１で示
される金属接続部によつてT2のエミツタ接点３
４に接続される金属接点４０を備えたエミツタ拡
散領域３９を有するが、同時に両トランジスタの
エミツタは回路地気にも接続される。
本発明の装置はNPNまたはPNPいずれのトラ
ンジスタにも使用されるが、付図について説明し
たものは実施例であり、他の実施例および応用例
が本発明の範囲内で考えられ、作られることを理
解しなければならない。
ンジスタにも使用されるが、付図について説明し
たものは実施例であり、他の実施例および応用例
が本発明の範囲内で考えられ、作られることを理
解しなければならない。
第１図は本発明による増幅回路装置の一実施例
を示す回路図、第２図は本発明に用いられる従来
の回路図、第３図は第１図の装置の集積回路レイ
アウトの概略を示す説明図である。 構成品のリスト、T1，T2，T5……トランジス
タ；２……コレクタ；３，５，１４……ベース；
４，１７，１９……抵抗器；１，６……レール；
１３……エミツタ；１５，１８……端子；１６，
２０……コンデンサ；２１……基板；２２，２３
……区域；２４，３２……ベース拡散領域；２
５，２６，２８，３１，３６，４０……接点；２
７，３０……コレクタ区域；２９……破線；３
４，３９……エミツタ区域；３５……金属接続
部。
を示す回路図、第２図は本発明に用いられる従来
の回路図、第３図は第１図の装置の集積回路レイ
アウトの概略を示す説明図である。 構成品のリスト、T1，T2，T5……トランジス
タ；２……コレクタ；３，５，１４……ベース；
４，１７，１９……抵抗器；１，６……レール；
１３……エミツタ；１５，１８……端子；１６，
２０……コンデンサ；２１……基板；２２，２３
……区域；２４，３２……ベース拡散領域；２
５，２６，２８，３１，３６，４０……接点；２
７，３０……コレクタ区域；２９……破線；３
４，３９……エミツタ区域；３５……金属接続
部。
Claims (1)
- 【特許請求の範囲】 １ おのおのベース−エミツタおよびコレクタを
有し、相互に並列に電流が流れるように接続され
た第一のトランジスタおよび第二のトランジスタ
と、 該第一のトランジスタに与えられるベース−エ
ミツタ電圧が前記第二のトランジスタに与えられ
るベース−エミツタ電圧に基づいて引き出される
ように前記第一のトランジスタと前記第二のトラ
ンジスタとを相互に接続する相互接続手段と、 前記第二のトランジスタのベースとコレクタの
間に接続され、前記第一のトランジスタに与えら
れる前記ベース−エミツタ電圧を前記第二のトラ
ンジスタを流れる電流の大きさに比例する成分だ
け減少させるためのバイアス減少手段と、 増幅されるべき周波数信号を入力するベース−
エミツタおよび増幅信号を出力するコレクタを有
する増幅トランジスタであつて、該増幅トランジ
スタのコレクタは前記第二のトランジスタに直列
に電流が流れるように該第二のトランジスタに接
続され、しかも前記第一のトランジスタのコレク
タを該増幅トランジスタにベースバイアス電流を
与えるように該増幅トランジスタのベースに接続
した前記増幅トランジスタと、 を備えたことを特徴とする増幅回路装置。 ２ 特許請求の範囲第１項記載の増幅回路装置に
おいて、前記バイアス減少手段は、抵抗器を有
し、該抵抗器は、該抵抗器の両端の電圧降下を前
記第二のトランジスタのベース−エミツタ電圧か
ら差し引いて前記第一のトランジスタに供給され
るベース−エミツタ電圧を得るように接続された
ことを特徴とする増幅回路装置。 ３ 特許請求の範囲第１項または第２項に記載の
増幅回路装置において、該増幅回路装置はモノリ
シツク集積回路として構成されていることを特徴
とする増幅回路装置。 ４ 特許請求の範囲第１項から第３項までのいず
れか１項に記載の増幅回路装置において、前記第
一のトランジスタのコレクタと該増幅トランジス
タのベースとの間に接続され、該第一のトランジ
スタのコレクタを該増幅トランジスタで増幅され
る周波数信号に対して減結合させ、該増幅トラン
ジスタのベースへの信号帰還を実質的に減少させ
るようにした減結合手段を有することを特徴とす
る増幅回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB4386677 | 1977-10-21 | ||
| GB7840526A GB2007055B (en) | 1977-10-21 | 1978-10-13 | Circuit arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5499548A JPS5499548A (en) | 1979-08-06 |
| JPS6211529B2 true JPS6211529B2 (ja) | 1987-03-13 |
Family
ID=26265254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12940978A Granted JPS5499548A (en) | 1977-10-21 | 1978-10-20 | Circuit device |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4283641A (ja) |
| JP (1) | JPS5499548A (ja) |
| DE (1) | DE2845761A1 (ja) |
| FR (1) | FR2406849A1 (ja) |
| GB (1) | GB2007055B (ja) |
| NL (1) | NL7810556A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3049187A1 (de) * | 1980-01-08 | 1981-09-10 | Honeywell Inc., Minneapolis, Minn. | Verstaerker |
| JPS57106871A (en) * | 1980-12-24 | 1982-07-02 | Hitachi Ltd | Current detecting circuit |
| JPS58172721A (ja) * | 1982-04-05 | 1983-10-11 | Toshiba Corp | トランジスタ回路 |
| US4547881A (en) * | 1983-11-09 | 1985-10-15 | Advanced Micro Devices, Inc. | ECL Logic circuit with a circuit for dynamically switchable low drop current source |
| GB2186452B (en) * | 1986-02-07 | 1989-12-06 | Plessey Co Plc | A bias current circuit,and cascade and ring circuits incorporating same |
| US4736126A (en) * | 1986-12-24 | 1988-04-05 | Motorola Inc. | Trimmable current source |
| US5245222A (en) * | 1992-02-28 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for buffering electrical signals |
| EP0632357A1 (en) * | 1993-06-30 | 1995-01-04 | STMicroelectronics S.r.l. | Voltage reference circuit with programmable temperature coefficient |
| US5627461A (en) * | 1993-12-08 | 1997-05-06 | Nec Corporation | Reference current circuit capable of preventing occurrence of a difference collector current which is caused by early voltage effect |
| GB2317719B (en) * | 1993-12-08 | 1998-06-10 | Nec Corp | Reference current circuit and reference voltage circuit |
| DE19732437C1 (de) * | 1997-07-28 | 1998-12-24 | Siemens Ag | Transistor-Verstärkerstufe |
| CA2361201A1 (en) * | 1999-01-28 | 2000-08-03 | Medical College Of Georgia Research Institute, Inc. | Composition and method for in vivo and in vitro attenuation of gene expression using double stranded rna |
| US6313705B1 (en) | 1999-12-20 | 2001-11-06 | Rf Micro Devices, Inc. | Bias network for high efficiency RF linear power amplifier |
| JP4726735B2 (ja) * | 2006-08-11 | 2011-07-20 | マスプロ電工株式会社 | アンテナ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3659121A (en) * | 1970-11-16 | 1972-04-25 | Motorola Inc | Constant current source |
| JPS4854460A (ja) * | 1971-11-11 | 1973-07-31 | ||
| US3721893A (en) * | 1972-05-30 | 1973-03-20 | Motorola Inc | Stable current reference circuit with beta compensation |
| JPS5312350B2 (ja) * | 1972-06-05 | 1978-04-28 | ||
| NL7214136A (ja) * | 1972-10-19 | 1974-04-23 | ||
| JPS5132257A (ja) * | 1974-09-13 | 1976-03-18 | Hitachi Ltd | |
| JPS52114946A (en) * | 1976-03-24 | 1977-09-27 | Hitachi Ltd | Constant-voltage circuit |
-
1978
- 1978-10-13 GB GB7840526A patent/GB2007055B/en not_active Expired
- 1978-10-20 DE DE19782845761 patent/DE2845761A1/de not_active Ceased
- 1978-10-20 US US05/953,206 patent/US4283641A/en not_active Expired - Lifetime
- 1978-10-20 JP JP12940978A patent/JPS5499548A/ja active Granted
- 1978-10-20 FR FR7829950A patent/FR2406849A1/fr active Granted
- 1978-10-23 NL NL7810556A patent/NL7810556A/xx not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| DE2845761A1 (de) | 1979-04-26 |
| FR2406849A1 (fr) | 1979-05-18 |
| FR2406849B1 (ja) | 1982-11-12 |
| JPS5499548A (en) | 1979-08-06 |
| GB2007055A (en) | 1979-05-10 |
| NL7810556A (nl) | 1979-04-24 |
| US4283641A (en) | 1981-08-11 |
| GB2007055B (en) | 1982-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6211529B2 (ja) | ||
| US4059808A (en) | Differential amplifier | |
| US3843933A (en) | Current amplifier | |
| US4042886A (en) | High input impedance amplifier circuit having temperature stable quiescent operating levels | |
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US4078207A (en) | Push-pull transistor amplifier with driver circuitry providing over-current protection | |
| JPS5836014A (ja) | 電子インピ−ダンス装置 | |
| US3502997A (en) | Integrated semiconductor cascode amplifier | |
| US4081758A (en) | Low distortion signal amplifier arrangement | |
| US4092613A (en) | Transistorized class ab power amplifier and its bias circuit | |
| US4034306A (en) | D.C. amplifier for use with low supply voltage | |
| US4267521A (en) | Compound transistor circuitry | |
| USRE30572E (en) | Low distortion signal amplifier arrangement | |
| US4137506A (en) | Compound transistor circuitry | |
| US4476443A (en) | Transistor circuit | |
| USRE30297E (en) | Current amplifier | |
| JPH0851324A (ja) | バッファアンプ | |
| US3990017A (en) | Current amplifier | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JPH0326670Y2 (ja) | ||
| JP3294355B2 (ja) | 電流源回路 | |
| JPH06268454A (ja) | 演算増幅器出力回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 |