JPS58172721A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS58172721A JPS58172721A JP57055303A JP5530382A JPS58172721A JP S58172721 A JPS58172721 A JP S58172721A JP 57055303 A JP57055303 A JP 57055303A JP 5530382 A JP5530382 A JP 5530382A JP S58172721 A JPS58172721 A JP S58172721A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/227—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the supply voltage
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はトランジスタ回路に関し、特に低電圧範囲でも
動作可能で、かつ電源依存性の小さい特性を有する定電
流源回路、さらにはその定電流特性を利用した定電圧源
回路を提供するトランジスタ回路に関するものである。
動作可能で、かつ電源依存性の小さい特性を有する定電
流源回路、さらにはその定電流特性を利用した定電圧源
回路を提供するトランジスタ回路に関するものである。
〔発明の技術的背景とその問題点）
近年、携帯用音響機器やカメラ等が小型化されるに伴い
、低電圧範囲においても電源電圧や温度等に影譬されな
い優れた特性を有する定電流源回路及び定電圧源回路の
要求が強くなっている。
、低電圧範囲においても電源電圧や温度等に影譬されな
い優れた特性を有する定電流源回路及び定電圧源回路の
要求が強くなっている。
従来より、各種の定電流源回路あるいは定電圧源回路が
提案されているが、本発明社、これら従来回路をさらに
改喪し、この要求に答えようというものである。
提案されているが、本発明社、これら従来回路をさらに
改喪し、この要求に答えようというものである。
まず、従来の回路について説明する。
第１図囚は、カレン）＜ラー回路を利用し九定電流源回
路である。すなわち、２つのＮＰＮｆｆｌ トランジス
タ（１）ｉ２）のエミッタ、ベースは各々共通接続され
、その共通エミ、りは第１の電源端子０に接続されてい
る。またトランジスタ（１）のコレクタとベースは接続
され、抵抗（３）を介して第２の電源端子（ＶＣＣ）に
接続されている。
路である。すなわち、２つのＮＰＮｆｆｌ トランジス
タ（１）ｉ２）のエミッタ、ベースは各々共通接続され
、その共通エミ、りは第１の電源端子０に接続されてい
る。またトランジスタ（１）のコレクタとベースは接続
され、抵抗（３）を介して第２の電源端子（ＶＣＣ）に
接続されている。
かかる構成においては、トランジスタ（１）および（２
）のベース・エミッタ間電圧ＶＢｉｉが互いに等しいた
め、両トランジスタの幾可学的な寸法を等しくすれば両
トランジスタのコレクタ電流は等しくなり、従って出力
電流Ｉ。ｕｔは で示されるというものである。ここで、Ｒは抵抗（３）
の抵抗値、ｖｃｃは端子（ＶＣＣ）の電圧である。
）のベース・エミッタ間電圧ＶＢｉｉが互いに等しいた
め、両トランジスタの幾可学的な寸法を等しくすれば両
トランジスタのコレクタ電流は等しくなり、従って出力
電流Ｉ。ｕｔは で示されるというものである。ここで、Ｒは抵抗（３）
の抵抗値、ｖｃｃは端子（ＶＣＣ）の電圧である。
しかし、（１）式からも明らかなように出力電流Ｉ。ｕ
ｔは電源電圧ＶＣＣＫ依存する丸め、その特性は同図（
ロ）のようになってしまい好ましくない。
ｔは電源電圧ＶＣＣＫ依存する丸め、その特性は同図（
ロ）のようになってしまい好ましくない。
第２図に示すのは、この電源依存性を改良し友従来の回
路例を示すものである。
路例を示すものである。
すなわち、同図囚、および（ハ）に示される回路を構成
するトランジスタＱａ、（至）、Ｑ３および（至）、＠
の幾可学的な寸法を等しくすると各々の回路に示され圧
抵抗Ｃ１４および−にはトランジスタのベース・工′マ
ッタ間電圧ＶＢ＋１に等しい電圧が生ずる。従って１、
トランジスタシ擾および（２）のベース接地電流増幅率
αが各々１であるとすると、各の出力電流ｌ０ｕｔは で示される。ここでＲは抵抗（至）、＠の抵抗値を示す
。
するトランジスタＱａ、（至）、Ｑ３および（至）、＠
の幾可学的な寸法を等しくすると各々の回路に示され圧
抵抗Ｃ１４および−にはトランジスタのベース・工′マ
ッタ間電圧ＶＢ＋１に等しい電圧が生ずる。従って１、
トランジスタシ擾および（２）のベース接地電流増幅率
αが各々１であるとすると、各の出力電流ｌ０ｕｔは で示される。ここでＲは抵抗（至）、＠の抵抗値を示す
。
上記（２）式が示す様に、かかる構成の電流源回路にお
いては、出力電流■。ｕｔ は電源電圧ＶＣＣへの依
存性はない。しかし、かかる構成の回路においてはトラ
ンジスター刀あるいはトランジスタ＠のベース電位がト
ランジスタのベース・エミッタ間電圧ＶＢｍの２倍以上
にならないと動作しない丸め、その動作特性は同図０に
示すようになる。
いては、出力電流■。ｕｔ は電源電圧ＶＣＣへの依
存性はない。しかし、かかる構成の回路においてはトラ
ンジスター刀あるいはトランジスタ＠のベース電位がト
ランジスタのベース・エミッタ間電圧ＶＢｍの２倍以上
にならないと動作しない丸め、その動作特性は同図０に
示すようになる。
壕九同図０は、同図＾の回路を電流源として用い九電流
モード論理（ＣＭＬ）回路を示す回路例で、トランジス
タ（２）のコレクタには共過工ｉツタ接続された２つの
トランジスタ（３ｏ−ｘ）； （３０−２）が接続され
各々のトランジスタ（３（１−１）、 （３０−２）
のコレクタＦｉＸ抗（３０−３）、 （３０−４）を介
して電源端子（ｖｃｃ、）に接続されている、そして、
各トランジスタのベースに供給される入力の電位関係に
よってトランジスタ＋３Ｏ−１）、（３０２）のいずれ
かがＯＮ Ｊ、、その出力を抵抗（３０−３）、 （３
０−４）から得ようという本のである。さて、かかる構
成においては、少なくともトランジスタリυのコレクタ
電位が２ｖＢＢ、すなわち約１．４Ｖ以上にならないと
動作せず、したがってトランジスタＣ４のコレクタ電位
も約１．４Ｖ以上にならなければならない、さらに、ト
ランジスタ（３０−１１（３０−２）のベースに加えら
れる入力によってＦ１１１理回Ｗ＆動作させる丸めには
、これらのベースには、その１．４ｖに、さらにトラン
ジスタのＶＢＢ％すなわち約０．７■を加え九電圧以上
を加えなければならない。
モード論理（ＣＭＬ）回路を示す回路例で、トランジス
タ（２）のコレクタには共過工ｉツタ接続された２つの
トランジスタ（３ｏ−ｘ）； （３０−２）が接続され
各々のトランジスタ（３（１−１）、 （３０−２）
のコレクタＦｉＸ抗（３０−３）、 （３０−４）を介
して電源端子（ｖｃｃ、）に接続されている、そして、
各トランジスタのベースに供給される入力の電位関係に
よってトランジスタ＋３Ｏ−１）、（３０２）のいずれ
かがＯＮ Ｊ、、その出力を抵抗（３０−３）、 （３
０−４）から得ようという本のである。さて、かかる構
成においては、少なくともトランジスタリυのコレクタ
電位が２ｖＢＢ、すなわち約１．４Ｖ以上にならないと
動作せず、したがってトランジスタＣ４のコレクタ電位
も約１．４Ｖ以上にならなければならない、さらに、ト
ランジスタ（３０−１１（３０−２）のベースに加えら
れる入力によってＦ１１１理回Ｗ＆動作させる丸めには
、これらのベースには、その１．４ｖに、さらにトラン
ジスタのＶＢＢ％すなわち約０．７■を加え九電圧以上
を加えなければならない。
従って、これらのトランジスタのコレクタには約２ＪＶ
以上の電圧を加える必要があり、結局、電源電圧■ｃｃ
としては２．１ Ｖ以上が必要であるということになる
。
以上の電圧を加える必要があり、結局、電源電圧■ｃｃ
としては２．１ Ｖ以上が必要であるということになる
。
第３図は、定電流源回路の動作開始電圧を下げ石ように
改良された従来の回路構成を示すものでトランジスタ（
至）のベースと電源端子００間に接続さ・れ圧抵抗（至
）、−の直列回路により、トランジスタ６１）をバイア
スするようＫしている。かかる構成ＫｓＰいて抵抗Ｃ（
ｌ、＠４の抵抗値Ｒ３３＊ Ｒｓ４の関係を”３４ ”
ｋ＠Ｒｉｓ −（３）と設定すると、抵抗Ｒ
ｓｓの気圧降下がトランジスタのベース・エミ、り電圧
■Ｂ１１すなわチ約０．７Ｖ以上になるとトランジスタ
Ｇ１が導通状態となシ、以降、電源電圧ＶＣＣを大きく
ても、トランジスタ（１１）のベース・エミッタ間の電
圧ｖＢｌは約０．７Ｖに一定化される丸め、トランジス
タ（２）のベース電位モ（１４ｋ）・ＶＢＩ Ｋ−窒化
される。従ってトランジスタ（至）のエミッタと電源端
子０間ＫＩＩ続され圧抵抗（至）に生ずる電圧降下はｋ
ｌｌｖＢｌとなる丸めトランジスタ（至）のコレクタ電
流、すなわち出方電流Ｉ。ｕｔはと示すことができる。
改良された従来の回路構成を示すものでトランジスタ（
至）のベースと電源端子００間に接続さ・れ圧抵抗（至
）、−の直列回路により、トランジスタ６１）をバイア
スするようＫしている。かかる構成ＫｓＰいて抵抗Ｃ（
ｌ、＠４の抵抗値Ｒ３３＊ Ｒｓ４の関係を”３４ ”
ｋ＠Ｒｉｓ −（３）と設定すると、抵抗Ｒ
ｓｓの気圧降下がトランジスタのベース・エミ、り電圧
■Ｂ１１すなわチ約０．７Ｖ以上になるとトランジスタ
Ｇ１が導通状態となシ、以降、電源電圧ＶＣＣを大きく
ても、トランジスタ（１１）のベース・エミッタ間の電
圧ｖＢｌは約０．７Ｖに一定化される丸め、トランジス
タ（２）のベース電位モ（１４ｋ）・ＶＢＩ Ｋ−窒化
される。従ってトランジスタ（至）のエミッタと電源端
子０間ＫＩＩ続され圧抵抗（至）に生ずる電圧降下はｋ
ｌｌｖＢｌとなる丸めトランジスタ（至）のコレクタ電
流、すなわち出方電流Ｉ。ｕｔはと示すことができる。
ここで凡は抵抗（至）の抵抗値で参る。しかしながら、
かかる構成においても電源電圧ｖｃｃが（ｉ十ｋ）Ｖｉ
ｉｉ以上にならないと動作しない。
かかる構成においても電源電圧ｖｃｃが（ｉ十ｋ）Ｖｉ
ｉｉ以上にならないと動作しない。
本発明はこのような状況に髄みなされ友もので、さらに
低い電圧で動作が開始し、かつ電源電圧に依存しない定
電源あるいは定電圧を供給することのできるトランジス
タ回路を提供することを目的としている。
低い電圧で動作が開始し、かつ電源電圧に依存しない定
電源あるいは定電圧を供給することのできるトランジス
タ回路を提供することを目的としている。
本発明においては電源電圧が第１の電圧７１以上になる
と電源電圧に比例し要電流を流す第１の回路ＭＳ ト、
ｆ”ｌ シ＜ ＠ ２ ｆ）電ＢＥ、 Ｖ２（Ｖｌ＞Ｖ
ｍ） 以上Ｋ すった時に電源電圧に比例し要電流を流
すようにな；ｂ第２の回路部とが並列的に接続されてい
る。そしてこれら２つの回路部の電流の差の電流を出力
電流として取り出すむとＫより、電゛源電圧に依存せず
、かつ上記電圧ｖ寓以上で動作可能で、■１以上で一定
籠となる電流が供給できるようＫなってい゛る。また、
さらにこの定電流を利用して定電圧もこのように本発明
においては、２つの回路部を並列的に用いることから並
列制＃型の定電流源、あ為いは定電圧源と呼ぶことにす
る。
と電源電圧に比例し要電流を流す第１の回路ＭＳ ト、
ｆ”ｌ シ＜ ＠ ２ ｆ）電ＢＥ、 Ｖ２（Ｖｌ＞Ｖ
ｍ） 以上Ｋ すった時に電源電圧に比例し要電流を流
すようにな；ｂ第２の回路部とが並列的に接続されてい
る。そしてこれら２つの回路部の電流の差の電流を出力
電流として取り出すむとＫより、電゛源電圧に依存せず
、かつ上記電圧ｖ寓以上で動作可能で、■１以上で一定
籠となる電流が供給できるようＫなってい゛る。また、
さらにこの定電流を利用して定電圧もこのように本発明
においては、２つの回路部を並列的に用いることから並
列制＃型の定電流源、あ為いは定電圧源と呼ぶことにす
る。
以丁、図面を参照しながら本発明の好ましい実施例につ
いて説明する。
いて説明する。
第４図囚は本発明に係るトランジスタ回路の基本的な回
路構成を示す回路図である。
路構成を示す回路図である。
図において（４０−１＞は電源電圧■ｃｃが第１の電圧
■１以上で電源電圧ＶＣＣに比例し要電流を流す第１の
回路部で、電源端子（Ｖｃｃ）と接地端子０間に接続さ
れ九抵抗−５、ダイオード（４１，−の直列回路からな
る。すなわち、この第１の回路部に流れる電流１１は で示すことができる。ここでＶＦはダイオードの順方向
電圧、Ｒ４６は抵抗−の抵抗値である。
■１以上で電源電圧ＶＣＣに比例し要電流を流す第１の
回路部で、電源端子（Ｖｃｃ）と接地端子０間に接続さ
れ九抵抗−５、ダイオード（４１，−の直列回路からな
る。すなわち、この第１の回路部に流れる電流１１は で示すことができる。ここでＶＦはダイオードの順方向
電圧、Ｒ４６は抵抗−の抵抗値である。
ま九（４Ｇ−２）は電源電圧ｖｃｃがｊ１２の電圧ｖ２
以上で電源電圧ＶＣＣに比例し要電流を流す第２の回路
部で、第１の電源端子（Ｖｃｃ）と第２の電源端子０関
に接続され九抵抗−とダイオード−の直列績続からなる
。すなわちこの第２の回路部の抵抗−に流れる電流Ｉ２
は で示される。ここで■ｒはダイオード−の順方向電圧、
Ｒ４６は抵抗−の抵抗値である。
以上で電源電圧ＶＣＣに比例し要電流を流す第２の回路
部で、第１の電源端子（Ｖｃｃ）と第２の電源端子０関
に接続され九抵抗−とダイオード−の直列績続からなる
。すなわちこの第２の回路部の抵抗−に流れる電流Ｉ２
は で示される。ここで■ｒはダイオード−の順方向電圧、
Ｒ４６は抵抗−の抵抗値である。
またトランジスタＩは、この２つＯ回ｉ！Ｅｌｌれる電
流の差、すなわち、抵抗−Ｋｌｌれる電流１８から第１
の回路部に流れる電流１１を引き去る回路で、そのベー
スをダイオード−１４１の接続部に、工建ツタを端子０
に、を九コレクタを抵抗−とダイオード−の接続部に各
々接続している。すなわち、ダイオード一りとトランジ
スタＩはカレントミラー回路を構成している九めトラン
ジスタＩのベース接地電流増幅率αが１だとすゐとその
コレクタ電流■ｃはＩ、に等しくなる。従って、ダイオ
ード−に流れる電ｆＩＬＩは Ｉ＝＝、Ｉ、−１１ ζこで凡４ｓ二Ｒ４・＝Ｒとすると となる。
流の差、すなわち、抵抗−Ｋｌｌれる電流１８から第１
の回路部に流れる電流１１を引き去る回路で、そのベー
スをダイオード−１４１の接続部に、工建ツタを端子０
に、を九コレクタを抵抗−とダイオード−の接続部に各
々接続している。すなわち、ダイオード一りとトランジ
スタＩはカレントミラー回路を構成している九めトラン
ジスタＩのベース接地電流増幅率αが１だとすゐとその
コレクタ電流■ｃはＩ、に等しくなる。従って、ダイオ
ード−に流れる電ｆＩＬＩは Ｉ＝＝、Ｉ、−１１ ζこで凡４ｓ二Ｒ４・＝Ｒとすると となる。
また同図（ハ）は同図囚の構成におけるダイオードをト
ランジスタのダイオード接続により置き換え、を九、ダ
イオードＩに対応するトランジスタ１偵のダイオード接
続とトランジスタ（４４−１）によりカレントミラー回
路を構成し、このトランジスタ（４４−１）から出力電
流■。ｕｔを得るようにし友ものである。
ランジスタのダイオード接続により置き換え、を九、ダ
イオードＩに対応するトランジスタ１偵のダイオード接
続とトランジスタ（４４−１）によりカレントミラー回
路を構成し、このトランジスタ（４４−１）から出力電
流■。ｕｔを得るようにし友ものである。
かかる構成においては、ｌ０ｕｔはトランジスターのコ
レクタ電流、すなわち同図（８）のダイオードＩに流れ
る電流ＩＫ等しく、その電圧−電流特性は同図０の様に
なる。
レクタ電流、すなわち同図（８）のダイオードＩに流れ
る電流ＩＫ等しく、その電圧−電流特性は同図０の様に
なる。
すなわち電源電圧ＶＣＣが第２の電圧Ｖ２ （ＶＦ ６
るい扛トランジスタのペース・エミッタ間電圧ＶＢＩ）
以上になると出力電流■。１は電源電圧に比例する電流
、すなわち（６）式で示される電流が流れ始める。
るい扛トランジスタのペース・エミッタ間電圧ＶＢＩ）
以上になると出力電流■。１は電源電圧に比例する電流
、すなわち（６）式で示される電流が流れ始める。
そして、第１の電圧Ｖ１（２Ｖｐあるいは２ＶＢｇ）以
上になると出力電流■。ｕｔは（８）式で示される定電
流を供給するようになる。
上になると出力電流■。ｕｔは（８）式で示される定電
流を供給するようになる。
また同図０は、トランジスタ（４４−１）のエミッタと
電源端子０間に抵抗１４ｎを接続することにより出力電
流Ｉ。ｕｔＯ値をトランジス１４４）に流れる電流よシ
小さくしようというものである。
電源端子０間に抵抗１４ｎを接続することにより出力電
流Ｉ。ｕｔＯ値をトランジス１４４）に流れる電流よシ
小さくしようというものである。
また同図（神は逆にＩより大きな出力電流ｌ０ｕｔを得
ようとするものであり、トランジスタｍとカレントミラ
ー回路を構成する４４−１乃至４４−ｎが設けられ、こ
れら４４−１乃至４４−ｎのトランジスタのベース・エ
ミ、り、コレクタは各々共通接続されており、ま九これ
らのコレクタの共通接続から出力Ｉ。ｕｔが得られる。
ようとするものであり、トランジスタｍとカレントミラ
ー回路を構成する４４−１乃至４４−ｎが設けられ、こ
れら４４−１乃至４４−ｎのトランジスタのベース・エ
ミ、り、コレクタは各々共通接続されており、ま九これ
らのコレクタの共通接続から出力Ｉ。ｕｔが得られる。
従ってトランジスタ（４４およびこれら（４４−１）乃
至（４４−ｎ）のｎ ＋ｍのトランジスタ幾可学的な寸
法を同じにすれば、’ｏｕｔとしてトランジスターを流
れる電流のｎ倍の電流が得られるというものである。
至（４４−ｎ）のｎ ＋ｍのトランジスタ幾可学的な寸
法を同じにすれば、’ｏｕｔとしてトランジスターを流
れる電流のｎ倍の電流が得られるというものである。
を九第５図囚は本発明に係るトランジスタＩｇｌ路ｔ−
ＣＭＬ回路の電流源に応用し九回路例を示す図である。
ＣＭＬ回路の電流源に応用し九回路例を示す図である。
すなわち第４図（ロ）に示す電流源を用い、そのトラン
ジスタ（４４−１）のコレクタに共通接続され九エミッ
タを有するトランジスタ（４０−１）、 （４０−２）
を接続し友ものである。かかる構成においては前述し友
様にトランジスタ（４４−１）のコレクタに電流を流す
丸めに、トランジスタ（４４のコレクタ電位がトランジ
スタのＶＢｌｉ以上、すなわち約０．７Ｖ以上になる必
費がある。従って、ＣＭＬ回路として動作させる丸めに
はトランジスタ（４０−１）、 （４Ｇ−２）のベース
には約１．４Ｖ以上の入力電圧を印加すればよく、また
コレクタにはＩＡＶ以上の電圧をかければよい。
ジスタ（４４−１）のコレクタに共通接続され九エミッ
タを有するトランジスタ（４０−１）、 （４０−２）
を接続し友ものである。かかる構成においては前述し友
様にトランジスタ（４４−１）のコレクタに電流を流す
丸めに、トランジスタ（４４のコレクタ電位がトランジ
スタのＶＢｌｉ以上、すなわち約０．７Ｖ以上になる必
費がある。従って、ＣＭＬ回路として動作させる丸めに
はトランジスタ（４０−１）、 （４Ｇ−２）のベース
には約１．４Ｖ以上の入力電圧を印加すればよく、また
コレクタにはＩＡＶ以上の電圧をかければよい。
従って従来回路を示す第２図急においては電源電圧ＶＣ
Ｃとして２ＪＶ以上を必要とするのに対し、大幅に、低
い電圧からの動作が可能となる。
Ｃとして２ＪＶ以上を必要とするのに対し、大幅に、低
い電圧からの動作が可能となる。
を九同図（ロ）はＣＭＬを複数段（ｎ股）構成し九場合
の実施例を委、ス。なお、ｎ段目のトランジスタ（４４
−ｎ）のエミッタと端子０間に接続され九抵抗は電流ａ
ｌｉｌｌ＊の九めである。
の実施例を委、ス。なお、ｎ段目のトランジスタ（４４
−ｎ）のエミッタと端子０間に接続され九抵抗は電流ａ
ｌｉｌｌ＊の九めである。
第６図は本発明の他の一実施例を示す回路図でトランジ
スタＩ４々のベースとコレクタはトラン／メタ（４：灼
のベースエミッタ接合を介して接続されている。これは
−えば第４図の）の実施例のようにトランジスタ１４り
のベースとコレクタを直嵌砿続した場合に対し、トラン
ジスタＩＱのコレクターからトランジスタ（４υ、１１
シのベースの共通嫌続へ流れ込む亜流をｌ／（１−α）
倍にし両トランジスタのコレクタ１１Ｌ流を、より種度
良く一紋させようとするものである。かかる構成におい
ても、トランジスタ（４３’ ｒのベース電位が２・ｖ
６８以上になり死時にトランジスタ（４４−１）のコレ
クタから一定電流が得られるようになる。
スタＩ４々のベースとコレクタはトラン／メタ（４：灼
のベースエミッタ接合を介して接続されている。これは
−えば第４図の）の実施例のようにトランジスタ１４り
のベースとコレクタを直嵌砿続した場合に対し、トラン
ジスタＩＱのコレクターからトランジスタ（４υ、１１
シのベースの共通嫌続へ流れ込む亜流をｌ／（１−α）
倍にし両トランジスタのコレクタ１１Ｌ流を、より種度
良く一紋させようとするものである。かかる構成におい
ても、トランジスタ（４３’ ｒのベース電位が２・ｖ
６８以上になり死時にトランジスタ（４４−１）のコレ
クタから一定電流が得られるようになる。
また第７図（８）は本発明の他の一実抱例を示す回路図
で、定電流の供給が始まる電源電圧の値を（ｌ十ｋｌＶ
ＢＥから開始させるための回路例を示す。
で、定電流の供給が始まる電源電圧の値を（ｌ十ｋｌＶ
ＢＥから開始させるための回路例を示す。
すなわち共通ベース接続されたトランジスタ１，４υ（
目のべ−スｔ、【トランジスタ（４４のコレクタと電源
端子（１間に接続された抵抗＋４７） ｌ褥の直列接続
によ妙バイアスされる。従って抵抗１４７）における電
圧降下がトランジスタのＶＢＢ以上になるとトランジス
タ１４Ｊが導通状−となる。このとき抵抗＋４７） 、
＋祷の抵抗値値を゛”４ｇ ＝ｋ”Ｒ４７（ここで”
４７１ ”４８は各々抵抗４η。
目のべ−スｔ、【トランジスタ（４４のコレクタと電源
端子（１間に接続された抵抗＋４７） ｌ褥の直列接続
によ妙バイアスされる。従って抵抗１４７）における電
圧降下がトランジスタのＶＢＢ以上になるとトランジス
タ１４Ｊが導通状−となる。このとき抵抗＋４７） 、
＋祷の抵抗値値を゛”４ｇ ＝ｋ”Ｒ４７（ここで”
４７１ ”４８は各々抵抗４η。
−の抵抗値、ｋは任意の定数）とすれば、トランジスタ
（Ｑのコレクタ電位は（１＋ｋ）Ｖａｉｉとなる。便っ
て抵抗（ハ）を流れる電流Ｉ２は また抵抗１４１１９にｌｔｎる電流１２はトランジスタ
Ｉのコレクタ電位がＶＢＢ以上にな−っ死時に電源電圧
ＶＣＣに比例した埴となり と示すことができる。なおＲ４５，ル４６は抵抗（機、
−の抵抗値である。
（Ｑのコレクタ電位は（１＋ｋ）Ｖａｉｉとなる。便っ
て抵抗（ハ）を流れる電流Ｉ２は また抵抗１４１１９にｌｔｎる電流１２はトランジスタ
Ｉのコレクタ電位がＶＢＢ以上にな−っ死時に電源電圧
ＶＣＣに比例した埴となり と示すことができる。なおＲ４５，ル４６は抵抗（機、
−の抵抗値である。
従ってトランジスタ（偵のコレクタを滝、従って出力電
流Ｉ。ｕｔは ｌ０ｕｔ ＝ ■２−１１ となる。
流Ｉ。ｕｔは ｌ０ｕｔ ＝ ■２−１１ となる。
ここでＲ４，＝凡、６＝Ｒとすると１式はと示すことが
できる。
できる。
従って出力電流Ｉ。ｕｔと電Ｓ電圧Ｖ。０の関係は同図
（Ｂ）のように示され、電源電圧ＶＣＣがトランジスタ
のｖｎｇ （約０．７Ｖ）以上になると電源電圧に比例
した出力電流Ｉ。ｕｔが流れ始め、（１＋ｋ）Ｖｉｓｉ
ｉ以上になるとｋＶＢＶ／ｆＬ で示される定電流とな
る。
（Ｂ）のように示され、電源電圧ＶＣＣがトランジスタ
のｖｎｇ （約０．７Ｖ）以上になると電源電圧に比例
した出力電流Ｉ。ｕｔが流れ始め、（１＋ｋ）Ｖｉｓｉ
ｉ以上になるとｋＶＢＶ／ｆＬ で示される定電流とな
る。
また第８１囚は本発明に係るトランジスタ回路により得
られる定電流を１２Ｌ回路のインジェクタ電流として利
用し九場合の実施例を示す回路図である。同図にＰいて
トランジスタ！４１）のコレクタと電源端子０関には（
９５−１）乃至（９５−ｎ）のｎ段のＩ２Ｌ回路が構成
されている。各Ｉ２Ｌ回路は（９５−１１１乃至（９５
−ｎｌ）のインジェクタトランジスタと（９５１１′ −２１）乃至（９５−ｚｎ）の出力トランジスタとから
成って末・・す、その各出力トランジスタ（９ｓ−ｚｔ
）乃＝（９ｓ−２−）のベースには各々入力”ｎ−１乃
至Ｉｎ、ａが供給される。
られる定電流を１２Ｌ回路のインジェクタ電流として利
用し九場合の実施例を示す回路図である。同図にＰいて
トランジスタ！４１）のコレクタと電源端子０関には（
９５−１）乃至（９５−ｎ）のｎ段のＩ２Ｌ回路が構成
されている。各Ｉ２Ｌ回路は（９５−１１１乃至（９５
−ｎｌ）のインジェクタトランジスタと（９５１１′ −２１）乃至（９５−ｚｎ）の出力トランジスタとから
成って末・・す、その各出力トランジスタ（９ｓ−ｚｔ
）乃＝（９ｓ−２−）のベースには各々入力”ｎ−１乃
至Ｉｎ、ａが供給される。
さて、かかる構成においてはトランジスタＱｌ＞のコレ
クタ、エミッタ間には１２Ｌ回路のインジェクタトラン
ジスタのベース・エミッタ接合力為らなるみかけ上のダ
イオードｍが接続されることｌこなる。
クタ、エミッタ間には１２Ｌ回路のインジェクタトラン
ジスタのベース・エミッタ接合力為らなるみかけ上のダ
イオードｍが接続されることｌこなる。
従って定′＃ＬｔＩｔ、源回路としての動作は第４１囚
で説明し九基本回路構成と同じである。ただ、ｎ段のｌ
”Ｌ回路を接続した場合には、各Ｉ”Ｌ回路のインジェ
クタ電流” Ｉｎ３は となる。
で説明し九基本回路構成と同じである。ただ、ｎ段のｌ
”Ｌ回路を接続した場合には、各Ｉ”Ｌ回路のインジェ
クタ電流” Ｉｎ３は となる。
このように本発明に係るトランジスタ回路を用いた場合
には低い電源電圧Ｖ。Ｃ（約０．７Ｖ）力１ら電流源の
動作が開始し、′ｆ１九２ＶＢ１以上（約１ル■）から
は一定電流のインジェクタ１１ｆＩＬとなる。
には低い電源電圧Ｖ。Ｃ（約０．７Ｖ）力１ら電流源の
動作が開始し、′ｆ１九２ＶＢ１以上（約１ル■）から
は一定電流のインジェクタ１１ｆＩＬとなる。
同図（ロ）は１２Ｌ回路によ抄構成されるＤ／λコン／
（−夕の電流源として用い九場合の実施例を示す回ｊｌ
ｌ１％１ｆ４ｂｉｔのＤ／Ａコンノく一夕の場合である
。
（−夕の電流源として用い九場合の実施例を示す回ｊｌ
ｌ１％１ｆ４ｂｉｔのＤ／Ａコンノく一夕の場合である
。
すなわちＩｎ−１は最も重ｌ１度の低い桁（Ｌ、Ｓ＠Ｂ
）の入力で、Ｉｎ−４は最も型硬度の高い桁（Ｍ−８Φ
Ｂ）の人力である。そして、入力Ｉｎ−１は１段のＩｊ
Ｌ回＃＆鵠）に入力され以下Ｉｎ、、−２１２段（Ｇ２
−１）乃−”ｊ−（Ｇ２２）、１ｎ−３は４段（０３−
１）乃至（Ｇ、−４）、”ｎ−４は８段（０４１）ハキ
（（）４８）のＩ２Ｌ回路に入力される。一方、各−一
人力の供給される１２Ｌ回路の出力は各々共通接続され
て出力端子（ＯｕｔｌＪ・（Ｏｕｔｇ） （Ｏｕｔｓ）
および（ｏｕｔ４）に接続されている。そして、これら
の出力端子はさらに共通接続されて負荷抵抗−を介して
電源端子（Ｖｃｃ）に接続されている。かかる構成にお
いては各入力が論理的な［１，ルベルの時に対応するＦ
Ｌ回路の出力トランジスタがＯＮシ、各々の入力に応じ
てＩＬ回路の段数により重みづけされた出力電流が得ら
れる。そして、その出力電流の和によって生ずる抵抗−
における電圧降下をアナログ出力と【７て得ることにな
る。
）の入力で、Ｉｎ−４は最も型硬度の高い桁（Ｍ−８Φ
Ｂ）の人力である。そして、入力Ｉｎ−１は１段のＩｊ
Ｌ回＃＆鵠）に入力され以下Ｉｎ、、−２１２段（Ｇ２
−１）乃−”ｊ−（Ｇ２２）、１ｎ−３は４段（０３−
１）乃至（Ｇ、−４）、”ｎ−４は８段（０４１）ハキ
（（）４８）のＩ２Ｌ回路に入力される。一方、各−一
人力の供給される１２Ｌ回路の出力は各々共通接続され
て出力端子（ＯｕｔｌＪ・（Ｏｕｔｇ） （Ｏｕｔｓ）
および（ｏｕｔ４）に接続されている。そして、これら
の出力端子はさらに共通接続されて負荷抵抗−を介して
電源端子（Ｖｃｃ）に接続されている。かかる構成にお
いては各入力が論理的な［１，ルベルの時に対応するＦ
Ｌ回路の出力トランジスタがＯＮシ、各々の入力に応じ
てＩＬ回路の段数により重みづけされた出力電流が得ら
れる。そして、その出力電流の和によって生ずる抵抗−
における電圧降下をアナログ出力と【７て得ることにな
る。
かかる構成においても低い電圧（約０．７Ｖ）から動作
が開始し、１．４Ｖ以上で一定電流のインジェクタ電流
が各１２Ｌ回路に供給される。この場合の定電流動作時
における各々の１２Ｌ回路のインジェクタ電流ｌ１ｎｊ
は で示される。ここでＲは抵扼イ４［有］、 １４１ｉ）
の抵抗値である。
が開始し、１．４Ｖ以上で一定電流のインジェクタ電流
が各１２Ｌ回路に供給される。この場合の定電流動作時
における各々の１２Ｌ回路のインジェクタ電流ｌ１ｎｊ
は で示される。ここでＲは抵扼イ４［有］、 １４１ｉ）
の抵抗値である。
第９図は、第５図の構成と第８図の構成を組み曾わせた
一実施例を示す回路図である。
一実施例を示す回路図である。
かかる構成においても低電圧から動作するｅＭＬ回路が
・提供で舞る。なお、本発明に係るトランジスタケ、Ｉ
２Ｌ回路のインジェクタ電流供給手段、及びＣＭＬ回路
の電流源として用いるので、対応する構成要素のうち、
ＣＭ、Ｌ（ｇｌ路の電流源には各々同一符号に「１」を
符している。
・提供で舞る。なお、本発明に係るトランジスタケ、Ｉ
２Ｌ回路のインジェクタ電流供給手段、及びＣＭＬ回路
の電流源として用いるので、対応する構成要素のうち、
ＣＭ、Ｌ（ｇｌ路の電流源には各々同一符号に「１」を
符している。
第１０図は本発明の他の一実施例を示す回路図で微小電
流を侍るための一実施例を示す図である。
流を侍るための一実施例を示す図である。
第４図（ロ）の実施例との構成上の相違はトランジスタ
（４０のコレクタと電源熾子（ｑ闇の接続である。
（４０のコレクタと電源熾子（ｑ闇の接続である。
すなわ１ン同図においては、′嵯掠端子（ＵＫエミッタ
を接続する２つのトランジスタａυ、０２と抵抗０３か
ら成る。トランジスタＱｌ）のベースはトランジスタ四
のコレクタに接続され、トランジスタａυのコレクタと
ベース間に抵抗＋ｌｉが接続される。資九トランジスタ
０湯のペースはトランジスタ０υのコレクター’ＡＷｉ
続され、トランジスタＱ湯のコレクタが出電喝子となる
。
を接続する２つのトランジスタａυ、０２と抵抗０３か
ら成る。トランジスタＱｌ）のベースはトランジスタ四
のコレクタに接続され、トランジスタａυのコレクタと
ベース間に抵抗＋ｌｉが接続される。資九トランジスタ
０湯のペースはトランジスタ０υのコレクター’ＡＷｉ
続され、トランジスタＱ湯のコレクタが出電喝子となる
。
同図における出力電流■。ｕｔは次の様に求まる。
トランジスタ０υ、’（１３のペース・エミッタ間電圧
を各々ｖＢｇｌｌｌ ＶＢＢ１２ 、抵抗１１１０抵抗
値ｔｒ、それに流れる電流をｌとすると、 ｖａｎ１ｚ＝”Ｂｇｏ −ｒｄ −１４また
、抵抗Ｉ４！９に流れる電源１１はここでｖ ｖ
は各々トランジスタ（ロ）、 １１のＢ１１４２１
［１１Ｂ４３ ペース・エミッタ間電圧であや、凡４ｓは抵抗−の抵抗
値である。
を各々ｖＢｇｌｌｌ ＶＢＢ１２ 、抵抗１１１０抵抗
値ｔｒ、それに流れる電流をｌとすると、 ｖａｎ１ｚ＝”Ｂｇｏ −ｒｄ −１４また
、抵抗Ｉ４！９に流れる電源１１はここでｖ ｖ
は各々トランジスタ（ロ）、 １１のＢ１１４２１
［１１Ｂ４３ ペース・エミッタ間電圧であや、凡４ｓは抵抗−の抵抗
値である。
また抵抗＋４１を流れる電ｔｌＬ１１′は、ｌ
と示される。ここで凡、６は抵抗−の抵抗値であ抄ＶＢ
ａｌｌはトランジスタ０１）のペース・エミッタ間電圧
である。
ａｌｌはトランジスタ０１）のペース・エミッタ間電圧
である。
従って電６１１は１１とＩ２の差の電流となるからにＩ
、−１１ ここでＲ４１１”’４６”几 ＶＢＩＩＩ ＝ＶＢＭ４２ ＝”１ｌＥ１４ｓ ＶＢＢ
とすると ａｎ ■ニー −舖と示され
る。
、−１１ ここでＲ４１１”’４６”几 ＶＢＩＩＩ ＝ＶＢＭ４２ ＝”１ｌＥ１４ｓ ＶＢＢ
とすると ａｎ ■ニー −舖と示され
る。
ま九トランジスタ（ｌυ、［＋２のペース・エミッタ関
［圧ＶＢＢ １１ 、 ＶＢＨ１２ハ、と示される。こ
こでｑは電子−個の電荷瞳、ｋはポルツマ／定数 Ｔは
絶対温度■、は飽和電流で６る。
［圧ＶＢＢ １１ 、 ＶＢＨ１２ハ、と示される。こ
こでｑは電子−個の電荷瞳、ｋはポルツマ／定数 Ｔは
絶対温度■、は飽和電流で６る。
一方、トランジスタ（１ａのペース・エミッタ間電圧Ｖ
Ｂｌｉ１２は、出力電１ｔＩｏｕｔで示すと、よって（
２）及び（２１）式より この式を展開すると ＶＢＩ ■０ｕｔ＝”ｃ” Ｖｒ＝＠ 第１１図は本発明に係るトランジスタ回路の定電圧源回
路への応用の一実施例を示す回路図である同図において
は、トランジスタ（ロ）のコレクタと電源端子０関には
トランジスタ（１４）が接続されており、そのエミッタ
は電源端子０に、ま九コレクタはトランジスタ（６）の
コレクタに接続されている。
Ｂｌｉ１２は、出力電１ｔＩｏｕｔで示すと、よって（
２）及び（２１）式より この式を展開すると ＶＢＩ ■０ｕｔ＝”ｃ” Ｖｒ＝＠ 第１１図は本発明に係るトランジスタ回路の定電圧源回
路への応用の一実施例を示す回路図である同図において
は、トランジスタ（ロ）のコレクタと電源端子０関には
トランジスタ（１４）が接続されており、そのエミッタ
は電源端子０に、ま九コレクタはトランジスタ（６）の
コレクタに接続されている。
また、トランジスタ＋１４）のコレクタと電６！喝子（
り間には抵抗＋１’Ｊ、＋→の直列１司路が従続されて
おり、その磯続点がトランジスタＩのペースに接続され
ている。
り間には抵抗＋１’Ｊ、＋→の直列１司路が従続されて
おり、その磯続点がトランジスタＩのペースに接続され
ている。
今、抵抗ｕｓ、＋ｔｌの抵抗値をそれぞれＲ１！Ｉ ｅ
Ｂ１１ ｍとし、Ｒｌｓ： ｋ−１４１，−（２ｋ）
とする１ここでｋは什意の足載で−る。
Ｂ１１ ｍとし、Ｒｌｓ： ｋ−１４１，−（２ｋ）
とする１ここでｋは什意の足載で−る。
かかる鴫成にひいて抵抗・」呻・こおける電）ｔ、ｍ下
が約０．７ｖ以上になるとトランジスタ４４にコレクタ
電流が流れ始める。
が約０．７ｖ以上になるとトランジスタ４４にコレクタ
電流が流れ始める。
さて、トランジスタＩのペース・エミッタ間電圧ｋ Ｖ
ＢＩＩＩ４とすると、エミッタ・コレクタ間の電圧ハ（
１＋ｋ）Ｖ［１１１４ト示すｔ’Ｌ ル。
ＢＩＩＩ４とすると、エミッタ・コレクタ間の電圧ハ（
１＋ｋ）Ｖ［１１１４ト示すｔ’Ｌ ル。
従−）て抵抗ｒ４Ｉを流れる電流Ｉ２はで示される。
一方、抵抗＋１ｉに流れる電流■１は
となる。
ここでＶｏｇ４□Ｉ ｖＨｇ４３はトランジスタ４邊、
１４増を示す。 便ツ１ Ｖｎｇａｚ＝Ｖａｉｃ４ｓ−
■ｎｇｔ４＝Ｖａｉ ）ｔ 圧抵抗１４ｉ、１４＋９の
抵抗値を各ｋ ’Ｒ４，：１％４．４とし、抵抗ｕｃＪ
四を流れるｌｉｔ流を無視すると、トランジスタ０４の
コレクタ電流Ｉは ■−６■２−１１ でボされる。そして、この弐＠でボされる電流■によっ
で足するトランジスタＩのベース・工ｉ。
１４増を示す。 便ツ１ Ｖｎｇａｚ＝Ｖａｉｃ４ｓ−
■ｎｇｔ４＝Ｖａｉ ）ｔ 圧抵抗１４ｉ、１４＋９の
抵抗値を各ｋ ’Ｒ４，：１％４．４とし、抵抗ｕｃＪ
四を流れるｌｉｔ流を無視すると、トランジスタ０４の
コレクタ電流Ｉは ■−６■２−１１ でボされる。そして、この弐＠でボされる電流■によっ
で足するトランジスタＩのベース・工ｉ。
夕間岨圧の（１（−ｋ ）倍の電圧がトランジスタＩの
コレクタＶＣＷＩ続されｆＣｖｏｕｔ端子から得られる
ことになる。
コレクタＶＣＷＩ続されｆＣｖｏｕｔ端子から得られる
ことになる。
つまり、トランジスター〇コレクタ電流が（ロ）式で示
される値に一定化され、そのＶＢｉｉが安定するので、
出力電圧”ｏｕ ｔ ” （１＋ｋ ）・ＶＢＩＩが安
定化されることになる。
される値に一定化され、そのＶＢｉｉが安定するので、
出力電圧”ｏｕ ｔ ” （１＋ｋ ）・ＶＢＩＩが安
定化されることになる。
第１２図は定電圧源回路への応用の他の一実施例を下す
回路図である。
回路図である。
た回路にトランジスタ１ｊ１．、ｉ蝮、抵抗・」墳がさ
らに具備され九慣成となっている。−１なわちトランジ
スタａηのコレクタは電源端子ｖｃｃに接続され、ベー
スはトランジスタＫｌ＞のコレクタに、またエミッタは
出力端子（Ｖｏｕｔ）に縁続されている。一方トランジ
スタ０１のコレクタは田力膚子（ｖｏｕｔ）に接続され
ベースはトランジスタ：１嚇と共通Ｖｋ続されている。
らに具備され九慣成となっている。−１なわちトランジ
スタａηのコレクタは電源端子ｖｃｃに接続され、ベー
スはトランジスタＫｌ＞のコレクタに、またエミッタは
出力端子（Ｖｏｕｔ）に縁続されている。一方トランジ
スタ０１のコレクタは田力膚子（ｖｏｕｔ）に接続され
ベースはトランジスタ：１嚇と共通Ｖｋ続されている。
ま友エミッタは抵抗ａＪを介して電源端子０に接続され
ている。
ている。
さて、かかる構成におい°Ｃ点騙で囲まれた四は本発明
省がすでにｔ￥ｆｌｌｌＩｌ昭５４−８００９９４ｆと
して出願した内容であるので！ｉｆｉ鞘な脱明は省略す
るが、かかる構成によればα８＝ル１．／ルｔｓ（Ｒｔ
ｓｅ几、６ は各々抵抗四、 ＋１＊の抵抗値）とした
とき、定電源Ｉの供給により出力電圧ｖｏｕｔｈとして
、シリコンのＯ’ｋにおけるエネルギ・ギャップ電圧ｖ
ｇｏの６８倍でかつｔｈ！１係数が０の定電圧源を提供
することができる。
省がすでにｔ￥ｆｌｌｌＩｌ昭５４−８００９９４ｆと
して出願した内容であるので！ｉｆｉ鞘な脱明は省略す
るが、かかる構成によればα８＝ル１．／ルｔｓ（Ｒｔ
ｓｅ几、６ は各々抵抗四、 ＋１＊の抵抗値）とした
とき、定電源Ｉの供給により出力電圧ｖｏｕｔｈとして
、シリコンのＯ’ｋにおけるエネルギ・ギャップ電圧ｖ
ｇｏの６８倍でかつｔｈ！１係数が０の定電圧源を提供
することができる。
第１３図Ｆｉ第１２図に示された回路の夾験結来を示す
グラフである。温度を変化させても、電源電圧ＶＣＣが
約１，４Ｖ以上に壜るとほぼ一定の出力電圧を供給して
いると、とがわかる。
グラフである。温度を変化させても、電源電圧ＶＣＣが
約１，４Ｖ以上に壜るとほぼ一定の出力電圧を供給して
いると、とがわかる。
第１４図は、さらに他の定電圧源回路としての応用の実
施例を示す回路図で、トランジスタ＠Ｏ９−のベースを
、抵抗ｔ４η、；祷の直列回路でノ（イアスし、〔発明
の効果〕 以上説明した様に本発明によれば、低い電源電圧（約０
．７Ｖ ）から動作が開始し、かつ低電圧における定電
流源、および定電圧源回路として利用できるので、その
応用範囲は極めて広い０例えば１５Ｖのバッテリー一本
で動作させることができ携帯用音響機器等の小型化のニ
ーズに十分対応できる。
施例を示す回路図で、トランジスタ＠Ｏ９−のベースを
、抵抗ｔ４η、；祷の直列回路でノ（イアスし、〔発明
の効果〕 以上説明した様に本発明によれば、低い電源電圧（約０
．７Ｖ ）から動作が開始し、かつ低電圧における定電
流源、および定電圧源回路として利用できるので、その
応用範囲は極めて広い０例えば１５Ｖのバッテリー一本
で動作させることができ携帯用音響機器等の小型化のニ
ーズに十分対応できる。
第１図乃至第３図は従来の電流源を構成するトランジス
タ回路を示す回路図、第４図乃至第１４図は本発明に係
るトランジスタ回路の一実施例を示回路図およびその説
明に供する図である。 ９ト１乃至９５−ｎおよびＧ１−１乃至Ｇ４−４．、、
Ｉ”Ｌ回路輩１図 （Ｂ） 輩２図 （ＡＪ ｔＢ）（（１） 電２図 （ρ］ 電３図 （Ｂ） （Ｉす六）ＶＩＥ １４図 ｔＡ） ′ｆ４図 （８） （Ｃ） ￥５図 ＜Ａ） ￥６図 １７図 （１３） （ｌすＡ）ＶＩＥ １８図 ＜ｆ３） ｒｔ 軍ｔｏｒｂ ′ｆ１１図 輩！２図
タ回路を示す回路図、第４図乃至第１４図は本発明に係
るトランジスタ回路の一実施例を示回路図およびその説
明に供する図である。 ９ト１乃至９５−ｎおよびＧ１−１乃至Ｇ４−４．、、
Ｉ”Ｌ回路輩１図 （Ｂ） 輩２図 （ＡＪ ｔＢ）（（１） 電２図 （ρ］ 電３図 （Ｂ） （Ｉす六）ＶＩＥ １４図 ｔＡ） ′ｆ４図 （８） （Ｃ） ￥５図 ＜Ａ） ￥６図 １７図 （１３） （ｌすＡ）ＶＩＥ １８図 ＜ｆ３） ｒｔ 軍ｔｏｒｂ ′ｆ１１図 輩！２図
Claims (1)
- 【特許請求の範囲】 ｆｌ）第１．第２の電源端子と、前記第１．第２の電源
端子間に接−統され、第１の設定電圧以上の電圧で前記
第１．第２の電源端子間に供給される電圧に比例した第
１の電流を流す第１の回路部と、前記第１．第２の電源
端子間に接続され、前記第１の設定値より高い第２の設
定電圧以上の電圧で前記第１．第２の電源端子間に供給
される電圧に比例した第２の電流を流す第２の回路部と
、前記第１．第２の回路部に接続され、前記＠１．第２
の電流間の減算を行なう第３の回路部からなることを特
徴とするトランジスタ回路。 （２）前記第１．第２の電流間の減算により得られた電
流を出力電流とすることを特徴とする特許請求の範凹第
１項記載のトランジスタ回路。 （３１１１１１記第１の設定電圧を定電圧として用いる
ことを特徴とするトランジスタ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57055303A JPS58172721A (ja) | 1982-04-05 | 1982-04-05 | トランジスタ回路 |
| US06/482,162 US4536702A (en) | 1982-04-05 | 1983-04-05 | Constant current source or voltage source transistor circuit |
| EP83301888A EP0091307A3 (en) | 1982-04-05 | 1983-04-05 | A constant current source or voltage source transistor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57055303A JPS58172721A (ja) | 1982-04-05 | 1982-04-05 | トランジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58172721A true JPS58172721A (ja) | 1983-10-11 |
Family
ID=12994796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57055303A Pending JPS58172721A (ja) | 1982-04-05 | 1982-04-05 | トランジスタ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4536702A (ja) |
| EP (1) | EP0091307A3 (ja) |
| JP (1) | JPS58172721A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237718A (ja) * | 1985-02-10 | 1987-02-18 | アナログ デバイセス インコ−ポレ−テツド | バンドギヤツプ基準回路 |
| JP2015203941A (ja) * | 2014-04-14 | 2015-11-16 | 日本電信電話株式会社 | 定電流回路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4612496A (en) * | 1984-10-01 | 1986-09-16 | Motorola, Inc. | Linear voltage-to-current converter |
| GB2210745A (en) * | 1987-10-08 | 1989-06-14 | Ibm | Voltage-controlled current-circuit |
| JPH03113613A (ja) * | 1989-09-28 | 1991-05-15 | Sumitomo Electric Ind Ltd | 広ダイナミックレンジ電流源回路 |
| JP2715642B2 (ja) * | 1990-08-22 | 1998-02-18 | 日本電気株式会社 | 半導体集積回路 |
| US5089769A (en) * | 1990-11-01 | 1992-02-18 | Motorola Inc. | Precision current mirror |
| JPH05219443A (ja) * | 1992-02-05 | 1993-08-27 | Minolta Camera Co Ltd | 固体撮像装置 |
| DE4300592B4 (de) * | 1993-01-13 | 2004-05-13 | Atmel Germany Gmbh | Anordnung zur Begrenzung eines Ausgangsstroms |
| JP2638494B2 (ja) * | 1994-08-12 | 1997-08-06 | 日本電気株式会社 | 電圧／電流変換回路 |
| JPH1093362A (ja) * | 1996-09-13 | 1998-04-10 | Nec Corp | Ｏｔａおよびそれに用いる可変電流分配出力回路 |
| US7482858B2 (en) * | 2006-12-13 | 2009-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Temperature-sensitive current source |
| US7852136B2 (en) * | 2008-08-12 | 2010-12-14 | Raytheon Company | Bias network |
| JP2017151197A (ja) * | 2016-02-23 | 2017-08-31 | ソニー株式会社 | ソースドライバ、表示装置、及び、電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482647A (en) * | 1977-12-14 | 1979-07-02 | Sony Corp | Transistor circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1453439A (fr) * | 1965-08-10 | 1966-06-03 | Stabilisateur de tension et applications, en particulier, à des sources de tensionsde référence à coefficient de température nul ou réglable | |
| US3648153A (en) * | 1970-11-04 | 1972-03-07 | Rca Corp | Reference voltage source |
| US4030023A (en) * | 1976-05-25 | 1977-06-14 | Rockwell International Corporation | Temperature compensated constant voltage apparatus |
| GB2007055B (en) * | 1977-10-21 | 1982-08-18 | Plessey Co Ltd | Circuit arrangement |
| US4221979A (en) * | 1977-12-08 | 1980-09-09 | Rca Corporation | Non-inverting buffer circuits |
| DE2837476A1 (de) * | 1978-08-28 | 1980-03-06 | Philips Patentverwaltung | Anordnung zur stromversorgung einer injektionslogikschaltung |
| JPS564818A (en) * | 1979-06-27 | 1981-01-19 | Toshiba Corp | Reference voltage circuit |
| US4325017A (en) * | 1980-08-14 | 1982-04-13 | Rca Corporation | Temperature-correction network for extrapolated band-gap voltage reference circuit |
-
1982
- 1982-04-05 JP JP57055303A patent/JPS58172721A/ja active Pending
-
1983
- 1983-04-05 US US06/482,162 patent/US4536702A/en not_active Expired - Lifetime
- 1983-04-05 EP EP83301888A patent/EP0091307A3/en not_active Withdrawn
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482647A (en) * | 1977-12-14 | 1979-07-02 | Sony Corp | Transistor circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6237718A (ja) * | 1985-02-10 | 1987-02-18 | アナログ デバイセス インコ−ポレ−テツド | バンドギヤツプ基準回路 |
| JPH0799490B2 (ja) * | 1985-02-10 | 1995-10-25 | アナログ デバイセス インコ−ポレ−テツド | バンドギヤツプ基準回路 |
| JP2015203941A (ja) * | 2014-04-14 | 2015-11-16 | 日本電信電話株式会社 | 定電流回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0091307A2 (en) | 1983-10-12 |
| US4536702A (en) | 1985-08-20 |
| EP0091307A3 (en) | 1984-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58172721A (ja) | トランジスタ回路 | |
| JPH07141452A (ja) | 乗算回路 | |
| JPH0473806B2 (ja) | ||
| KR860000475B1 (ko) | 정전류 회로 | |
| JPS5652420A (en) | Constant-current circuit | |
| EP0084556A1 (en) | CURRENT SOURCE CIRCUIT. | |
| JPS60613B2 (ja) | 露出計のデジタル表示回路 | |
| JPH0225561B2 (ja) | ||
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| US4485318A (en) | Interface circuit for an integrated injection logic circuit | |
| US3289092A (en) | Direct-current low voltage regulator utilizing a transistor | |
| JP2906461B2 (ja) | 温度センサ回路 | |
| JPH0770974B2 (ja) | 比較回路 | |
| JPS6231371B2 (ja) | ||
| SU1046746A2 (ru) | Стабилизатор напр жени посто нного тока | |
| JPS59129582A (ja) | 整流回路 | |
| JPH053036B2 (ja) | ||
| SU362473A1 (ru) | Транзисторный ключ | |
| JPS6229311A (ja) | シユミツト回路 | |
| JPS62151012A (ja) | 比較回路 | |
| JPS638673B2 (ja) | ||
| JPH0316312A (ja) | シュミット回路 | |
| JPS63177214A (ja) | 基準電圧発生回路 | |
| JPS57182218A (en) | Constant-current circuit | |
| JPS6351496B2 (ja) |