JP2015203941A - 定電流回路 - Google Patents

Abstract

【課題】プロセス変動や温度変動の影響を受け難い定電流回路を提供する。
【解決手段】本発明に係る定電流回路は、ダイオード接続を有し直列に接続された第１バイポーラトランジスタ（１１〜１ｍ）および第２バイポーラトランジスタ（２１〜２ｎ）と、第１バイポーラトランジスタと第２バイポーラトランジスタとの接続ノード（Ｓ）と第１電源ライン（ＶＣＣ）との間に直列に接続された第１抵抗（Ｒ１）と、上記ノード（Ｓ）と第２電源ライン（ＶＥＥ）との間に第２バイポーラトランジスタと直列に接続された第２抵抗（Ｒ２）と、入力端子が上記ノード（Ｓ）に接続されたエミッタフォロア回路と、ベース電極がエミッタフォロア回路の出力端子に接続される第３バイポーラトランジスタと、第３バイポーラトランジスタのエミッタ電極と第２電源ラインとの間に接続された出力抵抗（ＲＥ）とを含むことを特徴とする。
【選択図】図１

Description

本発明は、定電流回路に関し、特に、バイポーラトランジスタを用いた定電流回路に関する。

アナログＩＣ（ＩＣ：ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等の半導体集積回路では、要求される機能を実現するために、基準となる参照電圧や定電流が必要となる場合が多い。参照電圧や定電流を得る方法としては、外部電源装置等によって生成した参照電圧等をＩＣに直接印加する方法がある。しかしながら、この方法では、ＩＣとは別に外部電源装置を別途用意する必要があり、また、プリント基板等への実装が煩雑になってしまう。そこで、多くのＩＣでは、参照電圧を生成するための参照電圧発生回路や定電流を生成する定電流回路等をＩＣ内部に形成し、それらの回路によって生成した参照電圧および定電流をＩＣ内部のその他の機能回路に供給することにより、目的とする機能を実現している。

このような参照電圧発生回路や定電流回路の従来例として、例えば非特許文献１に、バイポーラトランジスタを用いた回路が開示されている。

Ｐ．Ｒ．グレイ／Ｒ．Ｇ．メイヤー共著、永田穣 監訳、「アナログ集積回路設計技術」、初版発行１９９０年１１月３０日、培風館、ｐｐ．２２４−２２５、図４．７．

一般に、ＩＣ内部で生成された参照電圧や定電流は、その供給先のＩＣ内部の機能回路の回路特性に影響を与えるため、製造プロセスによるばらつき（プロセス変動）や温度変動等に対して高い耐性が要求される。しかしながら、上記非特許文献１に開示された定電流回路では、プロセス変動や温度変動等の影響を受け易いという問題がある。以下、このことについて詳細に説明する。

図５は、非特許文献１に開示された定電流回路６０の回路構成を示す図である。同図に示されるように、定電流回路６０は、参照電圧Ｖｐを生成する電圧発生回路６１と、参照電圧Ｖｐに基づいて一定の電流Ｉｐを生成する電流発生回路６２とから構成されている。

定電流回路６０において、参照電圧Ｖｐおよび電流Ｉｐは、式（１）および式（２）によって夫々表すことができる。ここで、ＶＣＣは高電位側の電源電圧を表し、ＶＥＥは低電位側の電源電圧を表し、ＶＢＥはバイポーラトランジスタＱｘ、Ｑｙのベース・エミッタ間電圧を表している。また、高電位側の電源電圧ＶＣＣをグラウンド電圧（ＶＣＣ＝０Ｖ）とし、低電位側の電源電圧ＶＥＥを負電圧（ＶＥＥ＜０Ｖ）とし、バイポーラトランジスタＱｘ、Ｑｙのベース・エミッタ間電圧は夫々等しいものとする。

上記式（２）から理解されるように、定電流回路６０で生成される電流ＩｐはバイポーラトランジスタＱｘ、Ｑｙのベース・エミッタ間電圧ＶＢＥに依存する。バイポーラトランジスタのベース・エミッタ間電圧ＶＢＥはプロセス変動や温度変動の影響を受けるため、プロセス変動や温度変動により電流Ｉｐも変動してしまう。その結果、ＩＣ内部の電流Ｉｐを利用する様々な機能回路の特性が変動する虞がある。

本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、半導体集積回路において、プロセス変動や温度変動の影響を受け難い定電流回路を提供することにある。

本発明に係る定電流回路は、第１電源電圧が供給される第１電源ライン（ＶＣＣ）と、第２電源電圧が供給される第２電源ライン（ＶＥＥ）と、ダイオード接続を有する第１バイポーラトランジスタと、ダイオード接続を有し、前記第１バイポーラトランジスタに直列に接続された第２バイポーラトランジスタと、前記第１バイポーラトランジスタと前記第２バイポーラトランジスタとが接続されるノードと前記第１電源ラインとの間に、前記第１バイポーラトランジスタと直列に接続された第１抵抗（Ｒ１）と、前記第１バイポーラトランジスタと前記第２バイポーラトランジスタとが接続されるノードと前記第２電源ラインとの間に、前記第２バイポーラトランジスタと直列に接続された第２抵抗（Ｒ２）と、入力端子が前記第１バイポーラトランジスタと前記第２バイポーラトランジスタとが接続されるノードに接続されたエミッタフォロア回路と、ベース電極が前記エミッタフォロア回路の出力端子に接続される第３バイポーラトランジスタと、前記第３バイポーラトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された出力抵抗と、を含むことを特徴とする。

上記定電流源回路において、前記エミッタフォロア回路は、コレクタ電極に前記第１電源ラインから電流が供給され、ベース電極が前記第１バイポーラトランジスタと前記第２バイポーラトランジスタとが接続されるノードに接続された第３バイポーラトランジスタと、前記第３バイポーラトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された第３抵抗とを含んでもよい。

上記定電流源回路は、前記第１バイポーラトランジスタを複数有し、夫々の前記第１バイポーラトランジスタが直列に接続され、前記第２バイポーラトランジスタを複数有し、夫々の前記第２バイポーラトランジスタが直列に接続されてもよい。

上記定電流回路において、前記第１バイポーラトランジスタの直列接続個数をｍ、前記第２バイポーラトランジスタの直列接続個数をｎ、前記第１抵抗の抵抗値をＲ１、前記第２抵抗の抵抗値Ｒ２としたとき、下記式（Ａ）を満たすように構成してもよい。

本発明に係る別の定電流回路は、第１電源電圧が供給される第１電源ラインと、第２電源電圧が供給される第２電源ラインと、前記第１電源ラインと前記第２電源ラインとの間に直列に接続された第１抵抗（Ｒａ１）および第２抵抗（Ｒａ２）と、一端が前記第２電源ラインに接続された第３抵抗（Ｒｂ２）と、前記第３抵抗の他端に接続され、ダイオード接続を有する第１バイポーラトランジスタ（Ｑ４１〜Ｑ４ｍ）と、前記第３抵抗と前記第１バイポーラトランジスタとが接続されるノードと前記第１電源ラインとの間に、前記第１バイポーラトランジスタと直列に接続された第４抵抗（Ｒｂ１）と、一対の差動入力端子を有し一方の前記差動入力端子が前記第１抵抗と前記第２抵抗とが接続されるノード（Ａ）に接続され、他方の前記差動入力端子が前記第３抵抗と前記第１バイポーラトランジスタとが接続されるノード（Ｂ）に接続される差動増幅回路と、入力端子が前記差動増幅回路の出力端子に接続されるエミッタフォロア回路と、ベース電極に前記エミッタフォロア回路の出力端子が接続される第２バイポーラトランジスタ（Ｑｃ）と、前記第２バイポーラトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された出力抵抗と、を含み、上記定電流源回路において、前記差動増幅回路は、前記第１抵抗と前記第２抵抗とが接続されるノード（Ａ）にベース電極が接続される第３バイポーラトランジスタ（Ｑ３）と、前記第４抵抗の他端にベース電極が接続される第４バイポーラトランジスタ（Ｑ４）と、前記第１電源ラインと前記第３バイポーラトランジスタのコレクタ電極との間に接続された第５抵抗（Ｒｃ１）と、前記第１電源ラインと前記第４バイポーラトランジスタのコレクタ電極との間に接続された第６抵抗（Ｒｃ２）と、第３トランジスタのエミッタ電極と前記第４トランジスタのエミッタ電極との間に直列に接続された第７抵抗（Ｒｅ１）および第８抵抗（Ｒｅ２）と、前記第７抵抗と前記第８抵抗とが接続されるノードにコレクタ電極が接続され、前記エミッタフォロア回路の出力端子にベース電極が接続された第５バイポーラトランジスタ（Ｑ５）と、前記第５バイポーラトランジスタのエミッタ電極と前記第２電源ラインとの間に接続される第９抵抗（Ｒｇ１）と、を含むことを特徴とする。

上記定電流回路において、前記エミッタフォロア回路は、コレクタ電極に前記第１電源ラインから電流が供給され、ベース電極に前記第４バイポーラトランジスタのコレクタ電極が接続される第６バイポーラトランジスタ（Ｑ６）と、一端が前記第６バイポーラトランジスタのエミッタ電極に接続される第１０抵抗（Ｒｄ１）と、コレクタ電極およびベース電極が前記第１０抵抗の他端と前記第５バイポーラトランジスタのベース電極とに接続された第７バイポーラトランジスタ（Ｑ７）と、前記第７バイポーラトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された第１１抵抗（Ｒｇ２）と、を含むことを特徴とする。

上記定電流回路において、前記第１バイポーラトランジスタの直列接続個数をｍ、前記第６バイポーラトランジスタのベース電極から前記第７バイポーラトランジスタ、前記第１１抵抗を経て前記第２電源までの経路に存在するバイポーラトランジスタ個数をｎ、前記第４抵抗の抵抗値をＲｂ１、前記第３抵抗の抵抗値をＲｂ２、前記第５抵抗および前記第６抵抗の抵抗値をＲｃ、前記第７抵抗および前記第８抵抗の抵抗値をＲｅとしたとき、下記式（Ｂ）を満たすように構成してもよい。

なお、上記説明において括弧を付した参照符号は、図面における当該参照符号が示す構成要素の概念に含まれるものを例示するに過ぎない。

本発明によれば、プロセス変動や温度変動の影響を受け難い定電流回路を実現することができる。

本発明の実施形態１に係る定電流源回路の構成を示す図である。 本発明の実施形態２に係る定電流源回路の構成を示す図である。 実施の形態２に係る定電流源回路の小信号特性を示す図である。 従来の定電流源回路の小信号特性を示す図である。 従来の定電流源回路の構成を示す図である。

以下、本発明の実施の形態について図を参照して説明する。

≪実施の形態１≫
図１に、本発明の実施形態１に係る定電流回路の構成を示す。
同図に示される定電流回路１００は、電源電圧が固定された条件の下、一定の電流Ｉｃを生成する。

特に制限されないが、定電流回路１００は、例えば公知のＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）製造プロセスによって半導体基板に形成された半導体集積回路によって実現することができる。なお、定電流回路１００は、１チップの半導体装置として実現されても良いし、マルチチップ構成の半導体装置として実現されても良く、特に制限されない。

具体的に、定電流回路１００は、電圧生成回路１、エミッタフォロア回路２、および電流生成回路３から構成されている。電圧生成回路１およびエミッタフォロア回路２は、電源電圧ＶＣＣと電源電圧ＶＥＥとの間で動作し、電流生成回路３は、電源電圧ＶＥＥを基準として定電流Ｉｃを生成する。

なお、以下の説明では、参照符号ＶＣＣ、ＶＥＥは、電源電圧のみならず、それらの電源電圧が供給される電源ラインをも表すものとする。また、高電位側の電源電圧ＶＣＣをグラウンド電圧（＝０Ｖ）とし、低電位側の電源電圧ＶＥＥを負電圧（＜０Ｖ）とした場合を一例として説明するが、これに限定されるものではない。

先ず、電圧生成回路１について説明する。
電圧生成回路１は、ＰＮ接合の順電圧に基づいて電圧を生成する。具体的に、電圧生成回路１は、トランジスタ群１０、１１と、抵抗Ｒ１、Ｒ２とを含む。

トランジスタ群１０は、直列に接続されたｍ（ｍは１以上の整数）個のＮＰＮ型のバイポーラトランジスタＱ１１〜Ｑ１ｍから構成される。バイポーラトランジスタＱ１１〜Ｑ１ｍ（ｍは１以上の整数）の夫々は、コレクタ電極とベース電極とが共通に接続されたダイオード接続を有する。バイポーラトランジスタＱ１１〜Ｑ１ｍは、コレクタ電極およびベース電極が電源ラインＶＣＣ側に、エミッタ電極が電源ラインＶＥＥ側になるように、直列に接続されている。

また、トランジスタ群１１は、直列に接続されたｎ（ｎは１以上の整数）個のＮＰＮ型のＱ２１〜Ｑ２ｎから構成される。バイポーラトランジスタＱ２１〜Ｑ２ｎの夫々は、コレクタ電極とベース電極とが共通に接続されたダイオード接続を有する。バイポーラトランジスタＱ２１〜Ｑ２ｎは、コレクタ電極およびベース電極が電源ラインＶＣＣ側に、エミッタ電極が電源ラインＶＥＥ側になるように、直列に接続されている。

バイポーラトランジスタＱ１１〜Ｑ１ｎ、Ｑ２１〜Ｑ２ｍは、前述したように、ＨＢＴである。なお、定電流回路１００において、バイポーラトランジスタＱ１１〜Ｑ１ｎ、Ｑ２１〜Ｑ２ｍを含むすべてのバイポーラトランジスタは、例えばトランジスタサイズ等が同一に形成され、夫々のベース・エミッタ間電圧ＶＢＥが等しいものとする。

トランジスタ群１０とトランジスタ群１１とは、電源ラインＶＣＣと電源ラインＶＥＥとの間に、抵抗Ｒ１、Ｒ２を介して直列に接続される。具体的には、トランジスタ群１０におけるトランジスタＱ１ｍのコレクタ電極およびベース電極が抵抗Ｒ１を介して電源ラインＶＣＣに接続され、トランジスタ群１１におけるトランジスタＱ２１のエミッタ電極が抵抗Ｒ２を介して電源ラインＶＥＥに接続される。更に、トランジスタ群１０におけるバイポーラトランジスタＱ１１のエミッタ電極と、トランジスタ群１１のバイポーラトランジスタＱ２ｎのコレクタ電極およびベース電極とが接続される。以下、バイポーラトランジスタＱ１１のエミッタ電極とバイポーラトランジスタＱ２１のベース電極およびコレクタ電極とが接続されるノードをノードＳとする。

抵抗Ｒ１は、ノードＳと電源ラインＶＣＣとの間に、バイポーラトランジスタＱ１１〜Ｑ１ｍに直列に接続される。例えば、抵抗Ｒ１は、一端が電源ラインＶＣＣに接続され、他端がトランジスタＱ１ｍのコレクタ電極に接続される。なお、抵抗Ｒ１は、電源ラインＶＣＣとノードＳとの間でバイポーラトランジスタＱ１１〜Ｑ１ｍと直列に接続されていればよく、図１に示される位置に限定されない。

抵抗Ｒ２は、ノードＳと電源ラインＶＥＥとの間に、バイポーラトランジスタＱ２１〜Ｑ２ｎに直列に接続される。例えば、抵抗Ｒ２は、一端が電源ラインＶＥＥに接続され、他端がトランジスタＱ２１のエミッタ電極に接続される。なお、抵抗Ｒ２は、電源ラインＶＥＥとノードＳとの間でバイポーラトランジスタＱ２１〜Ｑ２ｎと直列に接続されていればよく、図１に示される位置に限定されない。

次に、エミッタフォロア回路２について説明する。
エミッタフォロア回路２は、ノードＳの信号を入力し、電力増幅してノードＣＳに出力する。具体的に、エミッタフォロア回路２は、バイポーラトランジスタＱ３０〜Ｑ３２と抵抗Ｒ３とを含む。

バイポーラトランジスタＱ３０のコレクタ電極には、電源ラインＶＣＣから電流が供給される。またバイポーラトランジスタＱ３０のベース電極は、ノードＳに接続される。

バイポーラトランジスタＱ３１、３２は、コレクタ電極とベース電極とが共通に接続されたダイオード接続を有し、バイポーラトランジスタＱ３０のコレクタ電極と電源ラインＶＣＣとの間に直列に接続される。バイポーラトランジスタＱ３１、３２により、バイポーラトランジスタＱ３０のコレクタ電極とエミッタ電極との間に印加される電圧を制限することができる。

なお、図１では、バイポーラトランジスタＱ３０のコレクタ電極と電源ラインＶＣＣとの間に２つのバイポーラトランジスタＱ３１、３２を挿入する場合が例示されているが、挿入するバイポーラトランジスタの個数は、バイポーラトランジスタＱ３０の耐圧に応じて変更可能である。また、バイポーラトランジスタＱ３０のコレクタ電極を電源ラインＶＣＣに直接接続しても耐圧を超える電圧がバイポーラトランジスタＱ３０に印加されない場合には、バイポーラトランジスタＱ３１、３２を取り除いてもよい。

抵抗Ｒ３は、バイポーラトランジスタＱ３０のエミッタ電極と電源ラインＶＥＥとの間に接続される。以下、バイポーラトランジスタＱ３０のエミッタ電極と抵抗Ｒ３とが接続されるノードをノードＣＳとする。

上記エミッタフォロア回路２によれば、ノードＳの電圧よりもバイポーラトランジスタＱ３０のベース・エミッタ間電圧ＶＢＥだけ低い電圧がノードＣＳに発生する。すなわち、トランジスタＱ１１〜Ｑ１ｎ、Ｑ２１〜Ｑ２ｍ、およびＱ３０のベース・エミッタ間電圧をＶＢＥとしたとき、ノードＣＳの電圧Ｖｃｓは下記式（３）によって表すことができる。

次に、電流生成回路３について説明する。
電流生成回路３は、バイポーラトランジスタＱｃおよび抵抗ＲＥを含む。バイポーラトランジスタＱｃのベース電極は、ノードＣＳに接続される。抵抗ＲＥは、バイポーラトランジスタＱｃのエミッタ電極と電源ラインＶＥＥとの間に接続される。

上記電流生成回路３によれば、ノードＣＳの電圧Ｖｃｓに応じた電流Ｉｃが生成される。すなわち、電流Ｉｃは、上記式（３）により、下記式（４）によって表すことができる。

上記式（４）から理解されるように、電流Ｉｃは、ベース・エミッタ間電圧ＶＢＥに依存する。しかしながら、式（４）におけるＶＢＥの係数は、抵抗Ｒ１、Ｒ２と、２つのトランジスタ群１０、１１を構成する夫々のトランジスタの個数ｍ、ｎとを含む多項式で表されるため、Ｒ１、Ｒ２、ｍ、およびｎの値を下記式（５）を満たすように調整すれば、ＶＢＥの係数をゼロにすることが可能となる。すなわち、ＶＢＥの係数をゼロにすることにより、出力電流Ｉｃは、抵抗Ｒ１、Ｒ２、ＲＥと電源電圧ＶＥＥとによって決定され、プロセス変動や温度変動に伴うベース・エミッタ間電圧ＶＢＥの変動の影響を受けることはない。

なお、Ｒ１、Ｒ２、ｍ、およびｎの値に制約があり、ＶＢＥの係数をゼロにできない場合には、ＶＢＥの係数がゼロに近づくようにＲ１、Ｒ２、ｍ、およびｎの値を調整すれば、出力電流ＩＣに対するＶＢＥの変動の影響を小さくすることは可能である。

以上のように、電圧生成回路１によってバイポーラトランジスタのベース・エミッタ間電圧ＶＢＥ（ＰＮ接合の順電圧）に応じた電圧を生成し、生成した電圧をエミッタフォロア回路２を介して電流生成回路３に供給することにより、ベース・エミッタ間電圧ＶＢＥの影響を受け難い出力電流Ｉｃを生成することができる。これにより、プロセス変動や温度変動の影響を受け難い定電流回路を実現することができる。

≪実施の形態２≫
図２は、本発明の実施の形態２に係る定電流回路の構成を示す図である。
実施の形態２に係る定電流回路１０１は、実施の形態１に係る定電流回路１００と同様に、バイポーラトランジスタのベース・エミッタ間電圧ＶＢＥ（ＰＮ接合の順電圧）に応じた電圧をエミッタフォロア回路を介して電流生成回路３に供給するという点において共通するが、ベース・エミッタ間電圧ＶＢＥ（ＰＮ接合の順電圧）に応じた電圧を生成する電圧生成回路の回路構成と、エミッタフォロア回路の回路構成が相違する。
なお、定電流回路１０１において、定電流回路１００と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。

図２に示されるように、定電流回路１０１は、電圧生成回路４、エミッタフォロア回路５、および電流生成回路３から構成されている。

先ず、電圧生成回路４について説明する。
電圧生成回路４は、２つの抵抗分圧部４０、４１と差動増幅回路４２とを含む。
抵抗分圧部４０は、電源ラインＶＣＣと電源ラインＶＥＥとの間に直列に接続された抵抗Ｒａ１，Ｒａ２を含む。以下、抵抗Ｒａ１と抵抗Ｒａ２とが接続されるノードをノードＡと称する。

抵抗分圧部４１は、トランジスタ群４３と、抵抗Ｒｂ１、Ｒｂ２とを含む。トランジスタ群４３は、直列に接続されたｋ（ｋは１以上の整数）個のＮＰＮ型のＱ４１〜Ｑ４ｋから構成される。バイポーラトランジスタＱ４１〜Ｑ４ｋの夫々は、コレクタ電極とベース電極とが共通に接続されたダイオード接続を有する。バイポーラトランジスタＱ４１〜Ｑ４ｋは、コレクタ電極およびベース電極が電源ラインＶＣＣ側に、エミッタ電極が電源ラインＶＥＥ側になるように、直列に接続されている。なお、本実施の形態では、ｋ＝２とした場合を一例として説明する。

抵抗Ｒｂ２は、トランジスタ群４３を構成するバイポーラトランジスタＱ４１のエミッタ電極と電源ラインＶＥＥとの間に接続される。以下、抵抗Ｒｂ２とバイポーラトランジスタＱ４１のエミッタ電極とが接続されるノードをノードＢと称する。

抵抗Ｒｂ１は、ノードＢと電源ラインＶＣＣとの間に、バイポーラトランジスタＱ４１〜Ｑ４ｍに直列に接続される。例えば、抵抗Ｒ１ｂは、一端が電源ラインＶＣＣに接続され、他端がトランジスタ群４３の高電位側のトランジスタＱ４ｋのコレクタ電極に接続される。なお、抵抗Ｒｂ１は、電源ラインＶＣＣとノードＢとの間でバイポーラトランジスタＱ４１〜Ｑ４ｋと直列に接続されていればよく、図２に示される接続位置に限定されない。

ここで、抵抗Ｒａ１，Ｒａ２，Ｒｂ１，Ｒｂ２の夫々の抵抗値は、ノードＡの電圧とノードＢの電圧とが略等しくなるように設定されている。

差動増幅回路４２は、バイポーラトランジスタＱ３、Ｑ４、Ｑ５と、抵抗Ｒｅ１，Ｒｅ２，Ｒｃ１，Ｒｃ２，Ｒｇ１とから構成される。
バイポーラトランジスタＱ３のベース電極は、ノードＡに接続される。バイポーラトランジスタＱ４のベース電極は、ノードＢに接続される。抵抗Ｒｃ１は、電源ラインＶＣＣとバイポーラトランジスタＱ３のコレクタ電極との間に接続される。抵抗Ｒｃ２は、電源ラインＶＣＣとバイポーラトランジスタＱ４のコレクタ電極との間に接続される。以下、バイポーラトランジスタＱ４のコレクタ電極と抵抗Ｒｃ２とが接続されるノードをノードＣとする。

抵抗Ｒｅ１は、一端がバイポーラトランジスタＱ３のエミッタ電極に接続され、他端がバイポーラトランジスタＱ５のコレクタ電極に接続される。抵抗Ｒｅ２は、一端がバイポーラトランジスタＱ４のエミッタ電極に接続され、他端がバイポーラトランジスタＱ５のコレクタ電極に接続される。抵抗Ｒｇ１は、バイポーラトランジスタＱ５のエミッタ電極と電源ラインＶＥＥとの間に接続される。

次に、エミッタフォロア回路５について説明する。
エミッタフォロア回路５は、バイポーラトランジスタＱ６、Ｑ７と、抵抗Ｒｄ１、Ｒｇ２とを含む。

バイポーラトランジスタＱ６のコレクタ電極は、電源ラインＶＣＣから電流が供給される。バイポーラトランジスタＱ６のベース電極は、ノードＣに接続される。抵抗Ｒｄ１は、一端がバイポーラトランジスタＱ６のエミッタ電極に接続され、他端がバイポーラトランジスタＱ７のコレクタ電極に接続される。

バイポーラトランジスタＱ７は、コレクタ電極とベース電極とが接続されるダイオード接続を有する。バイポーラトランジスタＱ７のベース電極およびコレクタ電極は、バイポーラトランジスタＱ５のベース電極に接続される。以下、バイポーラトランジスタＱ７のコレクタ電極およびベース電極とバイポーラトランジスタＱ５のベース電極とが接続されるノードをノードＣＳとする。
抵抗Ｒｇ２は、バイポーラトランジスタＱ７のエミッタ電極と電源ラインＶＥＥとの間に接続される。

電流生成回路３は、バイポーラトランジスタＱｃと抵抗ＲＥとを含む。バイポーラトランジスタＱｃのベース電極はノードＣＳに接続される。抵抗ＲＥは、バイポーラトランジスタＱｃのエミッタ電極と電源ラインＶＥＥとの間に接続される。

上記のように構成された定電流回路１０１によれば、電流Ｉｃは、以下のように導くことができる。

先ず、ノードＡの電圧ＶＡとノードＢの電圧ＶＢは、下記式（６）および式（７）によって表すことができる。なお、以下の説明において、バイポーラトランジスタＱ４１〜Ｑ４ｋ、Ｑ５、Ｑ６、Ｑ７、およびＱｃの夫々のベース・エミッタ間電圧ＶＢＥは等しいものとする。

ここで、ノードＡの電圧ＶＡとノードＢの電圧ＶＢとが略等しいと仮定すると、近似的に、差動増幅回路４２におけるトランジスタＱ４のコレクタ電流Ｉ_Q4は、下記の式（８）によって表すことができる。なお、Ｒｅ１＝Ｒｅ２＝Ｒｅである。

式（８）より、エミッタフォロア回路５におけるトランジスタＱ６のエミッタ電極と抵抗Ｒｄ１とが接続されるノードＥの電圧ＶＥは、式（９）によって表すことができる。なお、Ｒｃ１＝Ｒｃ２＝Ｒｃである。

また、バイポーラトランジスタＱ７のコレクタ電流Ｉ_Q7は、式（１０）によって表すことができる。

更に、バイポーラトランジスタＱ７のコレクタ電流Ｉ_Q7は、ノードＣＳの電圧ＶＣＳと、バイポーラトランジスタＱ７のベース・エミッタ間電圧ＶＢＥと、抵抗Ｒｇ２との関係から、式（１１）によって表すこともできる。

同様に、バイポーラトランジスタＱ５のコレクタ電流ＩＱ５は、ノードＣＳの電圧ＶＣＳと、バイポーラトランジスタＱ５のベース・エミッタ間電圧ＶＢＥと、抵抗Ｒｇ１との関係から、式（１２）によって表すことができる。

式（１１）と式（１２）により、バイポーラトランジスタＱ５のコレクタ電流Ｉ_Q5とバイポーラトランジスタＱ７のコレクタ電流Ｉ_Q7との関係は、式（１３）で表すことができる。

したがって、式（９）、式（１０）、および式（１３）により、Ｉ_Q7に関して式（１４）が成立する。

また、バイポーラトランジスタＱ７のコレクタ電流Ｉ_Q7と出力電流Ｉｃとの関係は、式（１５）で表すことができる。

したがって、式（１３）および式（１４）により、出力電流Ｉｃは、式（１６）で表すことができる。

上記式（１６）から理解されるように、出力電流Ｉｃは、ベース・エミッタ間電圧ＶＢＥに依存する。しかしながら、式（１６）におけるＶＢＥの係数は、抵抗Ｒｂ１、Ｒｂ２、Ｒｃ、Ｒｅを含む多項式で表されるため、Ｒｂ１、Ｒｂ２、Ｒｃ、およびＲｅの値を調整すれば、ＶＢＥの係数をゼロにすることが可能となり、出力電流Ｉｃに対するＶＢＥの変動の影響を抑えることができる。

また、前述の実施の形態１に係る定電流回路１００では、トランジスタ群１０、１１を構成するバイポーラトランジスタの個数ｍ、ｎは整数しか取り得ないことから、ＶＢＥの係数をゼロにするための抵抗Ｒ１、Ｒ２の値は制限される。これに対し、実施の形態２に係る定電流回路１０１によれば、上記式（１６）から理解されるように、トランジスタ群４０を構成するトランジスタの個数に依存しないため、Ｒｂ１やＲｂ２等の抵抗値を調整することによってＶＢＥの係数をゼロにすることができる。

なお、Ｒｂ１やＲｂ２等の抵抗値に制約があり、ＶＢＥの係数をゼロにできない場合には、ＶＢＥの係数がゼロに近づくように抵抗Ｒｂ１、Ｒｂ２、Ｒｃ、およびＲｅの値の値を調整すれば、出力電流ＩＣに対するＶＢＥの変動の影響を小さくすることは可能である。

ここで、定電流回路１０１のＶＢＥの係数をゼロに近づけるようにＲｂ１やＲｂ２等の回路定数を調整した場合の定電流回路１０１を広帯域増幅器へ適用した場合の増幅器の小信号特性を図３に示す。また、比較例として、従来の定電流回路６０（図５）を広帯域増幅器に適用した場合の増幅器の小信号特性を図４に示す。図３および図４に示される小信号特性は、回路シミュレータ（ＳＰＩＣＥ：Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）によるシミュレーション結果である。

図３において、参照符号２００は、標準条件（Ｔｙｐｉｃａｌ条件）における定電流回路１０１を適用した広帯域増幅器の利得の周波数特性を表し、参照符号２０１は、バイポーラトランジスタのベース・エミッタ間電圧ＶＢＥが５％低い場合の定電流回路１０１を適用した広帯域増幅器の利得の周波数特性を表し、参照符号２０２は、バイポーラトランジスタのベース・エミッタ間電圧ＶＢＥが５％高い場合の定電流回路１０１を適用した広帯域増幅器の利得の周波数特性を表す。また、図４において、参照符号３００は、標準条件（Ｔｙｐｉｃａｌ条件）における定電流回路６０を適用した広帯域増幅器の利得の周波数特性を表し、参照符号３０１は、バイポーラトランジスタのベース・エミッタ間電圧ＶＢＥが５％低い場合の定電流回路６０を適用した広帯域増幅器の利得の周波数特性を表し、参照符号２０２は、バイポーラトランジスタのベース・エミッタ間電圧ＶＢＥが５％高い場合の定電流回路６０を適用した広帯域増幅器の利得の周波数特性を表す。

図３と図４における夫々の利得の周波数特性を見比べるとわかるように、従来の定電流回路６０では、ベース・エミッタ間電圧ＶＢＥの変動によって広帯域増幅器の利得が大きく変動するのに対し、実施の形態２に係る定電流回路１０１では、ベース・エミッタ間電圧ＶＢＥの変動に対する広帯域増幅器の利得の変動は小さい。すなわち、実施の形態２に係る定電流回路１０１を用いた増幅器は、従来の定電流回路６０を用いた増幅器に比べて、ベース・エミッタ間電圧ＶＢＥの変動の影響を受け難いことが理解される。

以上のように、電圧生成回路４によってバイポーラトランジスタのベース・エミッタ間電圧ＶＢＥ（ＰＮ接合の順電圧）に応じた電圧を生成し、生成した電圧をエミッタフォロア回路５を介して電流生成回路３に供給することにより、実施の形態１の定電流回路１００と同様に、ベース・エミッタ間電圧ＶＢＥの影響を受け難い出力電流Ｉｃを生成することができる。

また、実施の形態２に係る定電流回路１０１によれば、Ｒｂ１やＲｂ２等の抵抗値を調整することのみによってＶＢＥの係数をゼロにすることができるので、より回路設計が容易になる。

以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、定電流回路１００、１０１において、すべてのバイポーラトランジスタがＨＢＴである場合を例示したが、半導体基板がシリコン（Ｓｉ）から構成される場合には、一般的なバイポーラトランジスタであってもよい。また、定電流回路１００、１０１を構成するすべてのバイポーラトランジスタがＮＰＮ型である場合を例示したが、これに限られず、すべてのバイポーラトランジスタをＰＮＰ型としてもよい。この場合、ＶＣＣ＜ＶＥＥとする。

また、実施の形態２に係る定電流回路１０１において、トランジスタ群４０が２つのバイポーラトランジスタから構成される場合を例示したが、必要に応じてトランジスタ群４３のバイポーラトランジスタの個数を変更することも可能である。また、ノードＥとノードＦとの間にダイオード接続を有するバイポーラトランジスタを挿入することも可能である。この場合、トランジスタ群４３を構成するバイポーラトランジスタの個数をｍとし、ノードＣからノードＥ、Ｆを経由して第２の電源ＶＥＥへ至るまでの経路におけるバイポーラトランジスタの個数をｎとすると、式（式１６）におけるＶＢＥの係数は、下記式（１７）によって表すことができる。

したがって、この場合には、式（１７）の値がゼロになる下記式（１８）ように、抵抗Ｒｂ１、Ｒｂ２、Ｒｃ、Ｒｅ、およびｍ、ｎの値を調整すればよい。

１００、１０１…定電流回路、１、４…電圧発生回路、２、５…エミッタフォロア回路、３…電流生成回路、１０、１１、４３…トランジスタ群、４０、４１…抵抗分圧部、４２…差動増幅回路、ＶＣＣ、ＶＥＥ…電源電圧。

Claims (7)

1. 第１電源電圧が供給される第１電源ラインと、
   第２電源電圧が供給される第２電源ラインと、
   ダイオード接続された第１バイポーラトランジスタと、
   前記第１バイポーラトランジスタに直列に接続された、ダイオード接続された第２バイポーラトランジスタと、
   前記第１バイポーラトランジスタと前記第２バイポーラトランジスタとが接続されるノードと前記第１電源ラインとの間に、前記第１バイポーラトランジスタと直列に接続された第１抵抗と、
   前記第１バイポーラトランジスタと前記第２バイポーラトランジスタとが接続されるノードと前記第２電源ラインとの間に、前記第２バイポーラトランジスタと直列に接続された第２抵抗と、
   入力端子が前記第１バイポーラトランジスタと前記第２バイポーラトランジスタとが接続されるノードに接続されたエミッタフォロア回路と、
   ベース電極が前記エミッタフォロア回路の出力端子に接続される第３バイポーラトランジスタと、
   前記第３バイポーラトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された出力抵抗と、を含む
   ことを特徴とする定電流回路。
2. 請求項１に記載の定電流回路において、
   前記エミッタフォロア回路は、
   コレクタ電極に前記第１電源ラインから電流が供給され、ベース電極が前記第１バイポーラトランジスタと前記第２バイポーラトランジスタとが接続されるノードに接続された第４バイポーラトランジスタと、
   前記第４バイポーラトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された第３抵抗と、を含む
   ことを特徴とする定電流回路。
3. 請求項１または２に記載の定電流回路において、
   前記第１バイポーラトランジスタを複数有し、夫々の前記第１バイポーラトランジスタが直列に接続され、
   前記第２バイポーラトランジスタを複数有し、夫々の前記第２バイポーラトランジスタが直列に接続される
   ことを特徴とする定電流回路。
4. 請求項１乃至３の何れか一項に記載の定電流回路において、
   前記第１バイポーラトランジスタの直列接続個数をｍ、前記第２バイポーラトランジスタの直列接続個数をｎ、前記第１抵抗の抵抗値をＲ１、前記第２抵抗の抵抗値Ｒ２としたとき、下記式（Ａ）を満たす
   ことを特徴とする定電流回路。
   

   
5. 第１電源電圧が供給される第１電源ラインと、
   第２電源電圧が供給される第２電源ラインと、
   前記第１電源ラインと前記第２電源ラインとの間に直列に接続された第１抵抗（Ｒａ１）および第２抵抗と、
   一端が前記第２電源ラインに接続された第３抵抗と、
   前記第３抵抗の他端に接続され、ダイオード接続された第１バイポーラトランジスタと、
   前記第３抵抗と前記第１バイポーラトランジスタとが接続されるノードと前記第１電源ラインとの間に、前記第１バイポーラトランジスタと直列に接続された第４抵抗と、
   一対の差動入力端子を有し、一方の前記差動入力端子が前記第１抵抗と前記第２抵抗とが接続されるノードに接続され、他方の前記差動入力端子が前記第３抵抗と前記第１バイポーラトランジスタとが接続されるノードに接続される差動増幅回路と、
   入力端子が前記差動増幅回路の出力端子に接続されるエミッタフォロア回路と、
   ベース電極に前記エミッタフォロア回路の出力端子が接続される第２バイポーラトランジスタと、
   前記第２バイポーラトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された出力抵抗と、を含み、
   前記差動増幅回路は、
   前記第１抵抗と前記第２抵抗とが接続されるノードにベース電極が接続される第３バイポーラトランジスタと、
   前記第４抵抗の他端にベース電極が接続される第４バイポーラトランジスタと、
   前記第１電源ラインと前記第３バイポーラトランジスタのコレクタ電極との間に接続された第５抵抗と、
   前記第１電源ラインと前記第４バイポーラトランジスタのコレクタ電極との間に接続された第６抵抗と、
   第３トランジスタのエミッタ電極と前記第４トランジスタのエミッタ電極との間に直列に接続された第７抵抗および第８抵抗と、
   前記第７抵抗と前記第８抵抗とが接続されるノードにコレクタ電極が接続され、前記エミッタフォロア回路の出力端子にベース電極が接続された第５バイポーラトランジスタと、
   前記第５バイポーラトランジスタのエミッタ電極と前記第２電源ラインとの間に接続される第９抵抗と、を含む
   ことを特徴とする定電流回路。
6. 請求項４の定電流回路において、
   前記エミッタフォロア回路は、
   コレクタ電極に前記第１電源ラインから電流が供給され、ベース電極に前記第４バイポーラトランジスタのコレクタ電極が接続される第６バイポーラトランジスタと、
   一端が前記第６バイポーラトランジスタのエミッタ電極に接続される第１０抵抗と、
   コレクタ電極およびベース電極が前記第１０抵抗の他端と前記第５バイポーラトランジスタのベース電極とに接続された第７バイポーラトランジスタと、
   前記第７バイポーラトランジスタのエミッタ電極と前記第２電源ラインとの間に接続された第１１抵抗と、を含む
   ことを特徴とする定電流回路。
7. 請求項６に記載の定電流回路において、
   前記第１バイポーラトランジスタの直列接続個数をｍ、前記第６バイポーラトランジスタのベース電極から前記第７バイポーラトランジスタ、前記第１１抵抗を経て前記第２電源までの経路に存在するバイポーラトランジスタ個数をｎ、前記第４抵抗の抵抗値をＲｂ１、前記第３抵抗の抵抗値をＲｂ２、前記第５抵抗および前記第６抵抗の抵抗値をＲｃ、前記第７抵抗および前記第８抵抗の抵抗値をＲｅとしたとき、下記式（Ｂ）を満たす
   ことを特徴とする定電流回路。
   

   

Images