JPS61225908A - 電流源回路 - Google Patents
電流源回路Info
- Publication number
- JPS61225908A JPS61225908A JP60066805A JP6680585A JPS61225908A JP S61225908 A JPS61225908 A JP S61225908A JP 60066805 A JP60066805 A JP 60066805A JP 6680585 A JP6680585 A JP 6680585A JP S61225908 A JPS61225908 A JP S61225908A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- current
- circuit
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13142—Debugging, tracing
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電流源回路に係り、特に温度に依存しない電流
源回路に関する。
源回路に関する。
従来、電流源回路としては、第４図に示すような回路が
一般に知られている。これは、基準電圧Ｖ□、と基準電
位が、抵抗Ｒ１，ダイオードＤ、。
一般に知られている。これは、基準電圧Ｖ□、と基準電
位が、抵抗Ｒ１，ダイオードＤ、。
及び抵抗Ｒ２を介して接続され、前記抵抗Ｒ１とダイオ
ードＤ、の接続点がトランジスタＱ、のベースに接続さ
れ、且つ前記トランジスタＱ、のエミッタが基準電位に
抵抗Ｒ３を介して接続されている。
ードＤ、の接続点がトランジスタＱ、のベースに接続さ
れ、且つ前記トランジスタＱ、のエミッタが基準電位に
抵抗Ｒ３を介して接続されている。
そして、前記トランジスタＱ、のコレクタ電流を電流源
出力とするというものである。
出力とするというものである。
以下、説明の簡単化のために、前記トランジスタＱ、の
ベース・エミッタ間電圧Ｖ、と前記ダイオードＤ１０両
端電圧ＶＤは共に電圧ｖＦに等しく、且つ前記トランジ
スタＱ１のβが十分に大きくベース電流が無視できるも
のとする。
ベース・エミッタ間電圧Ｖ、と前記ダイオードＤ１０両
端電圧ＶＤは共に電圧ｖＦに等しく、且つ前記トランジ
スタＱ１のβが十分に大きくベース電流が無視できるも
のとする。
ここで、前記トランジスタＱ１のコレクタ電流！。は、
となる。
一般に、前記トランジスタＱ１のベース・エミッタ間電
圧Ｖ□及び前記ダイオードＤ１０両端電圧ＶＤは・ の温度依存性を有する。従って、前記（１）式から明ら
かなように、前記トランジスタＱ１のコレクタ電流■。
圧Ｖ□及び前記ダイオードＤ１０両端電圧ＶＤは・ の温度依存性を有する。従って、前記（１）式から明ら
かなように、前記トランジスタＱ１のコレクタ電流■。
は、温度により変化する。
そこで、このような電流の温度依存性を無くすような回
路が考えられた。その回路を第５図に示す。即ち、基準
電圧Ｖ□ｆと基準電位が、抵抗Ｒ４，ダイオードＤ、、
Ｄ２．及び抵抗Ｒ２を介して接続され、前記抵抗Ｒ４と
ダイオードＤ、との接続点がトランジスタＱ、のベース
に接続され、且つ前記トランジスタＱ１のエミッタが基
準電位に抵抗Ｒ３を介して接続されている。そして、前
記トランジスタＱ、のコレクタ電流を電流源出力とする
というものである。
路が考えられた。その回路を第５図に示す。即ち、基準
電圧Ｖ□ｆと基準電位が、抵抗Ｒ４，ダイオードＤ、、
Ｄ２．及び抵抗Ｒ２を介して接続され、前記抵抗Ｒ４と
ダイオードＤ、との接続点がトランジスタＱ、のベース
に接続され、且つ前記トランジスタＱ１のエミッタが基
準電位に抵抗Ｒ３を介して接続されている。そして、前
記トランジスタＱ、のコレクタ電流を電流源出力とする
というものである。
この場合、トランジスタＱ、のコレクタ電流Ｉ０は、
となる。ここで。
Ｒ４＝Ｒ２
とすると、前記（２）式は、
１ ・・・・・・・・・（３）Ｉ
Ｏ＝２Ｒ，ｖＲ，ｆ となり、温度による電流の変化は無くなる。
Ｏ＝２Ｒ，ｖＲ，ｆ となり、温度による電流の変化は無くなる。
しかしながら、前記第５図の回路では、前記トランジス
タＱ、のエミッタ電位は、 （１／２ ） ｖｉｅｆと
なり、前記トランジスタＱ１が飽和せず動作するＫは、
前記トランジスタＱ１のコレクタ電位が。
タＱ、のエミッタ電位は、 （１／２ ） ｖｉｅｆと
なり、前記トランジスタＱ１が飽和せず動作するＫは、
前記トランジスタＱ１のコレクタ電位が。
少なくとも（１／２ ） ｖｉ＋ｅｆ ＋ｖｓａ を以
上でなければならない。但しこの場合、前記Ｖ□ｔは前
記トランジスタＱ、のコレクタ・エミッタ間の飽和電圧
である。
上でなければならない。但しこの場合、前記Ｖ□ｔは前
記トランジスタＱ、のコレクタ・エミッタ間の飽和電圧
である。
従って、前記トランジスタＱ、のコレクタに接続される
回路、例えば差動増幅回路等は、（１／２）Ｖｇｅｒ−
ｖｓａｔ以下の電圧範囲シカ許すレナい。故に、低電圧
化を考えた場合に不利である。
回路、例えば差動増幅回路等は、（１／２）Ｖｇｅｒ−
ｖｓａｔ以下の電圧範囲シカ許すレナい。故に、低電圧
化を考えた場合に不利である。
さらに、前記トランジスタＱ１のコレクタ・ベース間電
圧が大きく取れないので、前記トランジスタＱ、のコレ
クタ・ベース間容量が大きくなシ、コレクタに接続され
た回路の信号が、ベースに漏れやすいという欠点をも有
している。
圧が大きく取れないので、前記トランジスタＱ、のコレ
クタ・ベース間容量が大きくなシ、コレクタに接続され
た回路の信号が、ベースに漏れやすいという欠点をも有
している。
本発明は上記の点に鑑みて成されたもので、低電圧化が
容易で、且つ信号の漏れに強い集積回路化に適した温度
依存性の無い電流源回路を提供することを目的とする。
容易で、且つ信号の漏れに強い集積回路化に適した温度
依存性の無い電流源回路を提供することを目的とする。
すなわち１本発明による電流源回路は、第１のトランジ
スタのベースと基準電圧間に第１の抵抗と（ｍ＋ｎ）個
のダイオード又はダイオード接続されたトランジスタを
縦続接続し、前記第１のトランジスタのベースと基準電
位間に前記第１の抵抗と同じ値の第２の抵抗と（ｍ −
ｎ）個のダイオード又はダイオード接続されたトランジ
スタを縦続接続し、前記第１のトランジスタのエミッタ
と基準電圧間に第３の抵抗と（ｎ−１）個のダイオード
又はダイオード接続されたトランジスタを縦続接続し、
前記第１のトランジスタのコレクタにカレントミラー回
路を接続し、前記カレントミラー回路の出力端から出力
電流を得るようにしたものである。
スタのベースと基準電圧間に第１の抵抗と（ｍ＋ｎ）個
のダイオード又はダイオード接続されたトランジスタを
縦続接続し、前記第１のトランジスタのベースと基準電
位間に前記第１の抵抗と同じ値の第２の抵抗と（ｍ −
ｎ）個のダイオード又はダイオード接続されたトランジ
スタを縦続接続し、前記第１のトランジスタのエミッタ
と基準電圧間に第３の抵抗と（ｎ−１）個のダイオード
又はダイオード接続されたトランジスタを縦続接続し、
前記第１のトランジスタのコレクタにカレントミラー回
路を接続し、前記カレントミラー回路の出力端から出力
電流を得るようにしたものである。
また前記電流源回路はさらに、前記カレントミラー回路
の出力端と基準電圧間に６個のダイオード又はダイオー
ド接続されたトランジスタと第４の抵抗を縦続接続し、
カレントミラー回路の出力端と第２のトランジスタのベ
ースを接続し、第２のトランジスタのコレクタと基準電
位を接続し、第２のトランジスタのエミッタと基準電圧
間に（ｚ−ｉ）個のダイオード又はダイオード接続され
たトランジスタと第５の抵抗を縦続接続することＫより
、前記第５の抵抗と前記ダイオードとの接続０点から電
圧を得るような電圧源回路を構成することもできる。
の出力端と基準電圧間に６個のダイオード又はダイオー
ド接続されたトランジスタと第４の抵抗を縦続接続し、
カレントミラー回路の出力端と第２のトランジスタのベ
ースを接続し、第２のトランジスタのコレクタと基準電
位を接続し、第２のトランジスタのエミッタと基準電圧
間に（ｚ−ｉ）個のダイオード又はダイオード接続され
たトランジスタと第５の抵抗を縦続接続することＫより
、前記第５の抵抗と前記ダイオードとの接続０点から電
圧を得るような電圧源回路を構成することもできる。
以下図面を参照して本発明の一実施例を説明する。第１
図は、その構成を示すもので、ＰＮＰトランジスタＱ１
のベースと基準電圧ｖｌｓｆとの間に抵抗Ｒ１と（ｍ＋
ｎ）個のダイオードを縦続接続し、前記トランジスタ
Ｑ、のベースと基準電位との間に前記抵抗Ｒ１と同じ値
の抵抗Ｒ２と（ｍ−ｎ）個のダイオードを縦続接続し、
前記トランジスタＱ、のエミッタと基準電圧ｖＲ＠ｆと
の間に抵抗Ｒ３と（ｎ−１）個のダイオードを縦続接続
し、前記トランジスタＱ１のコレクタにＮＰＮ ）ラン
ジスタＱ ２ ｔ Ｑ３から成るカレントミラー回路１
０を接続し、そして前記カレントミラー回路１０のトラ
ンジスタＱ３のコレクタ電流を電流出力Ｉ０としている
。
図は、その構成を示すもので、ＰＮＰトランジスタＱ１
のベースと基準電圧ｖｌｓｆとの間に抵抗Ｒ１と（ｍ＋
ｎ）個のダイオードを縦続接続し、前記トランジスタ
Ｑ、のベースと基準電位との間に前記抵抗Ｒ１と同じ値
の抵抗Ｒ２と（ｍ−ｎ）個のダイオードを縦続接続し、
前記トランジスタＱ、のエミッタと基準電圧ｖＲ＠ｆと
の間に抵抗Ｒ３と（ｎ−１）個のダイオードを縦続接続
し、前記トランジスタＱ１のコレクタにＮＰＮ ）ラン
ジスタＱ ２ ｔ Ｑ３から成るカレントミラー回路１
０を接続し、そして前記カレントミラー回路１０のトラ
ンジスタＱ３のコレクタ電流を電流出力Ｉ０としている
。
この場合、前記ｍ及びｎは、
ｍ≧ｎ≧１
を満足させるような実数である。
この時、出力電流工。は。
となる。従って、温度依存性は無い。
またこのような電流源回路は、前記カレントミラー回路
１０の電流出力端１２からの信号による前記トランジス
タＱ１のベースへの漏れが、前記トランジスタＱ１とＱ
３のコレクタ・ベース容量が直列に入る形になるため、
非常に少ないという利点を有している。
１０の電流出力端１２からの信号による前記トランジス
タＱ１のベースへの漏れが、前記トランジスタＱ１とＱ
３のコレクタ・ベース容量が直列に入る形になるため、
非常に少ないという利点を有している。
第２図は、本発明による電流源回路の最も簡単な実施例
である。すなわち、第１図の実施例に於いて、ｍ■ｎｘ
ｌとしたものである。
である。すなわち、第１図の実施例に於いて、ｍ■ｎｘ
ｌとしたものである。
第３図は、第１図の実施例の電流源回路を用いて電圧源
回路を構成したものである。すなわち、前記カレントミ
ラー回路１０の出力端１２と前記基準電圧ｖＩＬ、ｆと
の間に、を個のダイオードと抵抗Ｒ４を縦続接続し、前
記カレントミラー回路１０の出力端１２とＰＮＰトラン
ジスタＱ４のベースを接続し、前記トランジスタＱ４の
コレクタと基準電位を接続し、前記トランジスタＱ４の
エミッタと前記基準電圧Ｖ□ｆとの間に（ｔ−１）個の
ダイオードと抵抗Ｒ５を縦続接続すること忙よシ、前記
抵抗Ｒ５と前記ダイオードとの接続点から出力電圧ｖ０
が得られるようにしたものである。
回路を構成したものである。すなわち、前記カレントミ
ラー回路１０の出力端１２と前記基準電圧ｖＩＬ、ｆと
の間に、を個のダイオードと抵抗Ｒ４を縦続接続し、前
記カレントミラー回路１０の出力端１２とＰＮＰトラン
ジスタＱ４のベースを接続し、前記トランジスタＱ４の
コレクタと基準電位を接続し、前記トランジスタＱ４の
エミッタと前記基準電圧Ｖ□ｆとの間に（ｔ−１）個の
ダイオードと抵抗Ｒ５を縦続接続すること忙よシ、前記
抵抗Ｒ５と前記ダイオードとの接続点から出力電圧ｖ０
が得られるようにしたものである。
但しこの場合、前記ｔは、
Ｌ≧１
の実数である。
前記出力電圧ｖ０は、
Ｖｏ＝ Ｒ４Ｉ。”＝ ２Ｒ’、 ｖＲｅｆ
−（４）である。すなわち、出力電圧ｖ０も温度依存性
が無いものである。
−（４）である。すなわち、出力電圧ｖ０も温度依存性
が無いものである。
従って上記（４）式かられかるように、この実施例にあ
ｆっては、それぞれの抵抗の値を適宜に選択することに
より、温度依存性の無い電圧を自由に設定できる。
ｆっては、それぞれの抵抗の値を適宜に選択することに
より、温度依存性の無い電圧を自由に設定できる。
なお、本発明は上記の実施例に限定されるものではなく
、例えばトランジスタのＮＰＮとＰＮＰとを逆にしたも
の、ダイオードとしてトランジスタをダイオード接続し
たもの又はトランジスタと抵抗によるＶ□の逓倍回路を
用いたものが考えられ、又カレントミラー回路も種々の
ものが考えられる。
、例えばトランジスタのＮＰＮとＰＮＰとを逆にしたも
の、ダイオードとしてトランジスタをダイオード接続し
たもの又はトランジスタと抵抗によるＶ□の逓倍回路を
用いたものが考えられ、又カレントミラー回路も種々の
ものが考えられる。
以上述べたように本発明によれば、温度依存性が無く、
低電圧化が容易であシ、信号漏れに強い集積回路化に適
した電流源回路を提供できる。
低電圧化が容易であシ、信号漏れに強い集積回路化に適
した電流源回路を提供できる。
第１図は本発明の一実施例に係る電流源回路の回路構成
図、第２図は第１図の実施例の最も簡単な形を示す回路
構成図、第３図は本発明による電流源回路を用いて構成
した電圧源回路の回路構成図、第４図及び第５図はそれ
ぞれ従来の電流源回路を示す回路構成図である。 ｖＲｅｆ・・・基準電圧、Ｒ１−Ｒ５・・・抵抗、Ｄ・
・・ダイオード、Ｑ１〜Ｑ４・・・トランジスタ、Ｉｏ
・・・出力電流、ｖｏ・・・出力電圧、１０・・・カレ
ントミラー回路、１２・・・電流出力端。 出願人代理人 弁理士 鈴 江 武 彦第１図
第２図 第 ３囚 第４画 第５Ｕ３
図、第２図は第１図の実施例の最も簡単な形を示す回路
構成図、第３図は本発明による電流源回路を用いて構成
した電圧源回路の回路構成図、第４図及び第５図はそれ
ぞれ従来の電流源回路を示す回路構成図である。 ｖＲｅｆ・・・基準電圧、Ｒ１−Ｒ５・・・抵抗、Ｄ・
・・ダイオード、Ｑ１〜Ｑ４・・・トランジスタ、Ｉｏ
・・・出力電流、ｖｏ・・・出力電圧、１０・・・カレ
ントミラー回路、１２・・・電流出力端。 出願人代理人 弁理士 鈴 江 武 彦第１図
第２図 第 ３囚 第４画 第５Ｕ３
Claims (1)
- トランジスタのベースを基準電圧に第１の抵抗と（ｍ＋
ｎ）個のダイオードとの縦続接続を介して接続し、前記
トランジスタのベースを基準電位に前記第１の抵抗と同
じ抵抗値の第２の抵抗と（ｍ−ｎ）個のダイオードとの
縦続接続を介して接続し、前記トランジスタのエミッタ
を前記基準電圧に第３の抵抗と（ｎ−１）個のダイオー
ドとの縦続接続を介して接続し、前記トランジスタのコ
レクタにカレントミラー回路を接続し、前記カレントミ
ラー回路の出力端から電流を得ることを特徴とする電流
源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066805A JPS61225908A (ja) | 1985-03-30 | 1985-03-30 | 電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60066805A JPS61225908A (ja) | 1985-03-30 | 1985-03-30 | 電流源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61225908A true JPS61225908A (ja) | 1986-10-07 |
| JPH0332924B2 JPH0332924B2 (ja) | 1991-05-15 |
Family
ID=13326447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60066805A Granted JPS61225908A (ja) | 1985-03-30 | 1985-03-30 | 電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61225908A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693305B2 (en) * | 2001-01-18 | 2004-02-17 | Kabushiki Kaisha Toshiba | Semiconductor device formed by cascade-connecting a plurality of diodes |
| JP2015203941A (ja) * | 2014-04-14 | 2015-11-16 | 日本電信電話株式会社 | 定電流回路 |
-
1985
- 1985-03-30 JP JP60066805A patent/JPS61225908A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693305B2 (en) * | 2001-01-18 | 2004-02-17 | Kabushiki Kaisha Toshiba | Semiconductor device formed by cascade-connecting a plurality of diodes |
| JP2015203941A (ja) * | 2014-04-14 | 2015-11-16 | 日本電信電話株式会社 | 定電流回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0332924B2 (ja) | 1991-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS61225908A (ja) | 電流源回路 | |
| JPS58124964A (ja) | 電圧検出回路 | |
| JP3643389B2 (ja) | 定電圧回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPH0232644B2 (ja) | ||
| JP2681999B2 (ja) | 電圧フォロア回路および電圧電流変換回路 | |
| JPS6033616Y2 (ja) | 増幅装置 | |
| JPH03283907A (ja) | 電圧フォロワ回路 | |
| JPS61140209A (ja) | 電流源回路 | |
| JPS58168311A (ja) | 組み合わせエミツタフオロワ回路 | |
| JPS6325769Y2 (ja) | ||
| JPS63302609A (ja) | 差動増幅回路 | |
| JPS6242605A (ja) | 振幅制限回路 | |
| JPS59119910A (ja) | レベルシフト回路付増幅器 | |
| JPS60142711A (ja) | 定電流発生回路 | |
| JPS62165224A (ja) | 定電流回路 | |
| JPH02305008A (ja) | 微小電流源 | |
| JPS6018009A (ja) | 差動増幅器 | |
| JPH03117008A (ja) | 電流ミラー回路 | |
| JPS6342510A (ja) | 増幅器 | |
| JPS63275217A (ja) | ヒステリシスコンパレ−タ回路 | |
| JPH05283948A (ja) | 電圧制御型利得可変増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |