JPS58168311A - 組み合わせエミツタフオロワ回路 - Google Patents
組み合わせエミツタフオロワ回路Info
- Publication number
- JPS58168311A JPS58168311A JP5020882A JP5020882A JPS58168311A JP S58168311 A JPS58168311 A JP S58168311A JP 5020882 A JP5020882 A JP 5020882A JP 5020882 A JP5020882 A JP 5020882A JP S58168311 A JPS58168311 A JP S58168311A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- output
- input
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はPNP又はNPN屋トランジスタを入力段とし
、出力段に逆極性のトランジスタを用いエンツタ7才ロ
ワ回路を縦続接続となるように組み合わせ、入力端子と
出力端子の電位が同じになるようにした組み合わせエミ
ツタ7オロワ回路に関する。
、出力段に逆極性のトランジスタを用いエンツタ7才ロ
ワ回路を縦続接続となるように組み合わせ、入力端子と
出力端子の電位が同じになるようにした組み合わせエミ
ツタ7オロワ回路に関する。
直流増幅器や超低周波増幅器は、他の増幅器と縦続接続
する場合、その前後を直流分を切るための結合コンデン
サで結合する必要がおる。しかしこの方法は、今日、電
子機器の小型化、電子回路の集積回路化において、極め
て無理であり、これら容量を省略し、増幅器を直結する
のが特に有効である。これを実現するためには、各増幅
器の入力端子と出力端子の無信号時の電位差が零である
ことが必要である。
する場合、その前後を直流分を切るための結合コンデン
サで結合する必要がおる。しかしこの方法は、今日、電
子機器の小型化、電子回路の集積回路化において、極め
て無理であり、これら容量を省略し、増幅器を直結する
のが特に有効である。これを実現するためには、各増幅
器の入力端子と出力端子の無信号時の電位差が零である
ことが必要である。
このような要求から、入力端子と出力端子の電位差が零
となる組み合せエミツタ7オロワ回路が従来いくつか提
案されてはいるが、いずれも極性の違いから、理論的に
も、かならずしも零にはならなかった。
となる組み合せエミツタ7オロワ回路が従来いくつか提
案されてはいるが、いずれも極性の違いから、理論的に
も、かならずしも零にはならなかった。
第1図は、従来のエミツタ7オロワ回路で6る。
この回路では、ト2/ジスタOペース会エミッタ間の順
方肉電圧VlNだけ入力端子と出力端子との間に電位差
が生じ、この電位差をなくすのは、不可能である。
方肉電圧VlNだけ入力端子と出力端子との間に電位差
が生じ、この電位差をなくすのは、不可能である。
第2図は、第1図で生じた出力のベース−エ擢ツタ間電
圧Vmmt−人力段と逆の極性のトランジスタを縦続接
続することによ)、相殺し、入力端子と出力端子間の電
位差を零にしようという回路でhシ、従来よ9、用いら
れてiる。この回路は、入力段のトランジスタりと出力
段トランジスタりの特性が揃うことによJ)、VIIP
をvII!INで相殺しVamp −VIIN :0を
実現している。トランジスタQ2とトランジスタQ3の
特性金揃えるために、無信号時に両方へ流れる電源が等
しくシ、その丸めには、おのおのが (但し、v重は@源“電圧、vllはエミッタ・ベース
間電圧、■ムは無信号時の入出力端子の電圧)という条
件を満足するような関係でなければいけない。言いかえ
るなら、との条件を満足し得えない場合は入力端子と出
力端子間の電位差が零とはならないことを意味し、おの
おの値が温度によシ変化し九場合は、やはシ零にはなら
ないことでめシ、実際においては、かなシ信頼性が低く
なる。
圧Vmmt−人力段と逆の極性のトランジスタを縦続接
続することによ)、相殺し、入力端子と出力端子間の電
位差を零にしようという回路でhシ、従来よ9、用いら
れてiる。この回路は、入力段のトランジスタりと出力
段トランジスタりの特性が揃うことによJ)、VIIP
をvII!INで相殺しVamp −VIIN :0を
実現している。トランジスタQ2とトランジスタQ3の
特性金揃えるために、無信号時に両方へ流れる電源が等
しくシ、その丸めには、おのおのが (但し、v重は@源“電圧、vllはエミッタ・ベース
間電圧、■ムは無信号時の入出力端子の電圧)という条
件を満足するような関係でなければいけない。言いかえ
るなら、との条件を満足し得えない場合は入力端子と出
力端子間の電位差が零とはならないことを意味し、おの
おの値が温度によシ変化し九場合は、やはシ零にはなら
ないことでめシ、実際においては、かなシ信頼性が低く
なる。
これを改良して、第3図のような組み合せエンツタフォ
ロワ回路が考えられた。
ロワ回路が考えられた。
この回路は、カレントミラー構成をしているトランジス
タQ6 * Q7により、トランジスタQ4.Q5に等
しい電流を流してやシ、電源電圧の変動、R9Vmya
の温度変化に関係なく1位差を零に保つことができるよ
うにした回路である。入力段のトランジスタQ4に流れ
る電流をIlとするとQ4のペース・エミッタ間電圧は
、次式で表わされる。
タQ6 * Q7により、トランジスタQ4.Q5に等
しい電流を流してやシ、電源電圧の変動、R9Vmya
の温度変化に関係なく1位差を零に保つことができるよ
うにした回路である。入力段のトランジスタQ4に流れ
る電流をIlとするとQ4のペース・エミッタ間電圧は
、次式で表わされる。
入力段のI、はカレントミラー回路により、出力段の電
流工!と等しくなシ、同様にQ5のベースエミッタ間電
圧も次式で表わされろ。
流工!と等しくなシ、同様にQ5のベースエミッタ間電
圧も次式で表わされろ。
入力扇子と出力端子の電位差が零になるには、次の関係
が成り立たなければいけない。
が成り立たなければいけない。
つtJ、Vi+nyと■mmmが等しいことで、その之
めには、IsrとIixが等しくなければいけないOI
sは、トランジスタの極性、デバイスで異なる。この回
路において、入力段と出力段のトランジスタの極性が違
うのでIsrとl1lllは等しくならず、最終的に無
信号時においても、入力端子と出力端子の電位差はわず
かく生じる。
めには、IsrとIixが等しくなければいけないOI
sは、トランジスタの極性、デバイスで異なる。この回
路において、入力段と出力段のトランジスタの極性が違
うのでIsrとl1lllは等しくならず、最終的に無
信号時においても、入力端子と出力端子の電位差はわず
かく生じる。
これは、極性の違う、言いかえるなら4I性の違う、ト
ランジスタに、む9や)同じ電流を流したため、入力段
と出力段のトランジスタの特性の違いの分だけオフセッ
トとして生じたものである。
ランジスタに、む9や)同じ電流を流したため、入力段
と出力段のトランジスタの特性の違いの分だけオフセッ
トとして生じたものである。
本発明はこのような点に鑑みてなされたもので、前述の
ようなトランジスタの極性のちがいで生じる電位差を打
ち消すことができる組み合わせエミツタ7オロワ回路を
提供すること全目的とするものである。また本発明はこ
のようなエンツタフォロワ回路を少ない素子数で実現す
ること全目的とするものでらる。
ようなトランジスタの極性のちがいで生じる電位差を打
ち消すことができる組み合わせエミツタ7オロワ回路を
提供すること全目的とするものである。また本発明はこ
のようなエンツタフォロワ回路を少ない素子数で実現す
ること全目的とするものでらる。
本発明はトランジスタの極性の違いをカレントミラー回
路で補正することにより、入出力の電位差を打ち消すよ
うにしたものである。
路で補正することにより、入出力の電位差を打ち消すよ
うにしたものである。
以下本発明を図面を参照して詳細に説明する。
第4図は本発明の一実施例を示すものである。
図において入力端子11は第1のPNP)ランラスタ1
20ペースに接続されている。この第1のPNPト9/
ジスタ12のエミッタは抵抗13を介して電源14に接
続され、コレクタは第2のPNP )ランジスタ15の
ニオツタに接続されている。このII2のPNP)7ン
ジスタ150ベースとコレクタは共通接続されておシ、
いわゆるダイオード−トランジスタとして動作する。
20ペースに接続されている。この第1のPNPト9/
ジスタ12のエミッタは抵抗13を介して電源14に接
続され、コレクタは第2のPNP )ランジスタ15の
ニオツタに接続されている。このII2のPNP)7ン
ジスタ150ベースとコレクタは共通接続されておシ、
いわゆるダイオード−トランジスタとして動作する。
また前記第1C)PNP)ランジスタ12の工電ツタは
第1ONPN) 9ンジスタ16のベースに接続されて
いる。この第1のNPN )ランジスタ16はコレクタ
が前記電源14に接続され、エミッタが出力端子17に
接続されている。また前記第1のPNPト、9ンジスタ
12のコレクタは第2ONPNトランジスタ18のベー
スに接続されている。この第2のNPN)ランジスタ1
8のエミッタは前記第2のPNP )ランジスタ15の
コレクタに接続され、コレクタは#11のNPNIIン
ジスタ16のエミッタに接続されている。
第1ONPN) 9ンジスタ16のベースに接続されて
いる。この第1のNPN )ランジスタ16はコレクタ
が前記電源14に接続され、エミッタが出力端子17に
接続されている。また前記第1のPNPト、9ンジスタ
12のコレクタは第2ONPNトランジスタ18のベー
スに接続されている。この第2のNPN)ランジスタ1
8のエミッタは前記第2のPNP )ランジスタ15の
コレクタに接続され、コレクタは#11のNPNIIン
ジスタ16のエミッタに接続されている。
1記構成において第1のPNPトランジスタ12のベー
スエミッタ間電圧をv1層デ、コレクタ電流t−I、、
@1のNPN)ランジスタ16のベース・エンツタ間電
圧會VIIN1 コレクタ電流金工、とし九とき入力段
トランジスタ12のベース・エミッタ間電圧は次式で表
わされる。
スエミッタ間電圧をv1層デ、コレクタ電流t−I、、
@1のNPN)ランジスタ16のベース・エンツタ間電
圧會VIIN1 コレクタ電流金工、とし九とき入力段
トランジスタ12のベース・エミッタ間電圧は次式で表
わされる。
これは、第2のPNPトランジスタ15のベース・エミ
ッタ間電圧と等しく、第2ONPN)ランジス118O
ペース・エミッタ間電圧となり、出力段の電流は次式で
求まる。
ッタ間電圧と等しく、第2ONPN)ランジス118O
ペース・エミッタ間電圧となり、出力段の電流は次式で
求まる。
ランジスタ18の
ベース・エミッタ
間電圧
となる。つまり、入力段I、と出力側■、とは、等しく
はならない。と式を次式へ代入すると、となシ、Vll
llとVIIPが等しくな9、無信号時に入力端子と出
力端子の電位差はなくなる。又従来と等しい素子数で実
現で専る。
はならない。と式を次式へ代入すると、となシ、Vll
llとVIIPが等しくな9、無信号時に入力端子と出
力端子の電位差はなくなる。又従来と等しい素子数で実
現で専る。
このように本発明によるとトランジスタの極性の違いを
カレントミラー回路により補正することによシ、入出力
端子間に生じる電位差管零にすることができる。を九従
来と等しい素子数で実現できるので電子機器の集積回路
化、小型化に特に有効である。また本回路は、かなり高
精度の回路へも応用可能であ・〕、極めて汎用性の高い
ものである。
カレントミラー回路により補正することによシ、入出力
端子間に生じる電位差管零にすることができる。を九従
来と等しい素子数で実現できるので電子機器の集積回路
化、小型化に特に有効である。また本回路は、かなり高
精度の回路へも応用可能であ・〕、極めて汎用性の高い
ものである。
k、記実施例では入力段にPNP )ツ/ジスタ、出力
段にNPN)ランジスタを用い穴場合を示したが第5図
に示すように入力段にNPNトランジスタ51,52、
出力段にPNP)jンジスタ53.54を用いて構成す
ることも可能である。
段にNPN)ランジスタを用い穴場合を示したが第5図
に示すように入力段にNPNトランジスタ51,52、
出力段にPNP)jンジスタ53.54を用いて構成す
ることも可能である。
第1図は従来のエミッタフォロワ回路を示す図第2図お
よび第3図はそれぞれ従来の組み合わせエミッタフォロ
ワ回路を示す図、第4図および第5図はそれぞれ本発明
の組み合わせエミツタ7オロワ回路の実施例を示す図で
ある。 12.15,53.54・・・PNPトランジスタ16
.18,51,52・・・NPNトランジスタ13.5
5・・・抵抗 代理人 弁理士 則 近 麿 佑(ほか1名)第4図 りり 5 第5図
よび第3図はそれぞれ従来の組み合わせエミッタフォロ
ワ回路を示す図、第4図および第5図はそれぞれ本発明
の組み合わせエミツタ7オロワ回路の実施例を示す図で
ある。 12.15,53.54・・・PNPトランジスタ16
.18,51,52・・・NPNトランジスタ13.5
5・・・抵抗 代理人 弁理士 則 近 麿 佑(ほか1名)第4図 りり 5 第5図
Claims (1)
- PNP又はNPN型ト2ンジスタを入力段とし出力段に
逆極性のトランジスタを用いエミツタ7オロワ回路を縦
続接続となるように組み合わせ、入力端子と出力端子の
電位が同じになるようにしり、組ミ合せエミツタフオ四
ワ回路において、入力段トランジスタのコレクタと電源
の間に、入力段のトランジスタと同じ極性のペースとコ
レクタを7ヨートし九ダイオード・トランジスタを入れ
、出力段のトランジスタのエミッタ出力と電源の間に、
電流吸込み及び、送多出しの働きをする出力段のトラン
ジスタと同じ極性のトランジスタを入れ、ペース電圧を
入力段のダイオード・トランジスタのエミッタから受け
るように接続されることを特徴とする組み合わせエミツ
タ7オロワ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5020882A JPS58168311A (ja) | 1982-03-30 | 1982-03-30 | 組み合わせエミツタフオロワ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5020882A JPS58168311A (ja) | 1982-03-30 | 1982-03-30 | 組み合わせエミツタフオロワ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58168311A true JPS58168311A (ja) | 1983-10-04 |
Family
ID=12852679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5020882A Pending JPS58168311A (ja) | 1982-03-30 | 1982-03-30 | 組み合わせエミツタフオロワ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58168311A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5623230A (en) * | 1995-09-07 | 1997-04-22 | Lucent Technologies Inc. | Low-offset, buffer amplifier |
US6607384B1 (en) | 1999-10-20 | 2003-08-19 | Nakanishi Inc. | Lighting device for dental or medical instrument, and dental or medical instrument having lighting device |
JP2007267275A (ja) * | 2006-03-29 | 2007-10-11 | Denso Corp | トランジスタ回路 |
-
1982
- 1982-03-30 JP JP5020882A patent/JPS58168311A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5623230A (en) * | 1995-09-07 | 1997-04-22 | Lucent Technologies Inc. | Low-offset, buffer amplifier |
US6607384B1 (en) | 1999-10-20 | 2003-08-19 | Nakanishi Inc. | Lighting device for dental or medical instrument, and dental or medical instrument having lighting device |
EP1093765B2 (en) † | 1999-10-20 | 2013-04-03 | Nakanishi Inc. | Lighting device for dental or medical instrument |
JP2007267275A (ja) * | 2006-03-29 | 2007-10-11 | Denso Corp | トランジスタ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
KR960000774B1 (ko) | 브릿지 증폭기 | |
US4451800A (en) | Input bias adjustment circuit for amplifier | |
CA2102721A1 (en) | Differential Gain Stage for Use in a Standard Bipolar ECL Process | |
JPS58168311A (ja) | 組み合わせエミツタフオロワ回路 | |
US4906915A (en) | Voltage to absolute value current converter | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
US5357188A (en) | Current mirror circuit operable with a low power supply voltage | |
US4017749A (en) | Transistor circuit including source voltage ripple removal | |
JPH021408B2 (ja) | ||
JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
JPS631454Y2 (ja) | ||
JPH04127703A (ja) | 演算増幅回路 | |
JPS58181310A (ja) | 電圧利得制御増幅装置 | |
JPH03744Y2 (ja) | ||
JPS61295701A (ja) | 差動増幅回路型検波器 | |
SU1569945A1 (ru) | Усилитель посто нного тока | |
JPS61225908A (ja) | 電流源回路 | |
JPH0152927B2 (ja) | ||
JPS61184909A (ja) | 信号処理回路 | |
JPH0449289B2 (ja) | ||
JPH0252884B2 (ja) | ||
JPS61289724A (ja) | インタ−フエ−ス回路 | |
JPS6343408A (ja) | バイアス電圧発生回路 | |
JPS61287306A (ja) | アナログ加算回路 |