JP2007267275A - トランジスタ回路 - Google Patents

Abstract

【課題】低い電源電圧においても使用することができ、温度依存性を低減できるトランジスタ回路を提供する。
【解決手段】直列接続された同じ導電型で同じ構造を有してなる第１トランジスタＴ１と第３トランジスタＴ３が、接地電位側を第１トランジスタＴ１、電源電位側を第３トランジスタＴ３として、電源電位と接地電位の間に挿入配置され、第１トランジスタＴ１および第３トランジスタＴ３と逆の導電型で同じ構造を有してなる第４トランジスタＴ４と第２トランジスタＴ２が、接地電位側を第４トランジスタＴ４、電源電位側を第２トランジスタＴ２として、直列接続され、第１トランジスタＴ１の接地側端子と第４トランジスタＴ４の接地側端子とが、同電位で接続され、第２トランジスタＴ２の制御端子が、第１トランジスタＴ１と第３トランジスタＴ３の接続点Ｘに、同電位で接続されてなるトランジスタ回路１０とする。
【選択図】図１

Description

本発明は、トランジスタ素子を用いたトランジスタ回路に関するもので、特に温度依存性を低減したトランジスタ回路に関する。

トランジスタ素子を用いたトランジスタ回路は、例えば特開平５−３５３５１号公報（特許文献１）に開示されている定電流回路等、種々の電気回路に利用されている。一般的に、トランジスタ素子の素子特性には温度依存性があるため、それを用いたトランジスタ回路の回路特性も、構成要素であるトランジスタを介して、少なからず温度変化による影響を受ける。

このトランジスタ回路における温度依存性の問題を、具体的な例で説明する。
図１０（ａ）は、従来の定電流回路を簡略化して示した基本的なトランジスタ回路９０の回路図であり、図１０（ｂ）は、（ａ）の基本的な回路をより具体化したトランジスタ回路９１の回路図である。

図１０（ａ）に示すトランジスタ回路９０では、直列接続されたＰＮＰ型バイポーラトランジスタＴ１と抵抗Ｒ９が、接地電位側をトランジスタＴ１、電源電位側を抵抗Ｒ９として、電源電位Ｖ_ＣＣと接地電位の間に挿入配置されている。また、抵抗Ｒ１とＮＰＮ型バイポーラトランジスタＴ２が、接地電位側を抵抗Ｒ１、電源電位側をトランジスタＴ２として、直列接続されている。さらに、トランジスタＴ２の制御端子（ベース）は、トランジスタＴ１と抵抗Ｒ９の接続点Ｘに、同電位で接続されている。トランジスタ回路９０では、トランジスタＴ１の制御端子（ベース）に（基準）電圧Ｖ_ｒｅｆを入力して、抵抗Ｒ１を流れる電流Ｉ_Ｒ１（従ってトランジスタＴ２のコレクタ電流Ｉ_Ｃ２）を（基準）出力電流Ｉ_ｒｅｆ（＝Ｉ_Ｒ１＝Ｉ_Ｃ２）として取り出す。

図１０（ｂ）に示すトランジスタ回路９１では、トランジスタＴ２と電源電位Ｖ_ＣＣ１の間にカレントミラー回路Ｃ１が挿入されており、カレントミラー回路Ｃ１を介して、抵抗Ｒ１を流れる電流Ｉ_Ｒ１が、基準電流Ｉ_ｒｅｆ（＝Ｉ_Ｒ１＝Ｉ_Ｃ２）として取り出される。尚、図１０（ｂ）のトランジスタ回路９１には、一般的な５Ｖ以下の電源電圧Ｖ_ＣＣを用いることができる。

図１０（ａ），（ｂ）のトランジスタ回路９０，９１では、トランジスタＴ１，Ｔ２の電流増幅率を無限大として、トランジスタＴ１のベース・エミッタ間電圧をＶ_ＢＥ１、トランジスタＴ２のベース・エミッタ間電圧をＶ_ＢＥ２、抵抗Ｒ１の抵抗値をＲ_１とした時、上記出力電流Ｉ_ｒｅｆと入力電圧Ｖ_ｒｅｆの間に次の関係が成り立っている。

ここで、２つのトランジスタＴ１，Ｔ２のベース・エミッタ間電圧Ｖ_ＢＥ１，Ｖ_ＢＥ２に温度依存性がなく、これらの値が一致（Ｖ_ＢＥ１＝Ｖ_ＢＥ２）するようにトランジスタ回路９０，９１を設計すると、理想的な以下の定電流回路の関係が成り立つ。

次に、トランジスタ回路９０，９１の温度依存性を考慮する。２つのトランジスタＴ１，Ｔ２のコレクタ電流Ｉ_ｃは、ベース・エミッタ間電圧をＶ_ＢＥ、単位電荷をｑ、ボルツマン定数をｋ、絶対温度をＴとした時、次の式で表される。

数式３における係数Ｉ_ＣＳは、製造のプロセスに依存する定数である。２つのトランジスタＴ１，Ｔ２は、それぞれＰＮＰ型とＮＰＮ型であり、導電型が異なっている。従って、数式２における定数Ｉ_ＣＳも、ＰＮＰ型バイポーラトランジスタＴ１とＮＰＮ型バイポーラトランジスタＴ２で異なった値Ｉ_ＣＳＰ，Ｉ_ＣＳＮをとる。
数式３より、各トランジスタＴ１，Ｔ２に対応するベース・エミッタ間電圧Ｖ_ＢＥ１，Ｖ_ＢＥ２は、次式により表される。

２つのトランジスタＴ１，Ｔ２に対応する定数値Ｉ_ＣＳＰ，Ｉ_ＣＳＮは異なった値をとるため、たとえ各トランジスタＴ１，Ｔ２に流れる電流値Ｉ_Ｃ１，Ｉ_Ｃ２が一致（Ｉ_Ｃ１＝Ｉ_Ｃ２）するように設計しても、数式４と数式５より、２つのトランジスタＴ１，Ｔ２に対応するベース・エミッタ間電圧Ｖ_ＢＥ１，Ｖ_ＢＥ２は異なった温度依存性を示す。一般的には、製造のプロセス条件を制御して２つのトランジスタＴ１，Ｔ２に対応する定数Ｉ_ＣＳＰ，Ｉ_ＣＳＮを一致させ、ベース・エミッタ間電圧Ｖ_ＢＥ１，Ｖ_ＢＥ２の温度依存性を揃えることは困難である。別の見方をすれば、所定温度で２つのトランジスタＴ１，Ｔ２のベース・エミッタ間電圧Ｖ_ＢＥ１，Ｖ_ＢＥ２が一致するように各トランジスタＴ１，Ｔ２に流れる電流値Ｉ_Ｃ１，Ｉ_Ｃ２を設計しても、温度が変化すると、各トランジスタＴ１，Ｔ２のベース・エミッタ間電圧は異なった値となってしまう。

従って、図１０（ａ），（ｂ）のトランジスタ回路９０，９１では、一般的に、各トランジスタＴ１，Ｔ２のベース・エミッタ間電圧の温度変分ΔＶ_ＢＥ１，ΔＶ_ＢＥ２は異なった値となる。すなわち、

である。また、数式１の関係において、温度による変分をとると、

の関係がある。
従って、数式６と数式７より、図１０（ａ），（ｂ）の定電流回路９０，９１では温度変化があると出力電流Ｉ_ｒｅｆも一定値とならず、温度によって変化（ΔＩ_ｒｅｆ≠０）してしまう。
特開平５−３５３５１号公報

図１１は、従来の別の定電流回路（トランジスタ回路）９２の回路図である。
図１１に示す定電流回路９２は、２個のＮＰＮ型バイポーラトランジスタＴ１１，Ｔ１２、抵抗Ｒ１１〜Ｒ１３、ツェナーダイオードＺＤ、および２組のカレントミラー回路Ｃ１１，Ｃ１２で構成されている。

図１１の定電流回路９２では、ツェナーダイオードＺＤの正の温度特性を利用して、前述した図１０（ａ），（ｂ）の定電流回路９０，９１における基準電流Ｉ_ｒｅｆの温度依存の問題を改善している。一方、図１１の定電流回路９２では、ツェナーダイオードＺＤを用いるために、６Ｖ以上の電源電圧Ｖ_ＣＣｈが必要である。従って、図１１の定電流回路９２は、図１０（ｂ）の定電流回路９１のように、一般的に用いられる５Ｖ以下の電源電圧Ｖ_ＣＣでは使用することができない。

そこで本発明は、トランジスタ素子を用いたトランジスタ回路であって、低い電源電圧においても使用することができ、温度依存性を低減できるトランジスタ回路を提供することを目的としている。

請求項１に記載のトランジスタ回路は、直列接続された同じ導電型で同じ構造を有してなる第１トランジスタと第３トランジスタが、接地電位側を第１トランジスタ、電源電位側を第３トランジスタとして、電源電位と接地電位の間に挿入配置され、前記第１トランジスタおよび第３トランジスタと逆の導電型で同じ構造を有してなる第４トランジスタと第２トランジスタが、接地電位側を第４トランジスタ、前記電源電位側を第２トランジスタとして、直列接続され、前記第１トランジスタの接地側端子と前記第４トランジスタの接地側端子とが、同電位で接続され、前記第２トランジスタの制御端子が、前記第１トランジスタと第３トランジスタの接続点に、同電位で接続されてなることを特徴としている。

上記トランジスタ回路は、電源電位と接地電位の間に直列接続された第１トランジスタと第３トランジスタが挿入配置されているだけであり、一般的に利用される５Ｖ以下の低い電源電圧においても使用することができる。

また、上記トランジスタ回路では、４個のトランジスタのうち、異なる導電型の一方の組（例えば第１トランジスタと第２トランジスタ）を基準電流あるいは基準電圧を得るための回路素子として利用し、異なる導電型のもう一方のトランジスタの組（例えば第３トランジスタと第４トランジスタ）を、温度変化を抑制するための回路素子として利用することができる。すなわち、第３トランジスタと第４トランジスタの制御端子の電圧を適宜設定し、第１トランジスタと第２トランジスタの温度特性をキャンセルするようにして、全体として、基準電流あるいは基準電圧の温度依存性を抑制することができる。

以上のようにして、上記トランジスタ回路は、トランジスタ素子を用いたトランジスタ回路であって、低い電源電圧においても使用することができ、温度依存性を低減できるトランジスタ回路とすることができる。

上記トランジスタ回路は、例えば請求項２に記載のように、前記第４トランジスタに、抵抗が並列接続され、前記第３トランジスタと第４トランジスタの制御電圧が、等しく設定されてなるように構成することができる。これによって、上記トランジスタ回路においては、第４トランジスタに並列接続された抵抗に流れる電流の温度依存性を抑制することができる。

請求項３に記載のように、前記トランジスタ回路は、定電流回路とすることができ、前記第２トランジスタの制御端子を入力端子とし、前記抵抗を流れる電流と等しい値の電流を、カレントミラー回路を用いて、出力電流として取り出すことができる。
この定電流回路は、前述したように、低い電源電圧においても使用することができ、出力電流（基準電流）の温度依存性を低減した定電流回路とすることができる。

一方、請求項４に記載のように、上記トランジスタ回路は、電圧バッファ回路とすることもでき、前記第２トランジスタの制御端子を入力端子とし、出力電圧を、前記第４トランジスタと第２トランジスタの接続点から取り出すこともできる。
この電圧バッファ回路についても、前述したように４個のトランジスタのうち異なる導電型の一方の組を、基準電圧を得るための回路素子として利用し、異なる導電型のもう一方のトランジスタの組を、温度変化を抑制するための回路素子として利用する。これによって、低い電源電圧においても使用することができ、出力電圧の温度依存性を低減した電圧バッファ回路とすることができる。

上記トランジスタ回路は、例えば請求項５に記載のように、前記トランジスタが、いずれも、バイポーラトランジスタであるように構成することができる。この場合には、請求項６に記載のように、前記第１トランジスタと第３トランジスタが、ＰＮＰ型バイポーラトランジスタであり、前記第２トランジスタと第４トランジスタが、ＮＰＮ型バイポーラトランジスタであることが好ましい。これによれば、接地電位に近い側で基準電流あるいは基準電圧を取り出すことができるため、電源電位の変動の影響を受け難くすることができる。

上記トランジスタ回路は、例えば請求項７に記載のように、前記トランジスタが、いずれも、ＭＯＳトランジスタであるように構成することもできる。この場合にも、電源電位の変動の影響を受け難くするためには、請求項８に記載のように、前記第１トランジスタと第３トランジスタが、Ｐチャネル型ＭＯＳトランジスタであり、前記第２トランジスタと第４トランジスタが、Ｎチャネル型ＭＯＳトランジスタであることが好ましい。

上記トランジスタ回路は、例えば請求項９に記載のように、前記第３トランジスタと前記第４トランジスタの制御電位が、それぞれ、接地電位と電源電位の間に直列接続されたダイオードと抵抗の接続点から供給されるように構成することができる。

以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図１（ａ）は、本発明のトランジスタ回路の基本的な構成を示す図で、トランジスタ回路１０の回路図であり、図１（ｂ）は、図１（ａ）の基本的な回路をより具体化した例で、トランジスタ回路（定電流回路）１１の回路図である。尚、図１（ａ），（ｂ）に示すトランジスタ回路１０，１１において、図１０（ａ）に示したトランジスタ回路９０と同様の部分については、同じ符号を付した。図１（ｂ）のトランジスタ回路１１は、図１（ａ）のトランジスタ回路１０の第４トランジスタＴ４に、電圧−電流変換を行うための抵抗Ｒ２が並列接続された構成となっている。

図１（ａ）に示すトランジスタ回路１０では、直列接続された同じＰＮＰ導電型で同じ構造を有してなるトランジスタＴ１とトランジスタＴ３が、接地電位側をトランジスタＴ１、電源電位側をトランジスタＴ３として、電源電位Ｖ_ＣＣと接地電位の間に挿入配置されている。また、トランジスタＴ１，Ｔ３と逆のＮＰＮ導電型で同じ構造を有してなるトランジスタＴ４とトランジスタＴ２が、接地電位側をトランジスタＴ４、電源電位側をトランジスタＴ２として、直列接続されている。上記構成は、別の言い方をすれば、バイポーラトランジスタＴ１，Ｔ２のエミッタ側に、それぞれ、同じ導電型のバイポーラトランジスタＴ３，Ｔ４が接続された構成である。さらに、トランジスタ回路１０では、トランジスタＴ１の接地側端子（コレクタ端子）とトランジスタＴ４の接地側端子（エミッタ端子）とが、同電位で接続されている。また、トランジスタＴ２の制御端子（ベース端子）が、トランジスタＴ１とトランジスタＴ３の接続点Ｘに、同電位で接続されている。

図１（ａ）に示すトランジスタ回路１０は、電源電位Ｖ_ＣＣと接地電位の間に直列接続されたトランジスタＴ１とトランジスタＴ３が挿入配置されているだけであり、一般的に利用される５Ｖ以下の低い電源電圧においても使用することができる。

また、図１（ａ）のトランジスタ回路１０では、後述するように、４個のトランジスタＴ１〜Ｔ４のうち、異なる導電型の一方の組（例えばトランジスタＴ１とトランジスタＴ２）を、基準電流あるいは基準電圧を得るための回路素子として利用し、異なる導電型のもう一方のトランジスタの組（例えばトランジスタＴ３とトランジスタＴ４）を、温度変化を抑制するための回路素子として利用することができる。すなわち、トランジスタＴ３とトランジスタＴ４の制御端子（ベース端子）の電圧Ｖ_Ｂ３，Ｖ_Ｂ４を適宜設定し、トランジスタＴ１とトランジスタＴ２の温度特性をキャンセルするようにして、全体として、基準電流あるいは基準電圧の温度依存性を抑制することができる。

次に、上記トランジスタ回路１０における温度依存性の抑制作用を、図１（ｂ）に示すトランジスタ回路１１を用いて、具体的に説明する。

図１（ｂ）のトランジスタ回路１１において、各トランジスタＴ１〜Ｔ４のコレクタ電流をＩ_Ｃ１〜Ｉ_Ｃ４，抵抗Ｒ２を流れる電流をＩ_ｒｅｆとする。ここで、トランジスタＴ１とトランジスタＴ３およびトランジスタＴ２とトランジスタＴ４は、それぞれ直列接続されているため、Ｉ_Ｃ１＝Ｉ_Ｃ３，Ｉ_Ｃ２＝Ｉ_Ｃ４＋Ｉ_ｒｅｆの関係が成り立っている。

また、前述した数式４と同様にして、トランジスタＴ１，Ｔ３において、ベース・エミッタ間電圧Ｖ_ＢＥとコレクタ電流および温度Ｔの間には、次の関係が成り立つ。

である。ここで、前述したようにＩ_Ｃ１＝Ｉ_Ｃ３であり、トランジスタＴ１，Ｔ３は同じＰＮＰ型の構造で製造プロセスも同じであるため、数式８と数式９は共通の定数Ｉ_ＣＳＰを持っている。従って、Ｖ_ＢＥ１＝Ｖ_ＢＥ３であり、温度による変分ΔＶ_ＢＥ１，ΔＶ_ＢＥ３も一致して、

となる。

一方、トランジスタＴ２，Ｔ４については、

である。ここで、Ｉ_Ｃ２＝Ｉ_Ｃ４＋Ｉ_ｒｅｆであるが、数式１１と数式１２のベース・エミッタ間電圧Ｖ_ＢＥ２，Ｖ_ＢＥ４にはそれらの対数が乗じられるため、温度による変分ΔＶ_ＢＥ１，ΔＶ_ＢＥ３もほぼ一致して、

となる。

次に、図１（ｂ）のトランジスタ回路１１においては、トランジスタＴ３とトランジスタＴ４の制御電圧である制御端子（ベース端子）にかかる電圧Ｖ_Ｂ３，Ｖ_Ｂ４を任意に設定できるため、

となるように設定する。このとき、数式９と数式１２における右辺の対数の括弧内が等しくなるため、温度による変分ΔＶ_ＢＥ３，ΔＶ_ＢＥ４も一致して、

となる。尚、数式１４の関係は、電位間の関係Ｖ_Ｂ３＝Ｖ_ＣＣ−Ｖ_ＢＥ３＝Ｖ_ＣＣ−Ｖ_ＢＥ４＝Ｖ_ＣＣ−Ｖ_Ｂ４と同等である。

次に、図１（ｂ）のトランジスタ回路１１において、抵抗Ｒ２を流れる電流をＩ_ｒｅｆの温度依存性を考察する。
図１（ｂ）のトランジスタ回路１１では、図１０（ａ），（ｂ）のトランジスタ回路９０，９１と同様に、抵抗Ｒ２の抵抗値をＲ_２とした時、上記出力電流Ｉ_ｒｅｆと入力電圧Ｖ_ｒｅｆの間に次の関係が成り立っている。

すなわち、図１（ｂ）のトランジスタ回路１１では、トランジスタＴ１に入力される電圧Ｖ_ｒｅｆは、トランジスタＴ１でアップレベルシフトされ、接続点Ｘの電位（従ってトランジスタＴ２のベース電位）は、トランジスタＴ１のベース・エミッタ間電圧Ｖ_ＢＥ１だけ高くなって、Ｖ_ｒｅｆ＋Ｖ_ＢＥ１となる。次に、接続点Ｙの電位（従って抵抗Ｒ２にかかる電圧Ｖ_Ｒ２）は、トランジスタＴ２でダウンレベルシフトされ、トランジスタＴ２のベース・エミッタ間電圧Ｖ_ＢＥ２だけ低くなって、Ｖ_ｒｅｆ＋Ｖ_ＢＥ１−Ｖ_ＢＥ２となる。接続点Ｙの電位は、抵抗Ｒ２にかかる電圧Ｖ_Ｒ２であり、これより、抵抗Ｒ２を流れる電流Ｉ_ｒｅｆは、数式１６で与えられる。数式１６は、接続点Ｙの電位（抵抗Ｒ２にかかる電圧Ｖ_Ｒ２）を抵抗Ｒ２で電圧・電流変換することによって、出力電流Ｉ_ｒｅｆを発生させていることを意味している。

トランジスタ回路１１の数式１５の関係において温度による変分をとると、前述した数式７と同様の関係である、以下の数式が得られる。

ここで、従来の図１０（ａ），（ｂ）のトランジスタ回路９０，９１では、一般的にトランジスタＴ１，Ｔ２のベース・エミッタ間電圧の温度変分ΔＶ_ＢＥ１，ΔＶ_ＢＥ２に数式６の関係が成り立つため、ΔＩ_ｒｅｆ≠０で、出力電流Ｉ_ｒｅｆが温度変化した。一方、図１（ｂ）のトランジスタ回路１１では、数式１０，１３、１５の関係が成り立っている。従って、

となり、出力電流Ｉ_ｒｅｆの温度変化を抑制することができる。

以上のようにして、図１（ｂ）のトランジスタ回路１１は、トランジスタ素子Ｔ１〜Ｔ４を用いたトランジスタ回路であって、低い電源電圧においても使用することができ、温度依存性を低減したトランジスタ回路となっている。また、トランジスタ回路１１は、定電流回路となっており、トランジスタＴ２の制御端子を入力端子とし、抵抗Ｒ２を流れる電流Ｉ_ｒｅｆと等しい値の電流を、次に示すようにカレントミラー回路を用いて、出力電流として取り出すことができる。

図２（ａ），（ｂ）は、図１（ｂ）のトランジスタ回路（定電流回路）１１をより具体化した例で、それぞれ、トランジスタ回路（定電流回路）１２，１３の回路図である。尚、図２（ａ），（ｂ）に示すトランジスタ回路１２，１３において、図１（ｂ）に示したトランジスタ回路１１と同様の部分については、同じ符号を付した。

図２（ａ）のトランジスタ回路１２は、図１（ｂ）のトランジスタ回路１１に対して、抵抗Ｒ２を流れる電流Ｉ_Ｒ２の抽出回路を追加した構成となっている。図２（ａ）のトランジスタ回路１２におけるトランジスタＴ５，Ｔ６の組は、カレントミラー回路の構成を持っており、各トランジスタＴ５，Ｔ６にはＩ_Ｃ４＋Ｉ_Ｒ２の電流が流れる。同様に、トランジスタＴ８，Ｔ９の組もカレントミラー回路の構成を持っており、各トランジスタＴ８，Ｔ９にＩ_Ｃ４＋Ｉ_Ｒ２−Ｉ_Ｃ７の電流が流れる。さらに、トランジスタＴ４，Ｔ７の組もカレントミラー回路の構成であるため、各トランジスタＴ４，Ｔ７に流れる電流は等しく、Ｉ_Ｃ４＝Ｉ_Ｃ７となる。従って、トランジスタＴ９を介して取り出される出力電流Ｉ_ｒｅｆは、Ｉ_ｒｅｆ＝Ｉ_Ｃ９＝Ｉ_Ｒ２となり、抵抗Ｒ２を流れる電流Ｉ_Ｒ２と等しい値の電流が取り出される。尚、前述したように、抵抗Ｒ２を流れる電流Ｉ_Ｒ２は温度依存性が低減されているため、トランジスタＴ９を介して取り出される出力電流Ｉ_ｒｅｆの温度依存性も低減されている。

図２（ｂ）のトランジスタ回路１３は、図２（ａ）のトランジスタ回路１２に対して、トランジスタＴ３，Ｔ４の制御電位であるベース電位Ｖ_Ｂ３，Ｖ_Ｂ４の発生回路を追加した構成となっている。図２（ｂ）のトランジスタ回路１３では、トランジスタＴ３，Ｔ４のベース電位Ｖ_Ｂ３，Ｖ_Ｂ４が、それぞれ、接地電位と電源電位Ｖ_ＣＣ間に直列接続されたダイオードＤ１，Ｄ２と抵抗Ｒ３，Ｒ４の接続点Ａ，Ｂから供給されるように構成されている。トランジスタ回路１３におけるダイオードＤ１，Ｄ２と抵抗Ｒ３，Ｒ４の各値は、トランジスタＴ３，Ｔ４のベース電位Ｖ_Ｂ３，Ｖ_Ｂ４が前述したＶ_Ｂ３＝Ｖ_ＣＣ−Ｖ_Ｂ４の関係を満たすように設定される。尚、トランジスタＴ３，Ｔ４のベース電位Ｖ_Ｂ３，Ｖ_Ｂ４がＶ_Ｂ３＝Ｖ_ＣＣ−Ｖ_Ｂ４の関係を満足していれば、トランジスタ回路１３におけるダイオードＤ１，Ｄ２と抵抗Ｒ３，Ｒ４を別の能動素子や受動素子で置き換えることもできる。

次に、図２（ｂ）に示すトランジスタ回路１３の回路特性のシミュレーション結果を、図１０（ｂ）に示す従来のトランジスタ回路９１の回路特性と比較して示す。
図３〜図５は、出力電流Ｉ_ｒｅｆの温度依存性を評価した結果で、いずれのグラフにおいても、（ａ）が図１０（ｂ）の従来のトランジスタ回路９１に対するシミュレーション結果であり、（ｂ）が図２（ｂ）のトランジスタ回路１３に対するシミュレーション結果である。尚、トランジスタ回路９１のシミュレーションでは、基準とする電源電圧Ｖ_ｃｃを５Ｖとし、基準とする抵抗Ｒ１，Ｒ９の抵抗値をそれぞれ１０．５ｋΩ，５０ｋΩとしている。また、トランジスタ回路１３のシミュレーションでは、基準とする電源電圧Ｖ_ｃｃを５Ｖとし、基準とする抵抗Ｒ２，Ｒ３，Ｒ４の抵抗値をそれぞれ９ｋΩ，２００ｋΩ，２００ｋΩとしている。

図３（ａ），（ｂ）は、トランジスタ回路９１とトランジスタ回路１３における各抵抗Ｒ１，Ｒ９とＲ２〜Ｒ４が、それぞれ上記基準値にある場合について、出力電流Ｉ_ｒｅｆの温度依存性をシミュレートした結果である。尚、図３（ａ），（ｂ）では、トランジスタの製造ばらつきを考慮して、トランジスタ回路９１とトランジスタ回路１３にある全てのトランジスタに関して、電流増幅率ｈ_ｆｅが所定の基準値にある場合（＊１．０）および基準値の０．５倍（＊０．５）と２．０倍（＊２．０）にある場合のシミュレーション結果、および数式３〜５，８，９，１１，１２にある定数Ｉ_ＣＳ（Ｉ_ＣＳＰ，Ｉ_ＣＳＮ）が所定の基準値にある場合（＊１．０）および基準値の０．５倍（＊０．５）と２．０倍（＊２．０）にある場合のシミュレーション結果を同時に示している。

図３（ａ）と図３（ｂ）の結果より、トランジスタの電流増幅率ｈ_ｆｅと定数Ｉ_ＣＳ（Ｉ_ＣＳＰ，Ｉ_ＣＳＮ）がいずれの値にある場合においても、トランジスタ回路９１では出力電流が大きく温度に依存するのに対し、トランジスタ回路１３では出力電流の温度依存性が低減されている。従って、トランジスタ回路１３は、トランジスタ回路９１に較べて温度依存性が低減されることにより、各トランジスタの製造ばらつきに対しても回路特性のばらつきを低減できる回路となっている。

図４（ａ），（ｂ）と図５（ａ），（ｂ）のシミュレーションでは、図３（ａ），（ｂ）のシミュレーションに対して、トランジスタ回路９１とトランジスタ回路１３における各抵抗Ｒ１，Ｒ９とＲ２〜Ｒ４の製造ばらつきを考慮している。図４（ａ），（ｂ）は、トランジスタ回路９１とトランジスタ回路１３にある全ての抵抗の抵抗値が所定の基準値の０．７倍にある場合のシミュレーション結果である。図５（ａ），（ｂ）は、トランジスタ回路９１とトランジスタ回路１３にある全ての抵抗の抵抗値が所定の基準値の１．３倍にある場合のシミュレーション結果である。尚、図４（ａ），（ｂ）と図５（ａ），（ｂ）においても、トランジスタの製造ばらつきを考慮して、電流増幅率ｈ_ｆｅが所定の基準値にある場合（＊１．０）および基準値の０．５倍（＊０．５）と２．０倍（＊２．０）にある場合のシミュレーション結果を同時に示している。

図４（ａ），（ｂ）と図５（ａ），（ｂ）についても、図３（ａ），（ｂ）と同様の結果が得られ、トランジスタの電流増幅率ｈ_ｆｅと定数Ｉ_ＣＳ（Ｉ_ＣＳＰ，Ｉ_ＣＳＮ）がいずれの値にある場合においても、トランジスタ回路９１では出力電流が大きく温度に依存するのに対し、トランジスタ回路１３では出力電流の温度依存性が低減されている。従って、トランジスタ回路１３は、トランジスタ回路９１に較べて温度依存性が低減されることにより、各抵抗の製造ばらつきに対しても回路特性のばらつきを低減できる回路となっている。尚、図３〜５を比較してわかるように、トランジスタ回路９１とトランジスタ回路１３における各抵抗の抵抗値が所定の基準値からずれると出力電流の絶対値も所定の設計値からずれてしまうが、トランジスタ回路１３における出力電流の絶対値は、例えば抵抗Ｒ２のトリミングにより調整可能である。

図６（ａ），（ｂ）は、出力電流Ｉ_ｒｅｆの電源電圧依存性を評価した結果で、（ａ）が図１０（ｂ）の従来のトランジスタ回路９１に対するシミュレーション結果であり、（ｂ）が図２（ｂ）のトランジスタ回路１３に対するシミュレーション結果である。尚、図６（ａ），（ｂ）では、トランジスタ回路９１とトランジスタ回路１３における各抵抗Ｒ１，Ｒ９とＲ２〜Ｒ４をそれぞれの基準値とし、電流増幅率ｈ_ｆｅが所定の基準値にある場合（＊１．０）および基準値の０．５倍（＊０．５）と２．０倍（＊２．０）にある場合のシミュレーション結果を同時に示している。

図６（ａ），（ｂ）の結果より、トランジスタ回路９１とトランジスタ回路１３の出力電流は類似した電源電圧依存性を示しているが、トランジスタ回路１３では各トランジスタの製造ばらつきに対する影響が小さいため、出力電流の絶対値の広がりがトランジスタ回路９１に較べて小さくなっている。

図７（ａ）〜（ｃ）は、図２（ｂ）のトランジスタ回路１３について、それぞれ電源電圧Ｖ_ＣＣが４．５Ｖ，５．０Ｖ，５．５Ｖである場合の出力電流Ｉ_ｒｅｆの温度依存性をまとめた結果である。

各電源電圧に対する図７（ａ）〜（ｃ）の結果は、いずれも類似した温度特性となっており、トランジスタ回路１３の出力電流Ｉ_ｒｅｆは、電源電圧が変動してもほとんど影響ないことがわかる。

以上のようにして、図２（ｂ）に示すトランジスタ回路１３は、トランジスタ素子を用いた定電流回路であって、低い電源電圧においても使用することができ、出力電流（基準電流）の温度依存性を低減できるとともに、各トランジスタや抵抗の製造ばらつきや電源電圧変動の影響を受け難いトランジスタ回路となっていることがわかる。

以上、図１（ｂ）〜図７ではトランジスタ回路１１〜１３を定電流回路として利用する場合の例を示したが、図１（ａ）に示した基本的なトランジスタ回路１０は、電圧バッファ回路とすることもできる。図８は、その一例で、トランジスタ回路（電圧バッファ回路）２１の回路図である。尚、図８に示すトランジスタ回路２１において、図１（ａ）に示したトランジスタ回路１０と同様の部分については、同じ符号を付した。

図８のトランジスタ回路２１は、トランジスタＴ１の制御端子を基準電圧Ｖ_{ｒｅｆｉｎ}の入力端子とし、出力電圧Ｖ_{ｒｅｆｏｕｔ}を、トランジスタＴ４とトランジスタＴ２の接続点Ｙから取り出す構成となっている。このトランジスタ回路（電圧バッファ回路）１２についても、上記したトランジスタ回路（定電流回路）１１〜１３と同様に、４個のトランジスタＴ１〜Ｔ４のうち異なる導電型の一方の組（トランジスタＴ１，Ｔ２）を、基準電圧を得るための回路素子として利用し、異なる導電型のもう一方のトランジスタの組（トランジスタＴ３，Ｔ４）を、温度変化を抑制するための回路素子として利用する。これによって、上記トランジスタ回路（定電流回路）１１〜１３の場合と同様にして、出力電圧Ｖ_{ｒｅｆｏｕｔ}の温度依存性を抑制できることは言うまでもない。従って、図８のトランジスタ回路２１は、低い電源電圧においても使用することができ、出力電圧の温度依存性を低減した電圧バッファ回路とすることができる。尚、図８のトランジスタ回路２１は、簡易的な電圧バッファとして利用できるものの、駆動力が低いため、電源としてではなく、信号や電源ラインの分離等に好適である。また、オペアンプを用いないので、コンパクトできる特徴がある。

図９に示すトランジスタ回路２２は、図８のトランジスタ回路２１における各バイポーラトランジスタＴ１〜Ｔ４をＭＯＳトランジスタＭＴ１〜ＭＴ４に置き換えたトランジスタ回路である。このトランジスタ回路２２も、図８のトランジスタ回路２１と同様に、４個のトランジスタＭＴ１〜ＭＴ４のうち異なる導電型の一方の組（トランジスタＭＴ１，ＭＴ２）を、基準電圧を得るための回路素子として利用し、異なる導電型のもう一方のトランジスタの組（トランジスタＭＴ３，ＭＴ４）を、温度変化を抑制するための回路素子として利用する。これによって、上記トランジスタ回路（電圧バッファ回路）２１の場合と同様にして、出力電圧Ｖ_{ｒｅｆｏｕｔ}の温度依存性を抑制できることは言うまでもない。尚、前述したトランジスタ回路（定電流回路）１１〜１３についても、各バイポーラトランジスタＴ１〜Ｔ４をそれぞれ図９に示すＭＯＳトランジスタＭＴ１〜ＭＴ４で置き換えた場合、前述した効果と同様の効果を得ることができる。

また、バイポーラトランジスタＴ１〜Ｔ４で構成された図１，２に示すトランジスタ回路１０〜１３と図８に示すトランジスタ回路２１では、いずれも、トランジスタＴ１とトランジスタＴ３が、ＰＮＰ型バイポーラトランジスタであり、トランジスタＴ２とトランジスタＴ４が、ＮＰＮ型バイポーラトランジスタである。これによって、接地電位に近い側で基準電流Ｉ_ｒｅｆあるいは基準電圧Ｖ_{ｒｅｆｏｕｔ}を取り出すことができるため、電源電位Ｖ_ＣＣの変動の影響を受け難くなっている。しかしながら、これに限らず、バイポーラトランジスタＴ１〜Ｔ４の導電型を全て逆転した構成として、電源電位に近い側で基準電流Ｉ_ｒｅｆあるいは基準電圧Ｖ_{ｒｅｆｏｕｔ}を取り出すようにしてもよい。

同様に、ＭＯＳトランジスタＭＴ１〜ＭＴ４で構成された図９に示すトランジスタ回路２２では、ＭＯＳトランジスタＭＴ１とＭＯＳトランジスタＭＴ３が、Ｐチャネル型ＭＯＳトランジスタであり、ＭＯＳトランジスタＭＴ２とＭＯＳトランジスタＭＴ４が、Ｎチャネル型ＭＯＳトランジスタである。これによって、接地電位に近い側で基準電流Ｉ_ｒｅｆあるいは基準電圧Ｖ_{ｒｅｆｏｕｔ}を取り出すことができるため、電源電位Ｖ_ＣＣの変動の影響を受け難くなっている。しかしながら、これに限らず、ＭＯＳトランジスタＭＴ１〜ＭＴ４の導電型を全て逆転した構成として、電源電位に近い側で基準電流Ｉ_ｒｅｆあるいは基準電圧Ｖ_{ｒｅｆｏｕｔ}を取り出すようにしてもよい。

以上のようにして、上記したトランジスタ回路は、いずれも、トランジスタ素子を用いたトランジスタ回路であって、低い電源電圧においても使用することができ、温度依存性を低減できるトランジスタ回路となっている。

（ａ）は、本発明のトランジスタ回路の基本的な構成を示すトランジスタ回路１０の回路図であり、（ｂ）は、（ａ）の基本的な回路をより具体化した例で、トランジスタ回路（定電流回路）１１の回路図である。 （ａ），（ｂ）は、図１（ｂ）のトランジスタ回路（定電流回路）１１をより具体化した例で、それぞれ、トランジスタ回路（定電流回路）１２，１３の回路図である。 （ａ），（ｂ）は、トランジスタ回路９１とトランジスタ回路１３における各抵抗Ｒ１，Ｒ９とＲ２〜Ｒ４が、それぞれ上記基準値にある場合について、出力電流Ｉ_ｒｅｆの温度依存性をシミュレートした結果である。 （ａ），（ｂ）は、トランジスタ回路９１とトランジスタ回路１３にある全ての抵抗の抵抗値が所定の基準値の０．７倍にある場合のシミュレーション結果である。 （ａ），（ｂ）は、トランジスタ回路９１とトランジスタ回路１３にある全ての抵抗の抵抗値が所定の基準値の１．３倍にある場合のシミュレーション結果である。 出力電流Ｉ_ｒｅｆの電源電圧依存性を評価した結果で、（ａ）がトランジスタ回路９１に対するシミュレーション結果であり、（ｂ）がトランジスタ回路１３に対するシミュレーション結果である。 （ａ）〜（ｃ）は、トランジスタ回路１３について、それぞれ電源電圧Ｖ_ＣＣが４．５Ｖ，５．０Ｖ，５．５Ｖである場合の出力電流Ｉ_ｒｅｆの温度依存性をまとめた結果である。 図１（ａ）の基本的なトランジスタ回路１０を電圧バッファ回路とする場合の一例で、トランジスタ回路（電圧バッファ回路）２１の回路図である。 図８のトランジスタ回路２１における各バイポーラトランジスタＴ１〜Ｔ４をＭＯＳトランジスタＭＴ１〜ＭＴ４に置き換えた、トランジスタ回路２２の回路図である。 （ａ）は、従来の定電流回路を簡略化して示した基本的なトランジスタ回路９０の回路図であり、（ｂ）は、（ａ）の基本的な回路をより具体化したトランジスタ回路９１の回路図である。 従来の別の定電流回路（トランジスタ回路）９２の回路図である。

符号の説明

１０〜１３，２１，２２，９０〜９２ トランジスタ回路
Ｔ１，Ｔ３ ＰＮＰ型バイポーラトランジスタ
Ｔ２，Ｔ４ ＮＰＮ型バイポーラトランジスタ
ＭＴ１，ＭＴ３ Ｐチャネル型ＭＯＳトランジスタ
ＭＴ２，ＭＴ４ Ｎチャネル型ＭＯＳトランジスタ
Ｒ１，Ｒ２ 抵抗
Ｘ，Ｙ 接続点

Claims (9)

1. 直列接続された同じ導電型で同じ構造を有してなる第１トランジスタと第３トランジスタが、接地電位側を第１トランジスタ、電源電位側を第３トランジスタとして、電源電位と接地電位の間に挿入配置され、
   前記第１トランジスタおよび第３トランジスタと逆の導電型で同じ構造を有してなる第４トランジスタと第２トランジスタが、接地電位側を第４トランジスタ、前記電源電位側を第２トランジスタとして、直列接続され、
   前記第１トランジスタの接地側端子と前記第４トランジスタの接地側端子とが、同電位で接続され、
   前記第２トランジスタの制御端子が、前記第１トランジスタと第３トランジスタの接続点に、同電位で接続されてなることを特徴とするトランジスタ回路。
2. 前記第４トランジスタに、抵抗が並列接続され、
   前記第３トランジスタと第４トランジスタの制御電圧が、等しく設定されてなることを特徴とする請求項１に記載のトランジスタ回路。
3. 前記トランジスタ回路が、定電流回路であり、
   前記第２トランジスタの制御端子を入力端子とし、
   前記抵抗を流れる電流と等しい値の電流が、カレントミラー回路を用いて、出力電流として取り出されることを特徴とする請求項２に記載のトランジスタ回路。
4. 前記トランジスタ回路が、電圧バッファ回路であり、
   前記第２トランジスタの制御端子を入力端子とし、
   出力電圧が、前記第４トランジスタと第２トランジスタの接続点から取り出されることを特徴とする請求項１に記載のトランジスタ回路。
5. 前記トランジスタが、いずれも、バイポーラトランジスタであることを特徴とする請求項１乃至４のいずれか一項に記載のトランジスタ回路。
6. 前記第１トランジスタと第３トランジスタが、ＰＮＰ型バイポーラトランジスタであり、
   前記第２トランジスタと第４トランジスタが、ＮＰＮ型バイポーラトランジスタであることを特徴とする請求項５に記載のトランジスタ回路。
7. 前記トランジスタが、いずれも、ＭＯＳトランジスタであることを特徴とする請求項１乃至４のいずれか一項に記載のトランジスタ回路。
8. 前記第１トランジスタと第３トランジスタが、Ｐチャネル型ＭＯＳトランジスタであり、
   前記第２トランジスタと第４トランジスタが、Ｎチャネル型ＭＯＳトランジスタであることを特徴とする請求項７に記載のトランジスタ回路。
9. 前記第３トランジスタと前記第４トランジスタの制御電位が、それぞれ、接地電位と電源電位の間に直列接続されたダイオードと抵抗の接続点から供給されてなることを特徴とする請求項６または８に記載のトランジスタ回路。

Images