JPH021408B2 - - Google Patents

Info

Publication number
JPH021408B2
JPH021408B2 JP56042788A JP4278881A JPH021408B2 JP H021408 B2 JPH021408 B2 JP H021408B2 JP 56042788 A JP56042788 A JP 56042788A JP 4278881 A JP4278881 A JP 4278881A JP H021408 B2 JPH021408 B2 JP H021408B2
Authority
JP
Japan
Prior art keywords
transistor
collector
differential current
transistors
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56042788A
Other languages
English (en)
Other versions
JPS57157638A (en
Inventor
Yasuta Tomuro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56042788A priority Critical patent/JPS57157638A/ja
Priority to US06/360,874 priority patent/US4435656A/en
Priority to DE3210649A priority patent/DE3210649C2/de
Publication of JPS57157638A publication Critical patent/JPS57157638A/ja
Publication of JPH021408B2 publication Critical patent/JPH021408B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H03K17/661—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 この発明は、位相を任意の時間に反転させる回
路に関するものである。
従来この種の回路の一例として第１図に示すも
のがあつた。図において１はトランジスタ１ａ，
１ｂで構成される第１の差動電流ゲート、２はト
ランジスタ２ａ，２ｂで構成される第２の差動電
流ゲート、３はトランジスタ３ａ，３ｂで構成さ
れる第３の差動電流ゲート、４は定電流源、５
１，５２は信号入力端子、６１，６２は位相を反
転させる信号の入力端子、７１，７２は出力端
子、８１，８２は負荷抵抗である。
いま、第２図は、回路動作を説明するための信
号波形図である。端子５１，５２に第２図（イ）
に示す入力信号Saが印加され、端子６１，６２
に第２図（ロ）に示す入力信号Sbが印加される
と、出力端子７１，７２には第２図（ハ）に示す
出力電圧Voが表われる。
即ち、出力電圧Voの信号は、入力信号Sbの
High，Lowに応動してその位相が反転する。
かかる従来の位相反転回路の構成によれば、電
源端子VccとGND間の電圧に対して、素子が継
続に多く接続されている為、必要な出力電圧値を
得る為にはVccを高くする必要があり、特にIC化
回路には設計上不都合な面が多かつた。
本発明は上記のような従来のものの欠点を除去
する為になされたもので、VccとGND間の電圧
に対して、継続接続素子数を減らして、低いVcc
で必要な出力電圧が得られる様な回路構成を提供
するものである。
以下、この発明の一実施例を第３図について説
明する。
第３図において、第１図と同一構成要素は同一
符号にて示す。４１は定電流源でトランジスタ１
ａ，１ｂ，１ｃのエミツタ接続点に接続され第１
の差動電流ゲート装置が構成されている。４２は
定電流源でトランジスタ２ａ，２ｂ，２ｃのエミ
ツタ接続点に接続され第２の差動電流ゲート装置
が構成されている。第１の差動電流ゲート装置１
に着目してみると、今トランジスタ１ａ，１ｂの
ベース電圧に比べてトランジスタ１ｃのベース電
圧が充分高ければ（通常200mV以上）、トランジ
スタ１ａ，１ｂは電流遮断状態となり定電流源４
１の電流i1は全てのトランジスタ１ｃを介して流
れ、この時端子５１，５２に印加された信号は第
１の差動電流ゲート装置１の出力には全く表われ
ない。次にトランジスタ１ａ，１ｂのベース電圧
に比べてトランジスタ１ｃのベース電圧が充分低
ければ（通常200mV以上）、トランジスタ１ｃは
電流遮断状態となり、第１の差動電流ゲート装置
１はトランジスタ１ａ，１ｂと定電流源４１によ
り通常の差動増幅動作を行い、この時端子５１，
５２に印加された信号は第１の差動電流ゲート装
置１により増幅され出力端子７１，７２に表われ
る。
第２の差動電流ゲート装置２についても全く同
様の動作をする。
従つて切換信号入力端子６１が高電位で端子６
２が低電位であれば第２の差動電流ゲート装置２
の出力が端子７１，７２に表われ、端子６１が低
電位で端子６２が高電位であれば第１の差動電流
ゲート装置１の出力が端子７１，７２に表われ
る。この時端子７１，７２は第１の差動電流ゲー
ト装置１の出力位相と第２の差動電流ゲート装置
２の出力位相が互いに逆位相の出力が表われる様
に接続されている為、端子５１，５２に第２図
（イ）の入力信号Saを加え、端子６１，６２に第
２図（ロ）の切換信号Sbを印加すれば、端子７
１，７２には第２図（ハ）に示す如く切換信号
Sbに応動して位相が反転した出力Voが得られ
る。
なお、上記実施例では信号Saの入力形式及び
出力Voの出力形式共にダブルエンド形式のもの
を示したが、共にシングルエンド形式でも同様の
効果を奏するのは云うまでもない。
以上のように、この発明によればVccとGND
との間の継続接続素子数が減る様に構成したの
で、供給電源電圧が低くて済み、IC化に最適な
回路となり得る。
【図面の簡単な説明】
第１図は従来例を示す回路図、第２図は従来例
及び本発明の実施例の説明に示す信号波形図、第
３図は本発明の一実施例を示す回路図である。 １……第１の差動電流ゲート装置、２……第２
の差動電流ゲート装置、１ａ……第１の能動素
子、１ｂ……第２の能動素子、１ｃ……第３の能
動素子、２ａ……第４の能動素子、２ｂ……第５
の能動素子、２ｃ……第６の能動素子、４１……
第１の定電流源、４２……第２の定電流源、５１
……第２の入力端子、５２……第１の入力端子、
６１，６２……位相切換信号入力端子、７１……
第１の出力端子、７２……第２の出力端子、図
中、同一符号は同一又は相当する部分を示す。

Claims (1)

    【特許請求の範囲】
  1. １ 第１、第２、第３のトランジスタと第１の定
    電流源とで構成される第１の差動電流ゲート装置
    と、第４、第５、第６のトランジスタと第２の定
    電流源とで構成される第２の差動電流ゲート装置
    と、第１のトランジスタのコレクタと第４のトラ
    ンジスタのコレクタとを接続する第１の出力端子
    と、第２のトランジスタのコレクタと第５のトラ
    ンジスタのコレクタとを接続する第２の出力端子
    と、第１のトランジスタのベースと第５のトラン
    ジスタのベースとを接続する第１の入力端子と、
    第２のトランジスタのベースと第４のトランジス
    タのベースとを接続する第２の入力端子とを備
    え、上記第１の入力端子と第２の入力端子に入力
    信号を印加し、第３のトランジスタのコレクタ及
    び第６のトランジスタのコレクタを電源端子に接
    続して両トランジスタのベース間に位相切換信号
    を印加し、かつ上記入力信号の直流電圧値は上記
    位相切換信号のＨレベル直流電圧とＬレベル直流
    電圧の間の範囲を越えないものであることを特徴
    とする位相反転切換回路。
JP56042788A 1981-03-23 1981-03-23 Phase inversion changeover circuit Granted JPS57157638A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56042788A JPS57157638A (en) 1981-03-23 1981-03-23 Phase inversion changeover circuit
US06/360,874 US4435656A (en) 1981-03-23 1982-03-22 Phase inverter circuit
DE3210649A DE3210649C2 (de) 1981-03-23 1982-03-23 Phaseninverterschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56042788A JPS57157638A (en) 1981-03-23 1981-03-23 Phase inversion changeover circuit

Publications (2)

Publication Number Publication Date
JPS57157638A JPS57157638A (en) 1982-09-29
JPH021408B2 true JPH021408B2 (ja) 1990-01-11

Family

ID=12645700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56042788A Granted JPS57157638A (en) 1981-03-23 1981-03-23 Phase inversion changeover circuit

Country Status (3)

Country Link
US (1) US4435656A (ja)
JP (1) JPS57157638A (ja)
DE (1) DE3210649C2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736124A (en) * 1981-10-21 1988-04-05 Mcfarland Jr Harold L High speed data bus structure
JPS60144022A (ja) * 1983-12-30 1985-07-30 Hitachi Ltd 差動形論理回路
JPS6133013A (ja) * 1984-07-25 1986-02-15 Nec Corp リング発振器
JPH0648779B2 (ja) * 1985-07-18 1994-06-22 富士通株式会社 フリップフロップ回路
JPH0666654B2 (ja) * 1986-09-29 1994-08-24 日本電気株式会社 フリツプフロツプ
US5306968A (en) * 1991-10-04 1994-04-26 Nec Corporation Rectifier circuit not using clock signal

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7810298A (nl) * 1978-10-13 1980-04-15 Philips Nv Inrichting voor het uitlezen van een schijfvormige registratiedrager.

Also Published As

Publication number Publication date
JPS57157638A (en) 1982-09-29
DE3210649C2 (de) 1986-04-30
US4435656A (en) 1984-03-06
DE3210649A1 (de) 1982-10-07

Similar Documents

Publication Publication Date Title
US5057792A (en) Current mirror
EP0160035B1 (en) High efficiency igfet operational amplifier
JPH021408B2 (ja)
JPH03123208A (ja) 差動電流増幅回路
US4714844A (en) Logarithmic compression circuit
JPH0155769B2 (ja)
US5357188A (en) Current mirror circuit operable with a low power supply voltage
JP3005730B2 (ja) 論理和回路
JP3361605B2 (ja) 半導体集積回路装置
JPS61263305A (ja) ヒステリシスコンパレ−タ
US4859966A (en) Current amplifier circuit and a current amplifying type differential current converter circuit
JPS597244B2 (ja) ウインドガタコンパレ−タ
JPS58168311A (ja) 組み合わせエミツタフオロワ回路
JPH0219648B2 (ja)
JPS6121857Y2 (ja)
JPS584327Y2 (ja) 増幅回路
JPS6259485B2 (ja)
JPS63276307A (ja) 増幅回路
JPH0548350A (ja) アラーム機能付き出力バツフア回路
JPH02162837A (ja) Ｄ／ａ変換器
JPH0234491B2 (ja) Kasukeedosetsuzokushutsuryokukairo
JPH0347775B2 (ja)
JPS62266917A (ja) 半導体論理回路
JPS6322150B2 (ja)
JPH02188025A (ja) ラインドライバ