DE3210649C2

DE3210649C2 - Phaseninverterschaltung

Info

Publication number: DE3210649C2
Application number: DE3210649A
Authority: DE
Inventors: Yasuta Itami Hyogo Tomuro
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1981-03-23
Filing date: 1982-03-23
Publication date: 1986-04-30
Also published as: DE3210649A1; US4435656A; JPS57157638A; JPH021408B2

Abstract

Eine Phaseninverterschaltung ist so gestaltet, daß die Zahl der zwischen der Energiequelle und Masse in Kaskade liegenden Schaltungselemente verringert ist. Somit kann eine relativ niedrige Speisespannung verwendet werden, was die Herstellung der Schaltung in IC-Form erleichtert.

Description

Die Erfindung betrifft eine Phaseninverterschaltung, mit einem ersten Differentialstromtor, das einen ersten, einen zweiten und einen dritten Transistor sowie eine erste KonstantstromqueUe enthält, mit einem zweiten Differentialstromtor, das einen vierten, einen fünften und einen sechsten Transistor sowie eine zweite S KonstantstromqueUe enthalt, mit einem Ausgang, dessen einer Anschluß sowohl mit dem Kollektor des ersten als auch mit dem Kollektor des vierten Transistors verbunden ist, und dessen zweiter Anschluß sowohl mit dem Kollektor des zweiten als auch mit dem KoUektor

ίο des fünften Transistors verbunden ist, mit einem zur Zuführung von Eingangssignalen vorgesehenen ersten Eingang, dessen erster Anschluß sowohl mit der Basis des ersten als auch mit der Basis des fünften Transistors verbunden 1st, und dessen zweiter Anschluß sowohl mit

£5 der Basis des zweiten als auch mit der Basis des vierten Transistors verbunden Ist, und mit einem zur Zuführung eines Phasenumschaltsignals vorgesehenen zweiten Eingang, dessen einer Anschluß mit der Basis des dritten Transistors und dessen anderer Anschluß mit der Basis des sechsten Transistors verbunden 1st. Diese Schaltung wird in einem linearen Video IC als Servoschaltung oder dgl. In einem Videoplattenspieler eingesetzt, um eine Phase In einem gewünschten Zeltaugenblick umzukehren.

Eine herkömmliche Phaseninverterschaltung dieser Art ist aus der Literaturstelle »FalrchUd Linear Integrated Circuits Data Catalog«, Februar 1973, Selten 7-74 bis 7-77 bekannt und beispielhaft In der Fig. 1 gezeigt Diese Phaseninverterschaltung enthält ein erstes Differentlalstromtor 1 aus Transistoren la und 16, ein zweites Dlfferentlalstromtor 2 aus den Transistoren 2a und 2b, eic drittes Differentialstromtor 3 aus den Transistoren 3a und 36, eine KonstantstromqueUe 61 und 62, über die ein Signal, das in der Phase zu invertieren 1st, ankommt, Ausgangsklemmen 71 und 72 und Lastwiderstände 81 und 82.

Zur Beschreibung der Arbeitsweise der Schaltung nach Flg. 1 ist in der Flg. 2 ein Wellenformdlagramm dargestellt. Wenn ein In Flg. 2a dargestelltes Eingangssignal an die Eingangsklemmen 51 und 52 geführt wird und ein Eingangssignal Sb gemäß Flg. 2b auf die Eingangsklemmen 61 und 62 trifft, wird an den Ausgangsklemmen 71, 72 eine Ausgangsspannung Vo gemäß Darstellung der Flg. 2c entwickelt. Aus obiger Beschreibung wird deut-Hch, daß die Phase der Ausgangsspannung Vo in Abhängigkeit von dem H- bzw. L -Pegel des Eingangssignales Sb invertiert wird.

In der beschriebenen herkömmlichen Phasenlnverteischaltung sind die Schaltungselemente zwischen der Speisespannungsklemme VCC und Masse oder Erde GND In Kaskade geschaltet. Es ist deshalb nötig, eine Spannungsquelle mit hoher Spannung zu verwenden, um eine den Anforderungen entsprechende Ausgangsspannung zu erhalten. Der Aufbau der Schaltung Ist dann nachteilig, wenn eine Phaseninverterschaltung in Form einer Integrierten Schaltung benötigt wird.

Daher Ist es Aufgabe der vorliegenden Erfindung, eine Phaseninverterschaltung der eingangs genannten Art zu schaffen, bei der zur Schaffung einer Integrierten Schalte tung mit einer gewünschten Ausgangsspannung eine relativ niedrige Versorgungsspannung verwendet werden soll, und zwar durch Verringerung der Zahl der zwischen den beiden Anschlüssen der Versorgungsspannungsquelle liegenden Schaltungselemente.

Diese Aufgabe wird dadurch gelöst, daß der dritte: Transistor parallel zum Strompfad des ersten und zweiten Transistors des ersten Dlfferentlalstromtores und der sechste Transistor parallel zum Strompfad des vierten

3

und fünften Transistors des zweiten Dlfferentialstrom- phasenlnverUert 1st, wie es die Fig. 2c erkennen läßt

tores geschaltet ist Bei dem beschriebenen Beispiel der Phasenlnverter-

Weltere Ausgestaltungen finden sich in den Unter- schaltung sind zwar die beiden Systeme für die Eingabe

ansprachen. des Signals Sa und für die Ausgabe des Signals Vo

Im einzelnen zeigt die Zeichnung 5 Doppelendsysteme, doch kann dieselbe Wirkung erzielt I Flg. 1 ein Schaltbild einer herkömmlichen Phasen- werden, wenn es sich um Einfachendsysteme handelt. I inverterschaltung; Aus dsr Beschreibung wird deutlich, daß gemäß der

k Fig. 2 das Wellenfbrmdiagramm zur Beschreibung der Erfindung die Phasentaverterschaltung so ausgelegt Ist,

< Funktionswelse der herkömmlichen Phasenlnverter- daß die Anzahl der aktiven Schaltungselemente, die

I schaltung oder eines Ausfuhrungsbeispiels einet Phasen- to zwischen der Spannungsspeiseklemme VCC und Masse I' Inverterschaltung gemäß der Erfindung; und GND in Kaskade geschaltet sind, herabgesetzt ist. Die

* Fig. 3 das Schaltbild einer Ausfuhrungsform der erfin- Phaseninverterschaltung läßt sich somit zufriedenstel- ·· dungsgemäßen Phaseninverterschaltung. lend mit einer niedrigen Speisespannung betreiben, so ~i Im Gegensatz zur dreistufigen Kaskadenschaltung der daß sie sich auch fur den Einsatz in integrierten Schalf aktiven Schaltungselemente der In Fig. 1 dargestellten 15 tungen eignet. Da eine phaseninvertierende lineare Schal-

* herkömmlichen Schaltung sollen in der erflndungsgemä- tung auf demselben Chip einer integrierten Schaltung,

* Ben Phaseninverterschaltung die aktiven Schaltungsele- das den Logikteil einer TTL (Transistor-Transistormente nur in einer zweistufigen Kaskade angeordnet Logik) enthalt, untergebracht werden kann, kOnnen in

\ sein. Dies zeigt in einer Ausfuhrungsform die Fig. 3, In Kombination eine schnellarbeitende Logik und eine

fj der die bei der Fig. 1 bereits beschriebenen Bauteile mit 20 lineare Schaltung geschaffen werden.

I denselben Bezugszeichen gekennzeichnet sind.

i Ein erstes Differentialstromtor 1st aus den Transistoren

j Ια, Ib und lc aufgebaut, und eine KonstantMTomquelle Hierzu 2 Blatt Zeichnungen

1 41 1st mit dem gemeinsamen Verbindungspunkt der

: Emitter dieser Transistoren verbunden. In gleicher Weise

I 1st ein zweites Differentialstromtor 2 aus den Transisto-

ξ itn 2a, 2b und 2c aufgebaut, und eine Konstantstrom-

i quelle 42 ist mit dem gemeinsamen Verbindungspunkt

\ der Emitter dieser Transistoren verbunden. ; Wenn die Basisspannung des Transistors Ic ausrei-

5 chend höher als die Basisspannungen der Transistoren la

] und Ib Im ersten Dlfferentialstromtor 1st (gewöhnlich

■ um etwa 200 mV), sind die Transistoren la und 16 in

; den Sperrzustand versetzt, so daß der gesamte Strom Λ

I der Konstantstromquelle 41 durch den Transistor Ic

! fließt. Wenn in diesem Zustand an die Elngangsklem-

* men Si und 52 ein Signa! angelegt wird, erscheint es ; nicht am Ausgang des ersten Dtfferentlalstromtors 1. I Wenn andererseits die Basisspannung des Transistors Ic

■' ausreichend niedriger (gewöhnlich um etwa 200 mV) ist

Jj als die Basisspannungen der Transistoren la und Ib, I kommt Transistor Ic In den Sperrzustand, und das erste

; Dlfferentialstromtor fahrt eine gewöhnliche Differentialverstärkung mit den Transistoren la und Ib und der

1 Konstantstromquelle 41 durch.

j Wenn in diesem Zustand an die Eingangsklemmen Sl

_; und 52 ein Signal geführt wird, wird dies durch das erste

Dlfferentialstromtor 1 verstärkt und an den Ausgangsklemmen 71 und 72 abgegeben.

Das zweite Dlfferentlalstromtor 2 arbeitet In derselben so Welse wie das erste Dltterentlalstromtor 1. Wenn also den Elngangskiemmen 61 und 62 ein hohes bzw. niedriges Potential zugeführt wird, erscheint das Ausgangssignal des zweiten Differentialstromtors 2 an den Ausgangsklemmen 71 und 72, und wenn die Elngangsklemmen 61 und 62 ein niedriges bzw. hohes Potential erhalten, erscheint das Ausgangssignal des ersten Differentialstromtores 1 an den Ausgangsklemmen 71 und 72. Die Ausgangsklemmen 71 und 72 sind so in die Schaltung eingefügt, daß die Ausgangssignale des ersten und zweiten Differentialstromtores 1 bzw. 2, die zueinander In Phasenopposition stehen, an den Ausgangsklemmen 71 und 72 auftreten. Wenn also ein Eingangssignal Sa, wie es In der Flg. 2a gezeigt ist, an die Eingangsklemmen 51 und 51 geführt wird und den Eingangsklemmen 61 und 62 ein Schaltsigna! Sb gemäß Flg. 2b zugeleitet wird., tritt an den Ausgangsklemmen 71 und 72 ein Ausgangssignal Vo auf, das In Abhängigkeit vom Schaltsignal Sb

Claims

Patentansprüche:

1. Phaseninverterschaltung, mit einem ersten Differentialstromtor, das einen eisten, einen zweiten und einen dritten Transistor sowie eine erste Konstantstromquelle enthält, mit einem zweiten Differentialstromtor, das einen vierten, einen fünften und einen sechsten Transistor sowie eine zweite KonstantstromqueUe enthält, mit einem Ausgang, dessen einer Anschluß sowohl mit dem Kollektor des ersten als auch mit dem Kollektor des vierten Transistors verbunden ist, und dessen zweiter Anschluß sowohl mit dem Kollektor des zweiten als auch mit dem Kollektor des fünften Transistors verbunden Ist, mit einem zur Zufuhrung von Eingangssignalen vorgesehenen ersten Eingang, dessen erster Anschluß sowohl mit der Basis des ersten als auch mit der Basis des fünften Transistors verbunden ist, und dessen zweiter At .Schluß sowohl mit der Basis des zweiten und als auch-mit der Basis des vierten Transistors verbunden ist, und mit einem zur Zuführung eines Phasenumschaltsignals vorgesehenen zweiten Eingang, dessen einer Anschluß mit der Basis des dritten Transistors und dessen anderer Anschluß mit der Basis des sechsten Transistors verbunden Ist, dadurch gekennzeichnet, daß der dritte Transistor (Ic) parallel zum Strompfad des ersten und zweiten Transistors (la, It) des ersten Dlfferentlalstromtores (1) und der sechste Transistor (2c) parallel zum Strorrifad des vierten und fünften Transistors (2a, 2b) des zweiten Differentialstromtores (2) geschaltet IsC.

2. Phaseninverterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß He Kollektor-Emitterstrecke des dritten Transistors (Ic) parallel zur Sertenschaltung aus einem Lastwiderstand (81) und der Kollektor-Emitterstrecke des ersten Transistors (la) und die Kollektor-Emitterstrecke des sechsten Transistors (2c) parallel zur Serienschaltung aus einem Lastwiderstand (82) und dem fünften Transistor (2b) geschaltet ist.

3. Phaseninverterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Emitter des ersten, zweiten und dritten Transistors (la, 16, Ic) mit der ersten Konstantstromquelle (41) und die Emitter des vierten, fünften und sechsten Transistors (2a, 2b, 2c) mit der zweiten KonstantstromqueUe verbunden sind.

4. Phaseninverterschaltung nach Anspruch 3, dadurch gekennzeichnet, daß, wenn die Basisspannung des dritten und sechsten Transistors (Ic, 2c) um einen bestimmten Betrag großer als die Basisspannungen des ersten und zweiten bzw. des vierten und fünften Transistors 1st, der erste, zweite, vierte und fünfte Transistor sich In Sperrzustand befinden.

5. Phaseninverterschaltung nach Anspruch 4, dadurch gekennzeichnet, daß, wenn die Basisspannung des dritten und sechsten Transistors (Ic, 2c) um einen bestimmten Betrag kleiner als die Basisspannungen des ersten und zweiten bzw. des vierten und fünften Transistors 1st, der dritte und sechste Transistor sich In Sperrzustand befinden.