DE68919447T2

DE68919447T2 - Bei schwacher Betriebsspannung betreibbare logische Schaltung.

Info

Publication number: DE68919447T2
Application number: DE68919447T
Authority: DE
Inventors: Atsusi C O Patent Divisi Ogawa
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-07-11
Filing date: 1989-07-10
Publication date: 1995-06-08
Anticipated expiration: 2009-07-11
Also published as: US4977335A; KR920009204B1; DE68919447D1; KR900002563A; EP0351166A2; JPH0477483B2; EP0351166A3; JPH0221717A; EP0351166B1

Description

Die Erfindung betrifft eine Logikschaltung, insbesondere eine Master-Slave-Flip-Flop-Logikschaltung, die mit einer niedrigen Ansteuerspannung betreibbar ist.
In Fig. 1 ist eine herkömmliche Logikschaltung gezeigt, die Bipolartransistoren verwendet. In Fig. 1 wird ein Eingangssignal an den Eingangsanschluß 10 angelegt, das zwischen zwei logischen Zuständen wechselt, nämlich dem Zustand mit High-Pegel (im weiteren als H-Pegel bezeichnet) und dem Zustand mit Low-Pegel (im weiteren als L-Pegel bezeichnet). Dieses Eingangssignal wird über einen Kondensator 16 an die Basis eines Transistors 12 einer ersten Differenzverstärkerschaltung 14 angelegt. Zwischen die Basis des Transistors 12 und einen Energieversorgungsanschluß 20 mit einer Quellspannung Vcc ist ein Widerstand 18 geschaltet. Die erste Differenzverstärkerschaltung 14 enthält den Transistor 12 und einen Transistor 22, deren Emitter miteinander verbunden sind.
Zwischen die Kollektoren der Transistoren 12 bzw. 22 und den Energieversorgungsanschluß 20 sind die Lastwiderstände 24 und 26 geschaltet. Der Verbindungsknoten zwischen den Emittern der Transistoren 12 und 22 ist über eine Stromquelle 30 mit einem Bezugspotential-Versorgungsanschluß 28 verbunden. Zwischen den Energieversorgungsanschluß 20 und den Bezugspotential-Versorgungsanschluß 28 sind die beiden Transistoren 32 und 34 über die Stromquellen 36 bzw. 38 parallel geschaltet. Die Basen der Transistoren 32 bzw. 34 sind mit den Kollektoren der Transistoren 12 und 22 verbunden. Somit liegen auch die Basen der Transistoren 32 und 34 auf den Potentialen der Kollektoren der Transistoren 12 und 22. Damit werden die von den Stromquellen 36 und 38 in die Transistoren 32 und 34 eingespeisten Ströme von den Transistoren 12 bzw. 22 differentialgesteuert.
Die Transistoren 40, 42, 44, 46, 48, 50, 52, 54, 56, 58, 60 und 62 bilden ein Master-Slave-Flip-Flop 64 in der Art einer doppelt abgeglichenen Differenzschaltung. Die Transistoren 40, 42, 44, 46, 48, 50, 52, 54, 56, 58, 60 und 62 bilden sechs Differenzschaltungen 66, 68, 70, 72, 74 und 76. Die Transistoren 40 und 42 bilden eine zweite Differenzschaltung 66. Die Transistoren 44 und 46 bilden eine dritte Differenzschaltung 68. Die Transistoren 48 und 50 bilden eine vierte Differenzschaltung 70. Die Transistoren 52 und 54 bilden eine fünfte Differenzschaltung 72. Die Transistoren 56 und 58 bilden eine sechste Differenzschaltung 74. Die Transistoren 60 und 62 bilden eine siebte Differenzschaltung 76. D. h., die Emitter der Transistoren 40 und 42 sind miteinander verbunden, und dieser gemeinsame Emitterverbindungsknoten ist mit dem Kollektor des Transistors 56 verbunden. Die Emitter der Transistoren 44 und 46 sind miteinander verbunden, und dieser gemeinsame Emitterverbindungsknoten ist mit dem Kollektor des Transistors 58 verbunden. Die Emitter der Transistoren 48 und 50 sind miteinander verbunden, und dieser gemeinsame Emitterverbindungsknoten ist mit dem Kollektor des Transistors 60 verbunden. Die Emitter der Transistoren 52 und 54 sind miteinander verbunden, und dieser gemeinsame Emitterverbindungsknoten ist mit dem Kollektor des Transistors 62 verbunden. Die Emitter der Transistoren 56 und 58 sind miteinander verbunden, und dieser gemeinsame Emitterverbindungsknoten ist über eine Stromquelle 78 mit dem Bezugspotential-Versorgungsanschluß 28 verbunden. Die emitter der Transistoren 60 und 62 sind miteinander verbunden, und dieser gemeinsame Emitterverbindungsknoten ist über eine Stromquelle 80 mit dem Bezugspotential-Versorgungsanschluß 28 verbunden.
Die Transistoren 56 und 58 in der sechsten Differenzschaltung 74 steuern die Transistoren 40, 42, 44 und 46 differentiell an. Die Transistoren 60 und 62 in der siebten Differenzschaltung 76 steuern die Transistoren 48, 50, 52 und 54 differentiell an.
Die Basen der Transistoren 56 und 62 sind miteinander verbunden. Die Basen der Transistoren 58 und 60 sind ebenfalls miteinander verbunden. Dadurch gibt die Stromquelle 78 einen Strom ab, der vom Eingangssignal am Eingangsanschluß 10 gesteuert wird. Die Stromquelle 80 gibt einen Strom ab, der vom selben Eingangssignal gesteuert wird.
Die Kollektoren der Transistoren 40 und 44 sind gemeinsam über einen Lastwiderstand 82 mit dem Energieversorgungsanschluß 20 verbunden. Die Kollektoren der Transistoren 42 und 46 sind gemeinsam über einen Lastwiderstand 84 mit dem Energieversorgungsanschluß 20 verbunden. Die Kollektoren der Transistoren 48 und 52 sind gemeinsam über einen Lastwiderstand 86 mit dem Energieversorgungsanschluß 20 verbunden. Die Kollektoren der Transistoren 50 und 54 sind gemeinsam über einen Lastwiderstand 88 mit dem Energieversorgungsanschluß 20 verbunden.
Der gemeinsame Kollektorverbindungsknoten 90 der Transistoren 40 und 44 ist mit den Basen der Transistoren 42 und 52 verbunden. Der gemeinsame Kollektorverbindungsknoten 92 der Transistoren 42 und 46 ist mit den Basen der Transistoren 40 und 54 verbunden. Der gemeinsame Kollektorverbindungsknoten 94 der Transistoren 48 und 52 ist mit den Basen der Transistoren 46 und 50 verbunden. Der gemeinsame Kollektorverbindungsknoten 96 der Transistoren 50 und 54 ist mit den Basen der Transistoren 44 und 48 verbunden. Der gemeinsame Kollektorverbindungsknoten 92 der Transistoren 42 und 46 ist mit einem Ausgangsanschluß 98 verbunden.
Der Betriebsablauf der herkömmlichen Logikschaltung nach Fig. 1 wird in der folgenden Tabelle erklärt. Tabelle 1 Potential P10 am Eingangsanschluß 10 Kollektorpotential P22 des Transistors 22 Kollektorpotential P12 am Transistor 12 Potential P90 am Verbindungsknoten 90 Potential P92 am Verbindungsknoten 92 Potential P94 am Verbindungsknoten 94 Potential P96 am Verbindungsknoten 96
Wie Tabelle 1 zeigt, bezeichnet P10 ein dem Eingangssignal entsprechendes Potential am Eingangsanschluß 10. P12 und P22 bezeichnen Potentiale an den Kollektoren der Transistoren 12 bzw. 22. P90, P92, P94 und P96 bezeichnen Potentiale, die an den gemeinsamen Kollektorverbindungsknoten 90, 92, 94, und 96 im Master-Slave-Flip-Flop 64 auftreten, das die Transistoren 40, 42, 44, 46, 48, 50, 52, 54, 56, 58, 60 und 62 enthält. Ferner bezeichnen die Symbole H und L in Tabelle 1 den High-Pegel bzw. den Low-Pegel. Das Potential P10 30 ist beispielsweise auf H-Pegel, wenn kein Strom durch den Widerstand 18 fließt. Fließt jedoch Strom durch den Widerstand 18, so ist das Potential P10 auf L-Pegel.
Es wird nun angenommen, daß das an den Eingangsanschluß 10 angelegte Eingangssignal zunächst auf L-Pegel ist. Danach wechselt der Pegel des Eingangssignals zwischen dem L-Pegel und dem H-Pegel hin und her. Damit wechselt das Potential P10 an der Basis des Transistors 12, etwa in der Weise L -> H -> L -> H ... . Es wird zudem angenommen, daß der Transistor 48 zu Beginn eingeschaltet ist, wogegen der Transistor 50 ausgeschaltet ist. Somit hat das Potential P94 L-Pegel, das Potential P96 jedoch H-Pegel. Der Wirkungsweise der zweiten Differenzschaltung 68 entsprechend folgt daraus, daß das Potential P90 auf L-Pegel und das Potential P92 auf H- Pegel gelegt wird. Gleichzeitig wird der Transistor 12 abgeschaltet, der Transistor 22 jedoch eingeschaltet. Das Potential P12 geht auf H-Pegel, und dieses Potential mit H-Pegel erscheint direkt am Emitter des Transistors 32. Dadurch werden die Transistoren 58 und 60 eingeschaltet und die Transistoren 56 und 62 ausgeschaltet. Die Stromflußpfade im Zustand I sind demgemäß der Pfad über den Lastwiderstand 82, den Transistor 44 und den Transistor 58 zur Stromquelle 78 und der Pfad über den Lastwiderstand 86, den Transistor 48 und den Transistor 60 zur Stromquelle 80.
Wenn das Signal P10 in den H-Pegel wechselt (Betriebszustand 11), werden die Leitfähigkeitszustände der Transistoren 12 und 22 invertiert. Somit geht das Potential P12 auf L-Pegel und das Potential P22 wechselt auf H-Pegel. Die Leitfähigkeitszustände der Transistoren 56, 58, 60 und 62 werden ebenfalls invertiert. Danach werden die Leitfähigkeitszustände der Transistoren 44 und 46 im Betriebszustand I von den Transistoren 40 und 42 der zweiten Differenzschaltung 66 zwischengespeichert. Andererseits werden die Transistoren 48 und 50 im Betriebszustand II beide abgeschaltet. Der Transistor 54 der fünften Differenzschaltung 72 wird infolge des umgekehrten Verhaltens der siebten Differenzschaltung 76 eingeschaltet. In diesem Betriebszustand II fließt der Strom über den Pfad vom Lastwiderstand 82 durch Transistor 40 und durch den Transistor 56 zur Stromquelle 78 und über den Pfad vom Lastwiderstand 88 durch den Transistor 54 und durch den Transistor 62 zur Stromquelle 80. Dadurch werden beim Wechsel zwischen den Betriebszuständen I und II die Potentiale P94 und P96 umgekehrt, nicht jedoch die Potentiale P90 und P92.
Wenn das Potential P10 wieder auf L-Pegel geht (Betriebszustand III), wird der Transistor 22 ausgeschaltet und der Transistor 12 eingeschaltet. Dadurch hat das Potential P22 L-Pegel und das Potential P12 H-Pegel. Die Zustände der sechsten und der siebten Differenzschaltungen 74 und 76 werden bezogen auf den Betriebszustand II umgekehrt. Somit speichern die Transistoren 48 und 50 die Zustände der Transistoren 52 und 54. Der Transistor 50 wird also eingeschaltet, der Transistor 48 jedoch ausgeschaltet. Die Transistoren 44 und 46 speichern ebenfalls die Zustände der Transistoren 40 und 42. Der Transistor 46 wird also eingeschaltet, der Transistor 44 jedoch ausgeschaltet. In diesem Betriebszustand III fließt der Strom über den Pfad vom Lastwiderstand 84 durch den Transistor 46 und durch den Transistor 58 zur Stromquelle 78 und über den Pfad vom Lastwiderstand 88 durch den Transistor 50 und durch den Transistor 60 zur Stromquelle 80. Dadurch werden beim Wechsel zwischen den Betriebszuständen II und III die Potentiale P94 und P96 nicht umgekehrt, die Potentiale P90 und P92 jedoch umgekehrt.
Im Betriebszustand IV, wenn das Potential P10 wieder auf H-Pegel wechselt, geht das Potential P22 auf H-Pegel und das Potential P12 auf L-Pegel. Die Zustände der sechsten und der siebten Differenzschaltungen 74 und 76 werden dadurch, bezogen auf den Betriebszustand III, umgekehrt. Die Transistoren 42 und 40 speichern somit die Zustände der Transistoren 44 und 46. Der Transistor 42 wird also eingeschaltet, der Transistor 40 jedoch ausgeschaltet. Die Transistoren 52 und 54 speichern somit die Zustände der Transistoren 48 und 50. Der Transistor 52 wird also eingeschaltet, der Transistor 54 jedoch ausgeschaltet. In diesem Betriebszustand IV fließt der Strom über den Pfad vom Lastwiderstand 84 durch den Transistor 42 und durch den Transistor 56 zur Stromquelle 78 und über den Pfad vom Lastwiderstand 86 durch den Transistor 52 und durch den Transistor 62 zur Stromquelle 80. Dadurch werden beim Wechsel zwischen den Betriebszuständen III und IV die Potentiale P94 und P96 umgekehrt, nicht jedoch die Potentiale P90 und P92.
Gemäß den oben beschriebenen Vorgängen arbeitet die in Fig. 1 beschriebene Logikschaltung als Master-Slave-Flip- Flop, das die Frequenz des Eingangssignal durch Zwei teilt.
In jüngerer Zeit wurde die Logikschaltung bzw. die Master-Slave-Schaltung in vielen tragbaren Elektronikgeräten eingesetzt, z. B. in Hand-Fernbedienungen, IC-Karten usw. Die tragbaren Geräte haben eine möglichst einfache Batterie benötigt. Fällt die Batteriespannung unter 0,9 V, so kann die Master-Slave-Schaltung im allgemeinen nicht mehr richtig arbeiten. Somit wünscht man, eine Logikschaltung bereitzustellen, die die Master-Slave-Funktion auch bei niedrigeren Spannungen exakt ausführen kann.
Die herkömmliche Schaltung nach Fig. 1 hat einen relativ langen Reihenpfad bzw. eine relativ lange Reihenverbindung, in der zwei oder mehr Basis-Emitter-Strecken zwischen den Spannungsversorgungsanschlüssen enthalten sind. Beispielsweise sind die Basis-Emitter-Strecken der Transistoren 40 und 56 zwischen dem Energieversorgungsanschluß 20 und Bezugspotential-Versorgungsanschluß 28 in Reihe geschaltet. An jeder dieser Basis-Emitter-Strecken fällt eine vorgeschriebene Spannung ab, nämlich die sogenannte Basis-Emitter-Spannung Vbe (die kleinstmögliche Spannung, die zum Ein- -und Ausschalten des Transistors nötig ist). Bei Siliziumtransistoren beträgt die Basis-Emitter-Spannung Vbe etwa 0,8 Volt. Dadurch arbeiten Logikschaltungen, die eine derartige Reihenschaltung von Basis-Emitter-Strecken aufweisen, bei Spannungen unter 1,6 Volt nicht mehr richtig.
Bei herkömmlichen Logikschaltungen tritt also, wie oben beschrieben, die Schwierigkeit auf, daß die Schaltung nicht arbeitet, wenn die Spannungsquelle keine Spannung von etwa zweimal der Basis-Emitter-Spannung Vbe bereitstellt.
Im IBM Technical Disclosure Bulletin, vol. 29, Nr. 12 (Mai 1987), Seite 5587-5588, ist ein Datenzwischenspeicher offengelegt. In diesem herkömmlichen Gerät bilden zwei Transistorpaare, die gemeinsame Anschlüsse aufweisen, eine Differenzvorrichtung. An die beiden gemeinsamen Anschlüsse sind Stromquellen angeschlossen. Die Ströme, die durch die beiden Transistorpaare fließen, werden jedoch durch daran angelegte Steuersignale eingestellt.
Die Erfindung zielt daher darauf ab, eine mit kleiner Ansteuerspannung arbeitende Logikschaltung bereitzustellen, die diese Schwierigkeit beseitigt und mit besonders geringer Spannung arbeitet, beispielsweise auch dann, wenn die verfügbare Spannung aus einer gewöhnlichen Batterie ziemlich stark gefallen ist.
Erfindungsgemäß wird eine mit kleiner Ansteuerspannung arbeitende Logikschaltung bereitgestellt, die anspricht auf eine zwischen ersten und zweiten Energiequellenanschlüssen angelegte Energiequellenspannung geeignet zum Ändern eines Eingangssignals entsprechend eines vorbestimmten Logikmusters, wobei die Schaltung umfaßt
eine Eingangssteuereinrichtung, die mindestens ein Paar Eingangstransistoren enthält, wovon jeder als Reaktion auf das Eingangssignal ein entsprechendes Paar Steuersignale erzeugt, die entgegengesetzte Pegel aufweisen;
eine Differenzeinrichtung, die eine Anzahl Transistorpaare zum Teilen der Frequenz des Steuersignals enthält, wobei jedes Transistorpaar einen gemeinsamen Anschluß hat, und eine zwischen den gemeinsamen Anschluß und den ersten Energiequellenanschluß geschaltete, zugehörige Stromquelle mit dem Transistorpaar verbunden ist,
wobei die Eingangstransistoren jeweils zwischen die gemeinsamen Anschlüsse und den zweiten Energiequellenanschluß geschaltet sind, dadurch gekennzeichnet,
daß die Eingangstransistoren alle eine wesentlich größere Emitterfläche aufweisen als die Emitterfläche eines jeden gepaarten Transistors, und die Logikschaltung nur eine einzige Basis-Emitter-Strecke in jedem Pfad enthält, der zwischen dem zweiten Energiequellenanschluß und dem jeweiligen gemeinsamen Anschluß durch die Differenzeinrichtung verläuft.
Die Erfindung wird nunmehr zur besseren Darstellung beispielhaft mit Bezug auf die beiliegenden Zeichnungen beschrieben.
Es zeigt:
Fig. 1 einen Schaltplan, der die herkömmliche Logikschaltung darstellt;
Fig. 2 eine Schaltplan, der eine erfindungsgemäße, erste Ausführungsform der mit kleiner Ansteuerspannung arbeitenden Logikschaltung darstellt;
Fig. 3 ein theoretisches Kurvendiagramm zum Erklären der Arbeitsweise der Logikschaltung nach Fig. 2;
Fig. 4 ein Kurvendiagramm zum Erklären der Arbeitsweise der Erfindung;
Fig. 5 einen Schaltplan, der eine erfindungsgemäße, zweite Ausführungsform der Logikschaltung darstellt;
Fig. 6 einen Schaltplan, der eine erfindungsgemäße, dritte Ausführungsform der Logikschaltung darstellt; und
Fig. 7 einen Schaltplan, der eine erfindungsgemäße, vierte Ausführungsform der Logikschaltung darstellt.
Die erfindungsgemäße, mit kleiner Ansteuerspannung arbeitende Logikschaltung enthält ein Master-Slave-Flip-Flop 64, das eine Kombination darstellt aus einer Differenzschaltungs-Transistorschaltung und einer Zwischenspeicher-Transistorschaltung zum Zwischenspeichern des Betriebszustands der Differenzschaltungs-Transistorschaltung. Die erfindungsgemäße, mit kleiner Ansteuerspannung arbeitende Logikschaltung enthält ferner eine Stromquelle mit vorgeschriebenen, gepaarten Einrichtungen dieser Transistorschaltungen, und eine Eingangsstufen-Transistorschaltung mit einer Emitterfläche, die größer ist als die der gepaarten Einrichtung, geeignet zum Steuern des Betriebs des Master-Slave-Flip-Flops 64 entsprechend dem Betrieb der Eingangsstufen-Transistorschaltung.
Gemäß der obigen Beschreibung steuern die Eingangsschaltungstransistoren das Ein- und Ausschalten des Schaltungsteils, der die Differenzschaltung (die die Master- Slave-Funktion ausführt) mit der Zwischenspeicherschaltung verbindet. Die Emitterflächen der Eingangsschaltungstransistoren sind größer ausgelegt als die Emitterflächen der Differenzschaltungstransistoren. Da in diesem Fall das Verhältnis der Emitterflächen von Eingangsschaltungstransistoren zu Differenzschaltungstransistoren groß ist, kann das Ein- und Ausschalten eindeutig ausgeführt werden, und es ist nicht mehr nötig, eine Differenzschaltung für die unteren Teile der Zwischenspeicherschaltung und der Differenzschaltung bereitzustellen. Dadurch wird es möglich, eine Schaltung zu entwerfen, die keine Reihenschaltung von Basis-Emitter- Strecken enthält.
Die Erfindung wird nun ausführlich mit Bezug auf die begleitenden Zeichnungen beschrieben, nämlich Fig. 2 bis Fig. 7. Um die Erklärungen zu vereinfachen, werden in allen diesen Zeichnungen gleiche Bezugszeichen (Buchstaben und Ziffern) dazu benutzt, Bauteile zu bezeichnen, die denen in Fig. 1 gleichen oder ähneln.
Es wird nun Bezug auf Fig. 2 genommen. Eine erste, erfindungsgemäße Ausführungsform der mit kleiner Ansteuerspannung arbeitenden Logikschaltung wird ausführlich beschrieben. Fig. 2 zeigt einen Schaltplan, der die Ausführungsform des mit kleiner Ansteuerspannung arbeitenden Master-Slave- Flip-Flops darstellt.
In Fig. 2 wird ein Eingangssignal, das zwischen zwei logischen Zuständen wechselt, nämlich dem H-Pegel und dem L- Pegel, an einen Eingangsanschluß 10 angelegt. Dieses Eingangssignal wird über einen Kondensator 16 an die Basis eines Transistors 12 einer ersten Differenzschaltung 14 angelegt. Ein Widerstand 18 ist zwischen die Basis des Transistors 12 und einen Spannungsversorgungsanschluß 20 mit einer Quellspannung Vcc geschaltet. Die erste Differenzschaltung 14 enthält den Transistor 12 und einen Transistor 22, deren Emitter miteinander verbunden sind.
Zwischen die Kollektoren der Transistoren 12 und 22 und den Energieversorgungsanschluß 20 sind die Lastwiderstände 24 bzw. 26 geschaltet. Ein Verbindungsknoten zwischen den Emittern der Transistoren 12 und 22 ist über eine Stromquelle 30 mit einem Bezugspotential-Versorgungsanschluß 28 verbunden. Vier Transistoren 32a, 32b, 34a und 34b sind Zwischen dem Energieversorgungsanschluß 20 und dem Bezugspotential-Versorgungsanschluß 28 jeweils über die Stromquellen 36a, 36b, 38a und 38b parallel geschaltet. Die Basen der Transistoren 32a und 32b sind gemeinsam mit dem Kollektor des Transistors 12 verbunden. Die Basen der Transistoren 34a und 34b sind mit dem Kollektor des Transistors 22 verbunden. Dadurch wird das Potential P12 am Kollektor des Transistors 12 an die Basen der Transistoren 32a und 32b angelegt. Das Potential P22 am Kollektor des Transistors 22 wird an die Basen der Transistoren 34a und 34b angelegt. Dadurch werden die von den Stromquellen 36a, 36b, 38a und 38b in die Transistoren 32a, 32b, 34a und 34b eingespeisten Ströme von den Transistoren 12 und 22 differentiell gesteuert.
Die Transistoren 40, 42, 44, 46, 48, 50, 52 und 54 bilden ein Master-Slave-Flip-Flop 64 in der Art einer doppelt abgeglichenen Differenzschaltung. D. h., das Master-Slave- Flip-Flop 64 enthält vier Differenzschaltungen, die wie im folgenden beschrieben miteinander verbunden sind. Im Master- Slave-Flip-Flop 64 bilden die Transistoren 40 und 42 eine zweite Differenzschaltung 66. Die Transistoren 44 und 46 bilden eine dritte Differenzschaltung 68. Die Transistoren 48 und 50 bilden eine vierte Differenzschaltung 70. Die Transistoren 52 und 54 bilden eine fünfte Differenzschaltung 72. Die Emitter der Transistoren 40 und 42 sind miteinander verbunden; dieser gemeinsame Emitterverbindungsknoten ist über die Stromquelle 36a mit dem Bezugspotential-Versorgungsanschluß 28 verbunden. Die Emitter der Transistoren 44 und 46 sind miteinander verbunden; dieser gemeinsame Emitterverbindungsknoten ist über die Stromquelle 38a mit dem Bezugspotential-Versorgungsanschluß 28 verbunden. Die Emitter der Transistoren 48 und 50 sind miteinander verbunden; dieser gemeinsame Emitterverbindungsknoten ist über die Stromquelle 38b mit dem Bezugspotential-Versorgungsanschluß 28 verbunden. Die Emitter der Transistoren 52 und 54 sind miteinander verbunden; dieser gemeinsame Emitterverbindungsknoten ist über die Stromquelle 36b mit dem Bezugspotential- Versorgungsanschluß 28 verbunden.
Die Kollektoren der Transistoren 40 und 44 sind gemeinsam über einen Lastwiderstand 82 mit dem Energieversorgungsanschluß 20 verbunden. Die Kollektoren der Transistoren 42 und 46 sind gemeinsam über einen Lastwiderstand 84 mit dem Energieversorgungsanschluß 20 verbunden. Die Kollektoren der Transistoren 48 und 52 sind gemeinsam über einen Lastwiderstand 86 mit dem Energieversorgungsanschluß 20 verbunden. Die Kollektoren der Transistoren 50 und 54 sind gemeinsam über einen Lastwiderstand 86 mit dem Energieversorgungsanschluß 20 verbunden.
Der gemeinsame Kollektorverbindungsknoten 90 der Transistoren 40 und 44 ist mit den Basen der Transistoren 42 und 52 verbunden. Der gemeinsame Kollektorverbindungsknoten 92 der Transistoren 42 und 46 ist mit den Basen der Transistoren 40 und 54 verbunden. Der gemeinsame Kollektorverbindungsknoten 94 der Transistoren 48 und 52 ist mit den Basen der Transistoren 46 und 50 verbunden. Der gemeinsame Kollektorverbindungsknoten 96 der Transistoren 50 und 54 ist mit den Basen der Transistoren 44 und 48 verbunden. Der gemeinsame Kollektorverbindungsknoten 92 der Transistoren 42 und 46 ist mit einem Ausgangsanschluß 98 verbunden.
Hier sind die Emitterflächen der Transistoren 32a, 32b, 34a und 34b viel größer als die Emitterflächen der Transistoren 40, 42, 44, 46, 48, 50, 52 und 54. Das Verhältnis der Emitterflächen des Transistors 32a zu den Emitterflächen der Transistoren 40 und 42 der zweiten Differenzschaltung 66 ist auf N1 : 1 gesetzt. Das Verhältnis der Emitterflächen des Transistors 32b zu den Emitterflächen der Transistoren 52 und 54 der fünften Differenzschaltung 72 ist auf N2 : 1 gesetzt. Das Verhältnis der Emitterflächen des Transistors 34a zu den Emitterflächen der Transistoren 44 und 46 der dritten Differenzschaltung 68 ist auf N3 : 1 gesetzt. Das Verhältnis der Emitterflächen des Transistors 34b zu den Emitterflächen der Transistoren 48 und 50 der vierten Differenz Schaltung 70 ist auf N4 : 1 gesetzt. Die Verhältnisse N1 bis N4 sind sehr viel größer als eins (N1, N2, N3, N4 » 1), z. B. 10 oder größer.
Die Arbeitsweise der Logikschaltung wird nun im folgenden beschrieben. Die den Signalen in Teilen der Schaltung nach Fig. 1 zugewiesenen Symbole werden ebenfalls für die gleichen Signale benutzt, die in dieser Schaltung auftreten.
Zunächst ist der Transistor 12 ausgeschaltet und der Transistor 22 eingeschaltet, wenn das Potential P10 des Eingangssignals auf L-Pegel ist. Dadurch hat das Potential P22 am Kollektor des Transistors 22 L-Pegel und das Potential P12 am Kollektor des Transistors 12 hat H-Pegel. Dem H-Pegel des Potentials P12 zu diesem Zeitpunkt entsprechend sind die Transistoren 32a und 32b beide eingeschaltet. Da nun die Emitterflächenverhältnisse der Transistoren 32a und 32b gegen die Emitterflächenverhältnisse der Transistoren 40, 42, 52 und 54 genügend groß gemacht sind, fließen die von den Stromquellen 36a und 36b abgegebenen Ströme nahezu vollständig durch die Transistoren 32a und 32b. Nimmt man z. B. an, daß die Emitterfläche des Transistors 32a zehnmal größer ist als die Emitterflächen eines jeden der Transistoren 40 und 42, so fliesen zehn Elftel (10/11) des Stroms der Stromquelle 36a durch den Transistor 32a. Dadurch werden die Transistoren 40 und 42 nahe an den nichtleitenden Zustand gezogen.
Im Betriebszustand I, der dem L-Pegel-Zustand des Eingangssignals entspricht, sind die Transistoren 40, 42, 52 und 54 daher ausgeschaltet. Im Betriebszustand III, der dem anderen L-Pegel-Zustand des Eingangssignals nach dem Wechsel entspricht, sind die Transistoren 40, 42, 52 und 54 ebenfalls ausgeschaltet
Wenn das Potential P10 des Eingangssignals auf H-Pegel geht (Betriebszustand II), werden die Transistoren 32a und 32b ausgeschaltet, die Transistoren 34a und 34b jedoch eingeschaltet.
Da die Emitterfläche eines jeden der Transistoren 34a und 34b bezogen auf die Emitterflächen eines jeden der Transistoren 44, 46, 48 und 50 genügend groß ist, fließen die von den Stromquellen 38a und 38b abgegebenen Ströme nahezu vollständig durch die Transistoren 34a und 34b. Daher sind in diesem Betriebszustand II, der dem H-Pegel-Zustand des Eingangssignals nach dem Wechsel vom L-Pegel entspricht, die Transistoren 44, 46, 48 und 50 ausgeschaltet. Im Betriebszustand IV, der dem anderen H-Pegel-Zustand des Eingangssignals nach dem Wechsel vom anderen L-Pegel entspricht, sind die Transistoren 44, 46, 48 und 50 ebenfalls ausgeschaltet.
Auf diese Weise läuft die Flip-Flop-Funktion im Master- Slave-Flip-Flop 64 ab. Im folgenden wird die Flip-Flop-Funktion für jeden der Betriebszustände I, II, III und IV erklärt. Es wird nun angenommen, daß das Potential P10 des Eingangssignals wechselt, wie dies die Kurve 3a in Fig. 3 zeigt. Daraufhin wechseln die Potentiale P90, P92, P94 und P96 an den gemeinsamen Kollektorverbindungsknoten 90, 92, 94 und 96, wie dies die Kurven 3b, 3c, 3d und 3e in Fig. 3 zeigen.

[Betriebszustand I]

Im Betriebszustand I sind die Transistoren 40, 42, 52 und 54 wie oben beschrieben ausgeschaltet. Hier wird nun angenommen, daß das Potential P10 des Eingangssignals auf L- Pegel ist und der Transistor 48 im Anfangszustand nach dem Einschalten der Energiequelle eingeschaltet ist, ebenso wie in Fig. 1. Entsprechend dem Differentialbetrieb der dritten Differenzschaltung 68 ist der Transistor 44 eingeschaltet, der Transistor 46 jedoch ausgeschaltet. Dadurch fließen die Ströme über den Pfad vom Lastwiderstand 82 durch den Transistor 44 zur Stromquelle 38a und über den Pfad vom Lastwiderstand 86 durch den Transistor 48 zur Stromquelle 38b. Somit wechselt das Potential P90 auf L-Pegel. Das Potential P92 wechselt auf H-Pegel. Das Potential P94 wechselt auf L-Pegel, und das Potential P96 wechselt auf H-Pegel.

[Betriebszustand II]

Aufgrund der Unterschiede in den Emitterflächen sind in diesem Betriebszustand II die Transistoren 44, 46, 48 und 50 abgeschaltet. So wie im Betriebszustand I der Transistor 44 eingeschaltet, der Transistor 46 jedoch ausgeschaltet war, ist hier der Transistor 40 eingeschaltet, der Transistor 42 jedoch ausgeschaltet (Zwischenspeicherbetrieb). Dadurch wird bei diesem Betriebszustandswechsel zwischen den Zuständen I und II das Potential P90 auf L-Pegel und das Potential P92 auf H-Pegel gehalten. Der Transistor 52 wird durch den L-Pegel-Zustand des Potentials P90 ausgeschaltet, der Transistor 54 durch den H-Pegel-Zustand des Potentials P92 jedoch eingeschaltet. Dadurch fließen die Ströme über den Pfad vom Lastwiderstand 82 durch den Transistor 40 zur Stromquelle 36a und über den Pfad vom Lastwiderstand 86 durch den Transistor 54 zur Stromquelle 36b. Somit wechselt das Potential P90 auf L-Pegel. Das Potential P92 wechselt auf H-Pegel. Das Potential P94 wechselt auf H-Pegel, und das Potential P96 wechselt auf L-Pegel.

[Betriebszustand III]

In diesem Betriebszustand III werden die Transistoren 32a und 32b wieder eingeschaltet. Dadurch fließen die Ströme der Stromquellen 36a und 36b durch die Transistoren 32a und 32b. In diesem Zustand sind die Transistoren 40, 42, 52 und 54 ausgeschaltet. Da die Transistoren 48 und 50 die Zustände der Transistoren 52 und 54 im Betriebszustand II zwischenspeichern, ist der Transistor 50 eingeschaltet, der Transistor 48 jedoch ausgeschaltet. Dadurch wird bei diesem Betriebszustandswechsel zwischen den Zuständen II und III das Potential P94 auf H-Pegel und das Potential P96 auf L-Pegel gehalten. Der Transistor 46 wird zudem durch den H-Pegel-Zustand des Potentials P94 eingeschaltet und der Transistor 44 durch den L-Pegel-Zustand des Potentials P96 jedoch ausgeschaltet. Dadurch fließen die Ströme über den Pfad vom Lastwiderstand 84 durch den Transistor 46 zur Stromquelle 38a und über den Pfad vom Lastwiderstand 88 durch den Transistor 50 zur Stromquelle 38b. Das Potential P90 wechselt auf H-Pegel, und das Potential P92 wechselt auf L-Pegel.

[Betriebszustand IV]

Im Betriebszustand IV sind die Transistoren 44, 46, 48 und 50 ausgeschaltet. So wie im Betriebszustand III der Transistor 46 eingeschaltet und der Transistor 44 ausgeschaltet war, ist nun der Transistor 42 eingeschaltet, der Transistor 40 jedoch ausgeschaltet. Dadurch wird das Potential P90 auf H-Pegel und das Potential P92 auf L-Pegel gehalten. Der Transistor 52 wird zudem durch den H-Pegel-Zustand des Potentials P90 eingeschaltet und der Transistor 54 durch den L-Pegel-Zustand des Potentials P92 ausgeschaltet. Dadurch fließen die Ströme über den Pfad vom Lastwiderstand 84 durch den Transistor 42 zur Stromquelle 36a und über den Pfad vom Lastwiderstand 86 durch den Transistor 52 zur Stromquelle 36b. Das Potential P94 wechselt auf L-Pegel, und das Potential P96 wechselt auf H-Pegel.
Die Tabelle 2 zeigt unten die Ein- und Ausschaltzustände der Transistoren 40, 42, 44, 46, 48, 50, 52 und 54 der zweiten, dritten, vierten und fünften Differenzschaltungen 66, 68, 70 und 72. Tabelle 2 Transistor 40 AUS EIN
Wie Tabelle 2 zeigt, führt die Ausführungsform der Logikschaltung bzw. das Master-Slave-Flip-Flop die gleichen Master-Slave-Flip-Flop-Funktionen aus wie die Schaltung nach Fig. 1. Verglichen mit der Schaltung nach Fig. 1 enthalten alle Strompfade zwischen dem Energieversorgungsanschluß 20 und dem Bezugspotential-Versorgungsanschluß 28 nur eine einzige Transistor-Basis-Emitter-Strecke. Dadurch kann die Flip-Flop-Funktion bei einer Energiequellenspannung ausgeführt werden, die niedriger ist als die Spannung in Fig. 1. Die Schaltung der Ausführungsform kann z. B. bei einer Spannung von etwa 0,9 Volt arbeiten.
Fig. 4 zeigt den Master-Slave-Flip-Flop-Betrieb der Ausführungsform bei einer Energiequellenspannung Vcc von 0,9 Volt. In Fig. 4 stellt die Kurve 4a das Potential P10 bzw. das Eingangssignal dar; Kurve 4b stellt das Potential P92, d. h. das Ausgangssignal dar. Fig. 4 ist zu entnehmen, daß das Ausgangssignal mit der halben Frequenz des Eingangssignals wechselt. Dadurch wird die Frequenzteilerfunktion ausgeführt.
Mit Bezug auf Fig. 5 wird nun eine zweite, erfindungsgemäße Ausführungsform der Logikschaltung beschrieben. Die zweite Ausführungsform der Logikschaltung stellt den Aus- -und Einschaltbetrieb der Transistoren 40, 42, 44, 46, 48, 50, 52 und 54 und der zweiten, dritten, vierten und fünften Differenzschaltungen 66, 68, 70 und 72 sicher.
In Fig. 5 sind die Lastwiderstände 82 und 84 über einen Widerstand 100 zur Spannungsreduzierung an den Energieversorgungsanschluß 20 angeschlossen. Die Lastwiderstände 86 und 88 sind ebenfalls über einen Widerstand 102 zur Spannungsreduzierung an den Energieversorgungsanschluß 20 angeschlossen. Die anderen Schaltungsteile gleichen denen der oberen Ausführungsform nach Fig. 2.
Die Widerstände zur Spannungsreduzierung 100 und 102 in Fig. 5 vermindern die Energiequellenspannung, die an die zweiten bis fünften Differenzschaltungen 66, 68f 70 und 72 angelegt ist, auf einen Wert unterhalb der Spannung, die an die Transistoren 32a, 32b, 34a und 34b angelegt ist. Dadurch vermindern sich im Vergleich zur obigen Ausführungsform die Ströme nochmals, die durch die Transistoren 40, 42, 44, 46, 48, 50, 52 und 54 fließen. Vermindert sich die Ansteuerspannung, so werden die Transistoren 40, 42, 44, 46, 48, 50, 52 und 54 verglichen mit dem leitenden Zustand der Transistoren 32a, 32b, 34a und 34b stark gegen den nichtleitenden Zustand gezogen. Somit ist die Master-Slave-Flip-Flop-Funktion der Schaltung sichergestellt.
Mit Bezug auf Fig. 6 wird nun eine dritte, erfindungsgemäße Ausführungsform der Logikschaltung beschrieben. Diese dritte Ausführungsform der Logikschaltung ist eine Schaltung, bei der die benötigten Anschlüsse so angeordnet sind, daß sie als D-Flip-Flop-Schaltung benutzt werden kann. Die Schaltelemente sind mit den gleichen Bezugszeichen bezeichnet wie in Fig. 2. Der Q-Anschluß ist an den gemeinsamen Kollektorverbindungsknoten 90 der Transistoren 44 und 40 angeschlossen. Der Q-Anschluß ist an den gemeinsamen Kollektorverbindungsknoten 92 der Transistoren 42 und 46 angeschlossen. Der D-Eingangsanschluß ist mit der Basis des Transistors 52 verbunden. Der D-Eingangsanschluß ist mit der Basis des Transistors 54 verbunden. Die Basis des Transistors 52 und der Kollektorverbindungsknoten 90 der Transistoren 40 und 44 sind voneinander getrennt. Ebenso sind die Basis des Transistors 54 und der Kollektorverbindungsknoten 92 der Transistoren 42 und 46 voneinander getrennt. An den Eingangsanschluß 10 wird ein Taktsignal als Eingangssignal angelegt.
Mit Bezug auf Fig. 7 wird nun eine vierte, erfindungsgemäße Ausführungsform der Logikschaltung beschrieben. Diese vierte Ausführungsform der Logikschaltung stellt eine Zwischenspeicherschaltung bereit. Die Schaltelemente sind mit den gleichen Bezugszeichen bezeichnet wie die Schaltelemente in Fig. 2. In Fig. 7 sind die Basen der Transistoren 52 und 54 der fünften Differenzschaltung 72 zum Empfangen eines zu speichernden Eingangssignals an gegenphasige Eingangsanschlüsse 104a und 104b angeschlossen. Die Basen der Transistoren 52 und 54 sind vom gemeinsamen Kollektorverbindungsknoten 90 und 92 getrennt. Der gemeinsame Kollektorverbindungsknoten 96 ist mit dem Zwischenspeicher-Ausgangsanschluß 98 verbunden. Die Basis des Transistors 12 ist mit einem Taktsignal-Eingangsanschluß 10 verbunden. Die anderen Teile der Schaltung sind die gleichen wie in der obigen Ausführungsform, siehe Fig. 2.
Gemäß der Funktion der Zwischenspeicherschaltung nach Fig. 7 wird das an die Zwischenspeicher-Eingangsanschlüsse 104a und 104b angelegte Eingangssignal zum Zeitpunkt der Taktsignal-Vorderflanke zwischengespeichert.
In den Ausführungsformen nach Fig. 2, 5, 6 und 7 können die logischen Funktionen, z. B. die Flip-Flop-Funktion genauer gestaltet werden, indem die Emitterfläche N2 des Transistors 32b größer als die Emitterfläche N4 des Transistors 34b und die Emitterfläche N3 des Transistors 34a größer als die Emitterfläche N1 des Transistors 32a gemacht wird, d. h. N2 > N4 und N3 > N1. Es hat sich zudem gezeigt, daß die Schaltung selbst im hohen Frequenzbereich stabil arbeitet.
Die Erfindung kann, wie oben beschrieben, eine ganz besonders bevorzugte Logikschaltung bereitstellen.
Obwohl hier die zur Zeit als bevorzugt betrachteten Ausführungsformen der Erfindung beschrieben und dargestellt wurden, ist Fachleuten klar, das verschiedene Änderungen und Abwandlungen möglich sind. Elemente können gegen gleichwertige ausgetauscht werden, ohne daß dadurch der Bereich der Erfindung verlassen wird, so wie er in den beigefügten Ansprüchen festgelegt ist. Zusätzlich können viele Modifikationen vorgenommen werden, um besondere Umstände oder ein besonderes Material an den Gedanken der Erfindung anzupassen, ohne daß dadurch der Bereich der Erfindung verlassen wird, so wie er in den beigefügten Ansprüchen festgelegt ist. Es ist daher beabsichtigt, das die Erfindung nicht auf die besonderen, offenbarten Ausführungsformen eingeschränkt ist, die als bester Weg zum Ausführen der Erfindung betrachtet wurden, sondern daß die Erfindung alle Ausführungsformen enthält, die in den Bereich der beigefügten Ansprüche fallen.

Claims

1. Mit kleiner Ansteuerspannung arbeitende Logikschaltung, die anspricht auf eine zwischen ersten und zweiten Energiequellenanschlüssen angelegte Energiequellenspannung, geeignet zum Ändern eines Eingangssignals entsprechend eines vorbestimmten Logikmusters, wobei die Schaltung umfaßt

eine Eingangssteuereinrichtung, die mindestens ein Paar Eingangstransistoren (32a, 32b, 34a und 34b) enthält, wovon jeder als Reaktion auf das Eingangssignal ein entsprechendes Paar Steuersignale erzeugt, die entgegengesetzte Pegel aufweisen;

eine Differenzeinrichtung (64), die eine Anzahl Transistorpaare zum Teilen der Frequenz des Steuersignals enthält, wobei jedes Transistorpaar einen gemeinsamen Anschluß hat und damit assoziiert eine Stromquelle, die zwischen den gemeinsamen Anschluß und den ersten Energiequellenanschluß geschaltet ist,

wobei die Eingangstransistoren jeweils zwischen die gemeinsamen Anschlüsse und den zweiten Energiequellenanschluß geschaltet sind, dadurch gekennzeichnet,

daß die Eingangstransistoren (32a, 32b, 34a und 34b) alle eine wesentlich größere Emitterfläche aufweisen als die Emitterfläche eines jeden gepaarten Transistors (40, 42, 44, 46, 48, 50, 52 und 54), und die Logikschaltung nur eine einzige Basis-Emitter-Strecke in jedem Pfad zwischen dem zweiten Energiequellenanschluß und dem jeweiligen gemeinsamen Anschluß durch die Differenzeinrichtung hat.

2. Logikschaltung nach Anspruch 1, die zudem Leistungsverminderungseinrichtungen (100, 102) enthält, die zwischen den zweiten Energiequellenanschluß und die Differenzeinrichtung (64) geschaltet sind, geeignet zum Liefern einer Betriebsspannung, die niedriger ist als die Energiequellenspannung an der Eingangssteuereinrichtung.

3. Logikschaltung nach Anspruch 1 oder 2, wobei die Differenzeinrichtung (64) eine D-Flip-Flop-Schaltung enthält.

4. Logikschaltung nach Anspruch 1 oder 2, wobei die Differenzeinrichtung (64) eine Master-Slave-Flip-Flop-Schaltung enthält.

5. Logikschaltung nach irgendeinem vorhergehenden Anspruch, wobei jeder Eingangstransistor (32a, 32b, 34a, 34b) einem Transistorpaar der Differenzeinrichtung zugeordnet ist, und die jeweiligen Verhältnisse der Emitterfläche eines jeden Eingangstransistors zu den Emitterflächen der Transistoren des zugeordneten Transistorpaars der Differenzeinrichtung ungleich sind.