DE69121175T2

DE69121175T2 - Flipflop-Schaltung mit einem CMOS-Hysterese-Inverter

Info

Publication number: DE69121175T2
Application number: DE69121175T
Authority: DE
Inventors: Hiroshi Asazawa
Original assignee: NCR Corp
Current assignee: NEC Electronics Corp
Priority date: 1990-11-30
Filing date: 1991-12-02
Publication date: 1996-12-05
Anticipated expiration: 2011-12-03
Also published as: EP0488826A2; JP2871087B2; DE69121175D1; EP0488826B1; EP0488826A3; US5212411A; JPH04207810A

Description

Hintergrund der Erfindung

(1) Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Hochgeschwindigkeits-Flip-Flop-Schaltung und, genauer ausgedrückt, eine Flip-Flop-Schaltung mit einem CMOS-Inverter (im folgenden als eine CMOS-Flip-Flop-Schaltung bezeichnet).

(2) Beschreibung des Standes der Technik

Ein Beispiel einer herkömmlichen Hochgeschwindigkeits-CMOS-Flip-Flop-Schaltung ist in Fig. 1 gezeigt. Die gezeigte CMOS-Flip-Flop-Schaltung ist eine Flip-Flop-Schaltung vom dynamischen Typ. Wie in der Zeichnungen gezeigt werden komplementäre Taktsignale in Taktsignal-Eingangsanschlüsse 6 bzw. 7 eingegeben, und wenn eine aus einem komplementären Paar von P-Kanal- und N-Kanal-Transistoren aufgebaute CMOS-Tranfer- Gate-Schaltung 9 als Reaktion auf die Taktsignale einschaltet, wird das an einen Dateneingangsanschluß 4 angelegte Datensignal gespeichert und anschließend durch einen Inverter 1 invertiert, wobei das invertierte Signal an einem Datenausgangsanschluß 5 ausgegeben wird. Danach wird dieser Zustand gehalten, wenn die Transfer-Gate- Schaltung 9 ausschaltet.
Fig. 2 zeigt ein herkömmliches Beispiel einer Flip-Flop-Schaltung vom Mastertyp, bei der zwei Stufen von Flip-Flop-Schaltungen, von denen jede die gleiche wie die in Fig. 1 gezeigte ist, in Reihe verbunden sind und bei der ein Ausgangssignal der Flip-Flop- Schaltung der zweiten Stufe (aufgebaut aus einer Tranfer-Gate-Schaltung 19 und einem Inverter 11) durch einen Inverter 21 invertiert wird und zu einer Transfer-Gate-Schaltung 9 zurückgeführt wird, wodurch eine Flip-Flop-Schaltung vom T-Typ gebildet wird. In dieser Flip-Flop-Schaltung vom T-Typ wird, wenn die komplementären Taktsignale an die Taktsignaleingangsanschlüsse 6 und 7 angelegt werden, ein Signal, dessen Frequenz die Hälfte der des komplementären Taktsignals beträgt, an dem Ausgangsanschluß 5 ausgegeben.
Eine andere CMOS-Flip-Flop-Schaltung, die bei einer hohen Geschwindigkeit arbeiten kann, ist in Fig. 3 gezeigt. Die in Fig. 3 gezeigte CMOS-Flip-Flop-Schaltung ist in einer Veröffentlichung "Multigigahertz CMOS Dual-Modulus Prescalar IC" (von H. Cong et al, in IEEE Sc., Bd. 23, Nr.5, Oktober 1988, Seiten 1189-1194) offenbart.
In der oben erwähnten Flip-Flop-Schaltung wird der Master-Slave-Aufbau durch die Verwendung von zwei Hystereseinvertern realisiert, von denen einer aus Invertern 1,2 als ein erster Hystereseinverter aufgebaut ist und der andere aus Invertern 11,12 als ein zweiter Hystereseinverter aufgebaut ist. Das Takteingangssignal nimmt ein Einphase- Signal und keine komplementären Signale an. Das in den Taktsignal-Eingangsanschluß 6 eingegebene Taktsignal wird an die Gatter von P-Kanal-Transistoren 31, 32 für die Master-Stufe angelegt, und dasselbe wird an das Gatter eines N-Kanal-Transistors 35 für die Slave-Stufe angelegt. Die in die Dateneingangsanschlüsse 4, 8 eingegebenen Signale sind die komplementären Signale, die an die Gatter der N-Kanal-Transistoren 33, 34 angelegt werden und die bewirken, daß die P-Kanal-Transistoren 31, 32 so arbeiten, daß solche komplementären Datensignale die Eingangs- und Ausgangspotentiale des ersten Hystereseinverters (1,2) ändern können.
N-Kanal Transistoren 36,37 arbeiten als ein Differentialpaar mit einer gemeinsamen Quellenverbindung und steuern die Dateneingangssignale der Slave-Flip-Flop-Stufe. Der Transistor 35 arbeitet so, daß die Dateneingangssignale die Eingangs- und Ausgangspotentiale des zweiten Hystereseinverters (11,12) verändern können.
In den in den Fig. 1 und 2 gezeigten herkömmlichen Flip-Flop-Schaltungen vom dynamischen Typ ist keine besondere Halteschaltung für Datensignale enthalten, und die Daten werden in der Form einer Ladung bei der Gatekapazität der den Inverter 1 bildenden Feldeffekttransistoren gehalten und gespeichert. Obwohl die Schaltung bei einer verhältnismäßig hohen Geschwindigkeit arbeiten kann, führt daher ein Niedriggeschwindigkeitsbetrieb zu einem Verlust der Ladung und bewirkt daher, daß Funktionsstörungen auftreten. Weiter muß, da die in den Fig. 1 und 2 gezeigten Flip-Flop-Schaltungen CMOS-Schaltungen sind, die oben erwähnte Gatekapazität aufgeladen und entladen werden, während die Signale voll bis zu der Leistungsversorgungsspannung schwingen, und dies hat die Realisierung einer Schaltung begrenzt, die bei einer hohen Geschwindigkeit arbeiten kann.
Die in Fig. 3 gezeigte Master-Slave-Flip-Flop-Schaltung schließt das Problem ein, daß der Pegel des an den Taktsignal-Eingangsanschluß 6 anzulegenden Einphasen- Taktsignals nicht durch ein einzelnes Referenznormal entschieden werden kann, da die P-Kanal-Transistoren 31,32 für die Master-Flip-Flop-Stufe verwendet werden, und ein anderer Typ, das heißt der N-Kanal-Transistor 35 für die Slave-Flip-Flop-Stufe verwendet wird. Dieses Problem entsteht, da Schwellwerte der P-Kanal-Transistoren im Verlauf der Herstellung der Komponententransistoren erzeugt werden, ohne daß eine Korrelation mit dem Schwellwert des N-Kanal-Transistors hergestellt wird und weiter, weil sich solche Schwellwerte im Verlauf der Herstellung verändern können. Die so auftretende Veränderung hat Einfluß auf den Produktionsertrag bei der Herstellung oder Integration der Einrichtung. Da weiter der Transistor 35 in Reihe mit dem Differentialpaar von Transistoren 36, 37 verbunden ist, hat dies einen Nachteil der Realisierung für einen Betrieb mit niedriger Leistungsversorgungsspannung zur Folge. Ein weiterer Nachteil besteht darin, daß die Anzahl von für die Flip-Flop-Schaltung benötigten Elementen groß ist.
EP-A-0 250 933 offenbart eine Flip-Flop-Schaltung gemäß dem Oberbegriff von Patentanspruch 1, die ein Paar von über Kreuz verbundenen CMOS-Invertern und ein Schaltmittel aufweist, das in Reaktion auf ein an den Taktsignaleingangsanschluß der Schaltung angelegtes Taktsignal ein- und ausschaltet.

Zusammenfassung der Erfindung

Eine Aufgabe der Erfindung besteht daher darin, die oben erwähnten Probleme zu überwinden, die bei den herkömmlichen Flip-Flop-Schaltungen auftreten, und eine verbesserte Flip-Flop-Schaltung zu schaffen, die bei einer niedrigen Leistungsversorgungsspannung arbeiten kann, nicht nur bei einer hohen Frequenz, sondern auch bei einer niedrigen Frequenz arbeiten kann und eine kleine Anzahl von Elementen benötigt.
Gemäß einem Aspekt der Erfindung wird eine Flip-Flop-Schaltung geschaffen, die aufweist:
einen Dateneingangsanschluß, einen Datenausgangsanschluß und einen Taktsignaleingangsanschluß;
einen Hystereseinverter mit einem ersten Inverter, dessen Eingangsknotenpunkt und Ausgangsknotenpunkt mit dem Dateneingangsanschluß bzw. dem Datenausgangsanschluß verbunden sind, und mit einem zweiten Inverter, dessen Eingangsknotenpunkt und Ausgangsknotenpunkt mit dem Datenausgangsanschluß bzw. dem Dateneingangsanschluß verbunden sind; und
ein Schaltmittel, das zwischen dem Dateneingangsanschluß und dem Datenausgangsanschluß verbunden ist, das als Reaktion auf ein Taktsignal einschaltet und ausschaltet, das an den Taktsignaleingangsanschluß angelegt ist und die Hysteresefläche des Hystereseinverters ändert, welche Flip-Flop-Schaltung dadurch gekennzeichnet ist, daß:
die Hysteresefläche des Hystereseinverters so eingestellt ist, daß, wenn das Schaltmittel im AUS-Zustand ist, die Zustände der ersten und zweiten Inverter nicht invertiert sind, sogar wenn ein Datensignal an den Dateneingangsanschluß angelegt wird; und
der Ein-Widerstand des Schaltmittels ausreichend niedrig eingestellt ist, so daß, wenn das Schaltmittel EIN ist, die Hysterese klein wird und ein Datensignal an dem Dateneingangsanschluß gespeichert wird.
Das oben erwähnte Schaltmittel kann durch ein Tranfer-Gate realisiert werden, das aus einem N-Kanal-Feldeffekttransistor oder einem P-Kanal-Feldeffekttransistor besteht. Für die komplementären Taktsignale kann das Schaltmittel durch eine Transfer-Gate- Schaltung realisiert werden, die durch ein komplementäres Paar von verbundenen N- Kanal- und P-Kanal-Transistoren gebildet wird, die parallel miteinander verbunden sind.
Die Erfindung schafft weiter eine Master-Slave-Flip-Flop-Schaltung vom T-Typv die ein Paar der oben erwähnten Flip-Flop-Schaltungen aufweist, wobei eine der beiden Flip- Flop-Schaltungen eine Master-Stufen-Flip-Flop-Schaltung und die andere der beiden Flip-Flop-Schaltungen eine Slave-Stufen-Flip-Flop-Schaltung bildet, wobei die Slave- Stufen-Flip-Flop-Schaltung in Reihe mit der Master-Stufen-Flip-Flop-Schaltung verbunden ist; wobei die Master-Slave-Flip-Flop-Schaltung vorn T-Typ weiter einen Rückkopp lungsinverter aufweist, der mit dem Dateneingangsanschluß der Master-Stufen-Flip-Flop- Schaltung und parallel mit dem Datenausgangsanschluß der Slave-Stufen-Flip-Flop- Schaltung verbunden ist, wobei der Ausgangsknotenpunkt der Slave-Stufen-Flip-Flop- Schaltung mit dem Eingangsknotenpunkt der Master-Stufen-Flip-Flop-Schaltung durch den Rückkopplungsinverter verbunden ist.
Hysteresewirkungen des Hystereseinverters sind ausreichend groß, während das Schaltmittel ausgeschaltet ist, so daß in diesem Zustand, selbst wenn die Daten dem Dateneingangsanschluß zugeführt werden, die Daten nicht gespeichert werden. Wenn andererseits das Schaltmittel einschaltet, werden die Hysteresewirkungen des Hystere seinverters kleiner und Potentiale an den Eingangs- und Ausgangsknotenpunkten des Hystereseinverters verändern sich in Übereinstimmung mit dem Spannungspegel der Daten an dem Dateneingangsanschluß wodurch bewirkt wird, daß die Daten in Übereinstimmung mit der Hysteresekurve gespeichert werden.

Kurze Beschreibung der Zeichnungen

Die oben aufgeführten und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der bevorzugten erfindungsgemäßen Ausführungsformen deutlicher werden, die unter Bezugnahme auf die beigefügten Zeichnungen erklärt werden, in denen:
Fig. 1 ein Schaltbild ist, das eine herkömmliche Flip-Flop-Schaltung zeigt;
Fig. 2 ein Schaltbild ist, das eine herkömmliche Master-Slave-Flip-Flop-Schaltung vom T-Typ zeigt;
Fig. 3 Fig. 3 ein Schaltbild ist, das eine herkömmliche Master-Slave-Flip-Flop- Schaltung zeigt;
Fig. 4 ein Diagramm ist, das die Betriebswellenformen einer herkömmlichen, in Fig. 2 gezeigten Flip-Flop-Schaltung vorn T-Typ zeigt;
Fig. 5 ein Schaltbild ist, das eine Flip-Flop-Schaltung einer ersten erfindungsgemaßen Ausführungsform zeigt;
Fig. 6 ein Schaltbild ist, das eine Flip-Flop-Schaltung einer zweiten erfindungsgemäßen Ausführungsform zeigt;
Fig. 7 ein Schaltbild ist, das eine Flip-Flop-Schaltung einer dritten erfindungsgemaßen Ausführungsform zeigt;
10 Fig. 8 ein Schaltbild ist, das eine Flip-Flop-Schaltung einer vierten erfindungsgemaßen Ausführungsform zeigt;
Fig. 9 ein Schaltbild ist, das eine Master-Slave-Flip-Flop-Schaltung vom T-Typ einer fünften erfindungsgemäßen Ausführungsform zeigt; und
Fig. 10 ein Diagramm ist, das die Betriebswellenformen der in Fig. 9 gezeigten fünf ten erfindungsgemäßen Ausführungsform zeigt.

Beschreibung der bevorzugten Ausführungsformen

Jetzt werden einige bevorzugte erfindungsgemäße Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen erklärt werden.
Es sollte zur Kenntnis genommen werden, daß im Verlauf der folgenden Erläuterung ähnliche Bezug szeichen oder -ziffern in allen Figuren der Zeichnungen sich auf die gleichen oder ähnliche Elemente beziehen.
Fig. 5 zeigt schematisch eine Flip-Flop-Schaltung einer ersten erfindungsgemäßen Ausführungsform.
In Fig. 5 kennzeichnen die Ziffern 1 und 2 die einen Hystereseinverter 100 bildenden Inverter, die Ziffer 4 kennzeichnet einen Dateneingangsanschluß einer Flip-Flop- Schaltung und die Ziffer 5 kennzeichnet einen Datenausgangsanschluß zum Ausgeben eines invertierten Datensignals. Zwischen dem Eingangs- und dem Ausgangsanschluß 4 und 5 des Hystereseinverters 100 ist ein Schaltmittel 9 vorgesehen, das als Reaktion auf ein einem Taktsignaleingangsanschluß 6 zugeführtes Taktsignal ein- und ausschaltet.
Die Hysteresefläche des Hystereseinverters 100 ist so eingestellt, daß während das Schaltmittel 9 sich in seinem AUS-Zustand befindet, der Zustand des Hystereseinverters 100 sogar dann nicht invertiert werden kann, wenn ein Ausgangssignal von einer anderen CMOS-Schaltung an den Dateneingangsanschluß 4 angelegt wird. Eine solche Einstellung kann durch die Auswahl von beispielsweise Gattelängen und/oder -breiten der die Inverter 1,2 bildenden Feldeffekttransistoren erreicht werden.
Der Ein-Widerstand des Schaltmittels 9 ist ausreichend niedrig eingestellt, so daß, wenn das Schaltmittel 9 eingeschaltet ist, die Menge oder Fläche der Hysterese klein wird und das Datensignal an dem Dateneingangsanschluß 4 gespeichert werden kann.
Wenn das Ausgangssignal des Hystereseinverters 100 invertiert wird, wenn das Schaltmittel 9 ausgeschaltet ist, verändert sich das Ausgangssignal des Inverters 2 nicht zu dem Pegels des Leistungsversorgungspotentials oder zu dem Pegel des Massepotentials, da ein Spannungspegel des Dateneingangsanschlusses 4 und ein Ausgangsspannungspegel des Inverters 2 einander entgegengesetzt sind, sondern verändert sich durch den Pegel der Schwellspannung leicht entweder in Richtung des Pegels des Leistungsversorgungsspannung oder in Richtung des Massepotentials. Das gleiche ist zutreffend für den Ausgangsspannungspegel in dem Inverter 1, und das nächste Einschalten des Schaltmittels 9 führt zu einer Vorladung für die Inversion der Spannung in dem Datenausgangsanschluß 5, wodurch die Realisierung eines Hochgeschwindigkeitsbetriebs ermöglicht wird.
Als nächstes stellt Fig. 6 ein Schaltbild dar, das eine Flip-Flop-Schaltung einer zweiten erfindungsgemäßen Ausführungsform zeigt, deren Merkmal es ist, ein N-Kanal-Tranfer- Gate 29 an Stelle des Schaltmittels 9 der ersten, in Fig. 5 gezeigten Ausführungsform zu verwenden. Die Erläuterung des Schaltungsbetriebs ist hier weggelassen, da dieser der gleiche wie der der ersten Ausführungsform ist.
Fig. 7 ist ein Schaltbild, das eine Flip-Flop-Schaltung einer dritten erfindungsgemäßen Ausführungsform zeigt, deren Merkmal es ist, ein P-Kanal-Tranfer-Gate 39 als das in Fig. 5 gezeigte Schaltmittel 9 zu verwenden. Die Erläuterung hinsichtlich der Anordnungen und des Schaltungsbetriebs ist hier weggelassen, da diese die gleichen wie die für die ersten Ausführungsform sind.
Fig. 8 ist ein Schaltbild, das eine Flip-Flop-Schaltung gemäß einer vierten erfindungsge mäßen Ausführungsform zeigt, deren Merkmal es ist, die in Fig. 5 gezeigten Schaltmittel 9 durch die CMOS-Transfer-Gate-Schaltung 49 zu realisieren, die aus einem komplementären Paar von parallel verbundenen N-Kanal- und P-Transistoren besteht. Die Erläuterung der verbleibenden Anordnungen und des Schaltbetriebs ist weggelassen, da diese die gleichen wie die für die erste Ausführungsform mit der Ausnahme sind, daß die CMOS-Transfer-Gate-Schaltung 49 komplementäre Taktsignale empfängt, die an die Taktsignaleingangsanschlüsse 6 und 7 angelegt werden, und daß sie als Reaktion auf diese Signale ein- und ausschaltet.
Fig. 9 ist ein Schaltbild einer Master-Slave-Flip-Flop-Schaltung vom T-Typ als eine fünfte erfindungsgemäße Ausführungsform, deren typische Betriebswellenformen in Fig. 10 gezeigt sind. Die in Fig. 10 gezeigten Wellenformen zeigen, daß die Schaltung bis zu 1 GHz der Eingangssignalfrequenz arbeiten kann. Die in Fig. 9 gezeigte Master-Slave-Flip- Flop-Schaltung vom T-Typ weist zwei Stufen von Hystereseinvertern 100,100' auf, wobei die erste und die zweite Stufe aus den Invertern 1,2 bzw. 1',2' und den komplementären Transfer-Gate-Schaltungen 59 bzw. 59', die in Fig. 8 gezeigt sind, aufgebaut sind. Jede der komplementären Transfer-Gate-Schaltungen 59, 59' empfängt komplementäre Taktsignale, die an die Taktsignaleingangsanschlüsse 6 und 7 angelegt werden. Der Ausgang des Hystereseinverters 100' der zweiten Stufe und der Eingang des Hystereseinverters 100 der ersten Stufe sind durch einen Inverter 21 verbunden.
Fig. 4 ist ein Diagramm der Betriebswellenformen in der in Fig. 2 gezeigten herkömmlichen dynamischen Flip-Flop-Schaltung vom T-Typ. Zum Zweck des Vergleichs wird angenommen, daß eine Transistorgröße und andere Bedingungen in dem herkömmlichen Beispiel die gleichen sind, wie die der in Fig. 9 gezeigten fünften Ausführungsform Obwohl die gezeigte Schaltung eine dynamische Schaltung ist, zeigen die Wellenformen, daß die herkömmliche Schaltung nur bis zu 0,8 GHz der Eingangsfrequenz arbeiten kann, was darauf beruht, daß das Ausgangssignal vollständig zwischen dem Massepotential und dem Leistungsversorgungspotential schwingt.
Wie oben erläutert, gehen die Daten in Übereinstimmung mit der Erfindung sogar dann nicht verloren, wenn die Schaltung bei einer niedrigen Frequenz arbeitet, da dieselben in dem Hystereseinverter gespeichert sind. Da das Schaltmittel zwischen dem Eingangsund dem Ausgangsknotenpunkt des Hystereseinverters vorgesehen ist, um zu bewirken, daß die Hysteresefläche veränderbar ist, erfordert die Schaltung nur eine kleine Anzahl von Gate-Stufen, und weiter, da die durch die Daten verkleinerte Hysteresefläche nur invertiert werden muß, brauchen sich die Daten nicht in einer vollen Schwingung befinden, was ermöglicht, daß die Schaltung bei einer hohen Geschwindigkeit arbeitet.
Da weiter der Betriebspunkt durch ein Größenverhältnis zwischen dem N-Kanal- Transistor und dem P-Kanal-Transistor der Inverter 1,2, die den Hystereseinverter bilden, bestimmt wird, und die Steuerung des Umfangs oder der Fläche der Hysterese durch die Größe des Schaltmittels bestimmt wird, weist die Schaltung eine starke Stabilität gegen die Veränderung auf, die sich im Verlaufe der Herstellung entwickeln kann und erfordert weiter nur eine kleine Anzahl von Elementen, die alle für die Weiterentwicklung von in großem Maße integrierten Schaltungen (LSI) geeignet sind.
Selbst in dem Fall, in dem die erfindungsgemäße Flip-Flop-Schaltung verwendet wird, um einen Hochfrequenzbetrieb zu bewältigen, und ein Signal verlangsamt an eine gewöhnliche CMOS-Schaltung angeschlossen wird, kann die erfindungsgemäße Schaltung praktisch direkt mit der betreffenden CMOS-Schaltung verbunden werden.

Claims

1. Flip-Flop-Schaltung, die aufweist:

einen Dateneingangsanschluß (4), einen Datenausgangsanschluß (5) und einen Taktsignaleingangsanschluß (6);

einen Hystereseinverter (100) mit einem ersten Inverter (1), dessen Eingangsknotenpunkt und Ausgangsknotenpunkt mit dem Dateneingangsanschluß bzw. dem Datenausgangsanschluß verbunden sind, und mit einem zweiten Inverter (2), dessen Eingangsknotenpunkt und Ausgangsknotenpunkt mit dem Datenausgangsanschluß bzw. dem Dateneingangsanschluß verbunden sind; und

ein Schaltmittel (9), das zwischen dem Dateneingangsanschluß und dem Datenausgangsanschluß verbunden ist, das als Reaktion auf ein Taktsignal einschaltet und ausschaltet, das an den Taktsignaleingangsanschluß angelegt ist und die Hysteresefläche des Hystereseinverters (100) ändert, welche Flip-Flop-Schaltung dadurch gekennzeichnet ist, daß:

die Hysteresefläche des Hystereseinverters (100) so eingestellt ist, daß, wenn das Schaltmittel im AUS-Zustand ist, die Zustände der ersten und zweiten Inverter nicht invertiert sind, sogar wenn ein Datensignal an den Dateneingangsanschluß angelegt wird und

der Ein-Widerstand des Schaltmittels ausreichend niedrig eingestellt ist, so daß, wenn das Schaltmittel EIN ist, die Hysterese klein wird und ein Datensignal an dem Eingangsanschluß gespeichert wird.

2 Flip-Flop-Schaltung nach Anspruch 1 in der jeder der ersten und zweiten Inverter (1,2) ein komplementäres Paar von Transistoren aufweist und in dem das Schaltmittel ein Transfer-Gate (29) vom N-Kanal-Typ aufweist.

3 Flip-Flop-Schaltung nach Anspruch 1, in der jeder der ersten und zweiten Inverter (1,2) ein komplementäres Paar von Transistoren aufweist und in dem das Schaltmittel ein Transfer-Gate (39) vom P-Kanal-Typ aufweist

4. Flip-Flop-Schaltung nach Anspruch 1, in der jeder der ersten und zweiten Inverter (1,2) ein komplementäres Paar von Transistoren aufweist und das Schaltmittel eine komplementäre Transfer-Gate-Schaltung (49) aufweist, die einen N-Kanal- Feldeffekttransistor und einen P-Kanal-Feldeffekttransistor aufweist die parallel miteinander verbunden sind, wobei der N-Kanal-Feldeffekttransistor und der P- Kanal-Feldeffekttransistor komplementäre Taktsignale empfangen.

5. Master-Slave-Flip-Flop-Schaltung vom T-Typ, die ein Paar von Flip-Flop- Schaltungen gemäß einem der vorstehenden Ansprüche aufweist, wobei eine der beiden Flip-Flop-Schaltungen eine Master-Stufen-Flip-Flop-Schaltung und die andere der beiden Flip-Flop-Schaltungen eine Slave-Stufen-Flip-Flop-Schaltung bildet, wobei die Slave-Stufen-Flip-Flop-Schaltung in Reihe mit der Master-Stufen-Flip- Flop-Schaltung verbunden ist;

wobei die Master-Slave-Flip-Flop-Schaltung vom T-Typ weiter einen Rückkopplungsinverter aufweist, der mit dem Dateneingangsanschluß der Master-Stufen-Flip- Flop-Schaltung und parallel mit dem Datenausgangsanschluß der Slave-Stufen-Flip- Flop-Schaltung verbunden ist, wobei der Ausgangsknotenpunkt der Slave-Stufen- Flip-Flop-Schaltung mit dem Eingangsknotenpunkt der Master-Stufen-Flip-Flop- Schaltung durch den Rückkopplungsinverter verbunden ist.