JPS5861538U - ラツチ回路 - Google Patents
ラツチ回路Info
- Publication number
- JPS5861538U JPS5861538U JP15751581U JP15751581U JPS5861538U JP S5861538 U JPS5861538 U JP S5861538U JP 15751581 U JP15751581 U JP 15751581U JP 15751581 U JP15751581 U JP 15751581U JP S5861538 U JPS5861538 U JP S5861538U
- Authority
- JP
- Japan
- Prior art keywords
- input
- inverter
- type transistor
- channel type
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は、従来のラッチ回路の1つとして、NMO3構
成のラッチ回路を示す回路図である。 第2図は、第1図の回路図のタイミングチャートを示す
。第3図は、本考案の一実施例を示した回路図である8
第4図は、第3図の回路図のタイミングチャートを示す
。 TI、T3.T5・・・・・・PMOSトランジスタ、
T2.T4.T6・・・・・−NMO3)ランジスタ、
IV・・・・・・インバータ、番・・・・・・入力≠−
タサンプル用ゲート信号(信号φの反転信号)。
成のラッチ回路を示す回路図である。 第2図は、第1図の回路図のタイミングチャートを示す
。第3図は、本考案の一実施例を示した回路図である8
第4図は、第3図の回路図のタイミングチャートを示す
。 TI、T3.T5・・・・・・PMOSトランジスタ、
T2.T4.T6・・・・・−NMO3)ランジスタ、
IV・・・・・・インバータ、番・・・・・・入力≠−
タサンプル用ゲート信号(信号φの反転信号)。
Claims (1)
- サンプルパルスを第1チヤンネル型のトランジスタのゲ
ート入力とし、前記サンプルパルスト逆相のパルスをゲ
ート人カメする第2チヤンネル型のトランジスタのソー
スを前記第1チヤンネル型のトランジスタのソースと接
続し、この接続基れた2つのソースより入力データを入
力し、前記第1チヤネル型のトランジスタのドレインと
、前記第2チヤネル型のトランジスタのドレインとを接
続し、この接続された2つのドレインからの出力信号を
第1のインバータの入力に供給し、第1のインバータの
出力を第2のインバ=りの入力に供給し、第2のインバ
ータの出力を第1のインバータの入力に供給し、前記入
力データを反転したデータをラッチするようにしたこと
を特徴とするラッチ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15751581U JPS5861538U (ja) | 1981-10-21 | 1981-10-21 | ラツチ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15751581U JPS5861538U (ja) | 1981-10-21 | 1981-10-21 | ラツチ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5861538U true JPS5861538U (ja) | 1983-04-25 |
Family
ID=29950038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15751581U Pending JPS5861538U (ja) | 1981-10-21 | 1981-10-21 | ラツチ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5861538U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207810A (ja) * | 1990-11-30 | 1992-07-29 | Nec Corp | フリップフロップ回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS553234A (en) * | 1978-06-22 | 1980-01-11 | Toshiba Corp | Self-supporting cmos latch circuit |
JPS5579524A (en) * | 1978-12-13 | 1980-06-16 | Fujitsu Ltd | Flip-flop circuit |
-
1981
- 1981-10-21 JP JP15751581U patent/JPS5861538U/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS553234A (en) * | 1978-06-22 | 1980-01-11 | Toshiba Corp | Self-supporting cmos latch circuit |
JPS5579524A (en) * | 1978-12-13 | 1980-06-16 | Fujitsu Ltd | Flip-flop circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207810A (ja) * | 1990-11-30 | 1992-07-29 | Nec Corp | フリップフロップ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5861538U (ja) | ラツチ回路 | |
JPS5811258U (ja) | 集積回路 | |
JPH02104016A (ja) | マスタースレーブ形フリツプフロツプ回路 | |
JPS5811357U (ja) | 出力回路 | |
JPS58191769U (ja) | 同期信号切換回路 | |
JPS58166294U (ja) | 貫通電流防止回路 | |
JPS6072037U (ja) | シユミツト回路 | |
JPS6020695U (ja) | 入力信号検出回路 | |
JPS591241U (ja) | ダイナミツク分周回路 | |
JPS59177232U (ja) | ラツチ回路 | |
JPS5835200U (ja) | サンプリング・ホ−ルド回路 | |
JPS60636U (ja) | 乗算回路 | |
JPS6067600U (ja) | 半導体回路 | |
JPS5893014U (ja) | コンプリメンタリ出力回路 | |
JPS5995390U (ja) | 出力回路 | |
JPS58119240U (ja) | 3逓倍回路 | |
JPS58101400U (ja) | サンプルホ−ルド回路 | |
JPS5888450U (ja) | イニシヤルリセツト回路 | |
JPH0373179B2 (ja) | ||
JPS58114598U (ja) | Ccd入出力回路 | |
JPS58109339U (ja) | ゲ−トパルス発生回路 | |
JPS59111334U (ja) | インバ−タ回路 | |
JPS59189336U (ja) | 入力回路 | |
JPS6025240U (ja) | 周波数変換回路 | |
JPS5823432U (ja) | 雑音抑圧回路 |