JPS58119240U - ３逓倍回路 - Google Patents
３逓倍回路Info
- Publication number
- JPS58119240U JPS58119240U JP1431482U JP1431482U JPS58119240U JP S58119240 U JPS58119240 U JP S58119240U JP 1431482 U JP1431482 U JP 1431482U JP 1431482 U JP1431482 U JP 1431482U JP S58119240 U JPS58119240 U JP S58119240U
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- exclusive
- clock distribution
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は、従来の３ティパン回路、第２図は本考案によ
る３ティバイ回路、第３図はそのタイムチャート。 １・・・・・・同調回路、２・・・・・・パルス変換回
熱、３゜４・・・・・・０Ｒ−ＮＯＲゲート、５・・・
・・・ＮＯＲゲート、６゜７・・・・・・ＥＸ−ＯＲゲ
ート、８９・・・・・・遅延回路。
る３ティバイ回路、第３図はそのタイムチャート。 １・・・・・・同調回路、２・・・・・・パルス変換回
熱、３゜４・・・・・・０Ｒ−ＮＯＲゲート、５・・・
・・・ＮＯＲゲート、６゜７・・・・・・ＥＸ−ＯＲゲ
ート、８９・・・・・・遅延回路。
Claims (1)
- 入力クロックパルスを２つに分配する第１のクロック分
配手段と、このクロック分配手段の一方の出力に所定の
遅延を与える第１の遅延回路と、この第１の遅延回路の
出力を２つに分配する第２のクロック分配手段と、この
第２のクロック分配手段の一方の出力と前記第１のクロ
ック分配手段の他方の出力との排他的論理和を求める第
１の排他的論理和回路と、前記第２のクロック分配回路
の他方の出力に所定の遅延を延える第２の遅延回路と、
この第２の遅延回路の出力と前記第１の排他的論理和回
路の出力との排他的論理和を求める第２の排他的論理和
回路と、この第２の排他的論−理和回路の出力と内部発
生信号との同調をとる同調回路とから構成されたことを
特徴とする３逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1431482U JPS58119240U (ja) | 1982-02-04 | 1982-02-04 | ３逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1431482U JPS58119240U (ja) | 1982-02-04 | 1982-02-04 | ３逓倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58119240U true JPS58119240U (ja) | 1983-08-13 |
Family
ID=30026784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1431482U Pending JPS58119240U (ja) | 1982-02-04 | 1982-02-04 | ３逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58119240U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5182557A (ja) * | 1975-01-16 | 1976-07-20 | Hitachi Ltd | Teibaishuhasushingohatsuseihoshiki |
-
1982
- 1982-02-04 JP JP1431482U patent/JPS58119240U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5182557A (ja) * | 1975-01-16 | 1976-07-20 | Hitachi Ltd | Teibaishuhasushingohatsuseihoshiki |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58119240U (ja) | ３逓倍回路 | |
| JPS5849285U (ja) | タイマ−・クロツク回路 | |
| JPS59100351U (ja) | プロセツサ同期制御回路 | |
| JPS58191769U (ja) | 同期信号切換回路 | |
| JPS58109791U (ja) | 音声信号遅延装置 | |
| JPS6022072U (ja) | テレビジヨン信号遅延装置 | |
| JPS58124895U (ja) | アラ−ム信号保持回路 | |
| JPS5976135U (ja) | フイルタ−回路 | |
| JPS5982881U (ja) | ドリフト補正回路 | |
| JPS58132434U (ja) | チヤツタリング吸収回路 | |
| JPS58123393U (ja) | 電子式タイムスイツチ | |
| JPS6142623U (ja) | リセツト回路 | |
| JPS5991042U (ja) | デジタル波形弁別回路 | |
| JPS5948137U (ja) | フリツプフロツプ回路 | |
| JPS5837249U (ja) | 瞬間入力伝送回路 | |
| JPS60127033U (ja) | 論理回路の出力回路 | |
| JPS58129746U (ja) | デジタル型位相差信号発生装置 | |
| JPS5988738U (ja) | マイクロコンピユ−タのクロツク信号発生回路 | |
| JPS5986800U (ja) | 擬似ステレオ装置 | |
| JPS60127099U (ja) | 音響付加装置 | |
| JPS58109793U (ja) | 音声信号遅延装置 | |
| JPS6030498U (ja) | エコ−回路 | |
| JPS611926U (ja) | パルスデユ−テイ整形回路 | |
| JPS6114534U (ja) | タイマ回路 | |
| JPS5953441U (ja) | マイクロプロセツサ |