JPS6025240U - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPS6025240U JPS6025240U JP11529283U JP11529283U JPS6025240U JP S6025240 U JPS6025240 U JP S6025240U JP 11529283 U JP11529283 U JP 11529283U JP 11529283 U JP11529283 U JP 11529283U JP S6025240 U JPS6025240 U JP S6025240U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency conversion
- output
- conversion circuit
- input side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図面はこの考案の一実施例を示すもので、第1図は回路
図、第2図はタイミングチャートである。 1・・・発振回路、2・・・エクスクル−シブオアゲー
ト、3・・・ANDゲート(セレクト回路)、5・・・
遅延回路。
図、第2図はタイミングチャートである。 1・・・発振回路、2・・・エクスクル−シブオアゲー
ト、3・・・ANDゲート(セレクト回路)、5・・・
遅延回路。
Claims (1)
- エクスクル−シブオアゲートの一方の入力側に一定周期
の出力を発生する発振回路を接続するとともに他方の入
力側に発振出力の周期の約1/4の遅延時間をもって出
力を発生する遅延回路を接続し、この遅延回路の入力側
に前記発振回路の出力を与えるか否かのセレクト回路を
接続したことを特徴とする周波数変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11529283U JPS6025240U (ja) | 1983-07-25 | 1983-07-25 | 周波数変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11529283U JPS6025240U (ja) | 1983-07-25 | 1983-07-25 | 周波数変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6025240U true JPS6025240U (ja) | 1985-02-20 |
Family
ID=30266187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11529283U Pending JPS6025240U (ja) | 1983-07-25 | 1983-07-25 | 周波数変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6025240U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015149669A (ja) * | 2014-02-07 | 2015-08-20 | 富士通株式会社 | クロック制御回路,受信器および通信装置 |
-
1983
- 1983-07-25 JP JP11529283U patent/JPS6025240U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015149669A (ja) * | 2014-02-07 | 2015-08-20 | 富士通株式会社 | クロック制御回路,受信器および通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6025240U (ja) | 周波数変換回路 | |
JPS6146485U (ja) | レ−ダ装置のエキサイタ | |
JPS59118007U (ja) | 出力回路 | |
JPS6025281U (ja) | ミキシング回路 | |
JPS58101232U (ja) | マイクロコンピユ−タ | |
JPS58522U (ja) | パルス幅整形回路 | |
JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
JPS5823432U (ja) | 雑音抑圧回路 | |
JPS58107633U (ja) | 出力回路 | |
JPS60116527U (ja) | タイマ | |
JPS60119138U (ja) | パルス発生回路 | |
JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
JPS59118036U (ja) | デ−タ入力回路 | |
JPS6138579U (ja) | 雑音指数計の校正装置 | |
JPS58158540U (ja) | パルス選択回路 | |
JPS5948137U (ja) | フリツプフロツプ回路 | |
JPS58191769U (ja) | 同期信号切換回路 | |
JPS59114611U (ja) | Fm復調回路 | |
JPS6030498U (ja) | エコ−回路 | |
JPS5837249U (ja) | 瞬間入力伝送回路 | |
JPS5957033U (ja) | 規定数パルス発生回路 | |
JPS59147197U (ja) | 残響効果装置 | |
JPS6095741U (ja) | 電子タイマ | |
JPS6085440U (ja) | デイジタル温度補償圧電発振器 | |
JPS58114598U (ja) | Ccd入出力回路 |