DE2944034C2 - Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung - Google Patents

Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung

Info

Publication number
DE2944034C2
DE2944034C2 DE2944034A DE2944034A DE2944034C2 DE 2944034 C2 DE2944034 C2 DE 2944034C2 DE 2944034 A DE2944034 A DE 2944034A DE 2944034 A DE2944034 A DE 2944034A DE 2944034 C2 DE2944034 C2 DE 2944034C2
Authority
DE
Germany
Prior art keywords
flip
flop
node
circuit
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2944034A
Other languages
English (en)
Other versions
DE2944034A1 (de
Inventor
Toru Tokio/Tokyo Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2944034A1 publication Critical patent/DE2944034A1/de
Application granted granted Critical
Publication of DE2944034C2 publication Critical patent/DE2944034C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

Die Erfindung betrifft eine Flip-Flop-Schaltung von der im Oberbegriff des Anspruchs 1 angegebenen Art, sowie eine unter Verwendung einer solchen Flip-Flop-Schaltung aufgebauten Frequenzteilerschaltung.
Kippschaltungen vom Stromumschaltungstyp werden überwiegend als Grundschaltung für Hochgesehwindigkeits-Flip-Flop-Schaltungen verwendet. Eine Flip-Flop-Schaltung vom Stromumschalttyp der eingangs genannten Art ist aus DE-OS 27 06 9ü4 bekannt. Es handelt sich um eine nicht im Sättigungsbereich arbeitende Schaltung aus zwei emittergekoppelten Transistorpaaren. Ihre wahlweise Verbindung mit der Konstantstromquelle bewirkt die Umschaltung, und ihre Kreuzkopplung bewirkt die Verrastung in jeweils einem der Kippzustände.
Insbesondere unter dem Gesichtspunkt des Hochgeschwindigkeitsbetriebes werden Flip-Flops verschiedener Arten wie RS-, ]K- und D-Typen unter Verwendung von mehreren, in verschiedenerweise rückgekoppelten Stromschaltungs-Flip-Flops der genannten Art realisiert Dabei kommt es beim Aufbau derartiger Schaltungen, insbesondere auch sequentieller logischer Schaltungen, vor, daß eine Flip-Flop-Schaltung an tlner bestimmten Stelle der Gesamtschaltung nicht als Flip-Flop betrieben wird. Eine Flip-Flop-Schaltung für derartige Verwendung ist z. B. aus DE-OS 20 07 912 bekannt Bei dieser Schaltung ist parallel zu einem der Transistoren des Flip-Flops ein durch ein zusätzliches Steuersignal durchschaltbarer Schalttransistor vorgesehen, um die Speicherwirkung des Füp-FIops aufzuheben. Diese Schaltung ist jedoch nicht durch Taktsignale gesteuert und kann nicht in einer synchronbetriebenen Gesamtschaltung wie z. B. einem Frequenzteiler verwendet werden, da bei Aufhebung der Speicherkapazität des Flip-Flops am Ausgang nur das Eingangs-Datensignal erhalten wird. Soll bei Zusammenschaltung derartiger Flip-Flops auch ein Taktsignal an weitere Stufen gelangen, so muß dies über zusätzliche Torglieder od. dgl. zugeführt werden, die durch ein zusätzliches Steuersignal gesteuert werden, wodurch sich ein zusätzlicher Leistungsverbrauch und eine Signalverzögerung in diesen Torgliedern ergibt
Der Erfindung liegt die Aufgabe zugrunde, eine Flip-Flop-Schaltung der genannten Art so auszubilden, daß am Ausgang der Flip-Flop-Schaltung wahlweise ein Kippausgangssignal oder das Taktsignal erhältlich ist. Die Lösungder Aufgabe istimAnspruch langegeben. Hierdurch wird der Vorteil erreicht, daß der fünfte und sechste Transistor durch das gleiche am Steuereingang zugeführte Steuersignal gleichzeitig durchschaltbar sind, um die übrigen Transistoren kurzzuschließen, so daß der von der Konstantstromquelle bestimmte konstante Strom im Takt des Taktii^ials abwechselnd durch den fünften und sechsten Transistor fließt und somit das Taktsignal auch an einem der Ausgänge der Flip-Flop-Schaltung erhältlich ist.
Die Erfindung wird im folgenden beispielsweise unter Bezugnahme auf die Zeichnung näher erläutert Es zeigt F i g. 1 ein Schaltungsdiagramm einer herkömmlichen Flip-Flop-Schaltung,
F i g. 2 ein Schaltungsdiagramm eines ersten Ausführungsbeispiels einer erfindungsgemäßen Flip-Flop-Schaltung,
F i g. 3 ein Blockdiagramm einer Frequenzteilerschaltung in erfindungsgemäßer Ausbildung,
Fig.4 ein Schaltungsdiagramm eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Flip-Flop-Schaltung,
Fig.5 Zeitdiagramme zur Erläuterung des Betriebs des in der F i g. 3 dargestellten Frequenzteilers.
In der Fig. 1 ist eine bekannte herkömmliche Flip-Flop-Schaltung dargestellt. Im Betrieb wird ein am Eingangsanschluß Vo ι angelegter Dateneingang dadurch abgetastet, daß ein Transistor <?5 eingeschaltet wird, wenn ein Takteingang Vc ι auf einem höhen Pegel liegt. Wenn er auf einem niedrigen Pegel liegt, wird sein Zustand durch Einschalten eines Transistors Q6 gehalten. Während des Betriebs weist ein Ausgang Z\ ein logisches Ausgangssignal auf, das in Phase mit dem am Eingang Vd ι angelegten Eingangssignal liegt, während ein Ausgang Z\ ein logisches Ausgangsignal zeigt, das in entgegengesetzter Phase zum Eingang liegt. Die zum logischen Betrieb erforderlichen Referenzspannungen
44 UJ4
sind allgemein an die Anschlüsse Vr , und Vr2 angelegt. In einigen Fällen können komplementäre Signale bezüglich des Eingangssignals und des Taktsignals an Stelle von Vrι und Vr2 an diese Anschlüsse angelegt werden, wodurch die Schaltung im Gleichgewicht bzw. symmetrisch betrieben wird.
Diese Art von Flip-Flop-Schaltung arbeitet lediglich als eine sequentielle Schaltung, und es ist nicht möglich, ein AusgangSiignal in Form von durchlaufenden Daten zu erhalten, wenn das Eingangssignal oder das Taktsignal erforderlich ist.
Mit Bezug auf die Fig.2 wird ein Ausführungsbeispiel der erfindungsgemäßen Flip-Flop-Schaltung beschrieben. In dieser Schaltung sind die Transistoren Qi und Qi2, die parallel mit Transistoren Q8 bzw. Qn geschaltet sind, neu hinzugefügte Bauteile; die Basisanschlüsse der Transistoren Q1 und Qi2 sind miteinander und mit einem Anschluß Vm für das Umschalten zwischen Kipp-Betrieb und Taktsignalweitergabe verbunden. Zur Vereinfachung der Erläuterung wird angenommen, daß die Basisanschiüsse der Transistoren Qi ι und Qi4 jeweils mit mittleren Potentialen der Erngangsseiten-Logikpegel als Referenzpotentiale Vrz bzw. Vra, versorgt sind. Wenn der Potentialpegel am Anschluß VM logisch niedrig liegt, sind die Transistoren Q7 und Qi 2 unabhängig von den logischen Zuständen der Dateneingänge Vo 2 und Vc2 im abgeschalteten Zustand, und d'e Schaltung arbeitet als gewöhnliche Stromschaltungs-Kippschaltung, wie die in Fig. 1 dargestellte Schaltung. Wenn dabei der Takteingang VC2 einen hohen Pegel aufweist, wird der Dateneingang Vq2 eingeschrieben, und die eingeschriebenen Daten werden gehalten, wenn der Takteingang VC2 einen niedrigen Pegel aufweist.
Es werde der Fall betrachtet, bei dem ein hoher Pegel am Anschluß Vm anliegt. Wenn der Takt VCi hoch liegt, ist der Transistor Qi im eingeschalteten Zustand, so daß der Strom durch einen Widerstand Ri fließt, während kein Strom in dem Widerstand Ra fließt und der Ausgang Z2 ebenso wie der Takt Vc2 auf hohem Pegel liegt. Wenn der Takt VC2 niedrig ist, befindet sich nur der Transistor Qi2 im eingeschalteten Zustand, v/obei Strom durch den Widerstand Ra fließt und der Ausgang Z2 ebenso wie der Takt Vc2 auf niedrigem Pegel liegt. Aus diesem Grund weist der Ausgang Z2 immer die gleiche Wellenform auf wie der Takt Vc2. Je nach dem Inhalt des Dateneingangs Vd2 und dem unmittelbar vorhergehenden Zustand kann es vorkommen, daß der Stromfluß durch die Transistoren Qi oder Qi2 in die Transistoren Qe oder Q10 nebengeschiossen wird. In einem derartigen Fall werden jedoch die Signalpegel an den Ausgängen Z2 und Z2 nicht beeinflußt, da die Kollektoren dieser Transistoren miteinander verbunden sind und die fließenden Ströme iufgrund der Verwendung der Konstantstromquelle 12 stets konstant sind. Bei dieser Anordnung wird durch Schalten des Steuereingangs Vm wahlweise einer der Ausgänge der Kippschaltung aufgrund der Daten von Vd2 und des Taktes von Vc2 ein Ausgangssignal mit einer Wellenform des Taktes Vcj annehmen, wie es am Ausgang Z2 erhalten wird. Da überdies der Schaltungsstrom nur durch die Konstantstromquelle /2 bestimmt ist, wird der Leistungsverbrauch nur wenig erhöht im Vergleich mit der in F i g. 1 gezeigten Schaltung. Da die Kollektorkapazitäten der Transistoren Q? und Qi 2 lediglich den Ausgängen Zi und Z2 hinzuaddiert sind, beeinträchtigt die Hinzufügung dieser Kapazitäten die Schaltungslaufzeit kaum.
Wie sich aus der vorstehenden Beschreibung ergibt, ist die erfindungsgemäße Flip-Flop-Schaltung durch Hinzufügung nur einer geringen Anzahl von Bauteilen und eines Steueranschlusses zu einer herkömmlichen Stromschaltungs-Kippschaltung gebildet. Bei diesem einfachen Aufbau wird durch Steuerung der Steueranschlusses wahlweise das Ausgangssignal der herkömmlichen Kippschaltung oder die gleiche Wellenform wie die des Takteingangs erhalten, ohne daß eine Erhöhung des Leistungsverbrauchs oder der Verzögerungszeit auftritt. Die erfindungsgemäße Flip-Flop-Schaltung kann daher vorteilhafterweise zum Aufbau einer integrierten logischen Schaltung mit einer Sequenzschaltung verwendet werden.
Eine der Anwendungen der erfindungsgemäßen FHp-Flop-Schaltung isc ein Frequenzteiler für hohe Frequenzen. Zur Unterteilung einer hohen Frequenz ist es üblich, Zähl-Flip-Flops oder D-Flip-F!ops dadurch aufzubauen, daß jeweils ein Master-Flip-Flop and ein Slave-Flip-Flop mit geeigneten Rückkopplungen vorgesehen werden, wobei man die in der F17 1 gezeigten Kippschaltungen verwendet, und daß disse zur Erzeugung von Ausgangssignalen eines vorbestimmten Frequenzteilungsverhältnisses kombiniert. Wenn in diesem Fall die erfindungsgemäße Schaltung als Slave-Kippschaltung in einer bestimmten Stufe verwendet wird, können verschiedene und veränderbare Frequenzteilungsverhältnisse leicht erzielt werden.
Mit Bezug auf die F i g. 3 bis 5 wird nun ein unter Verwendung der erfindungsgemäßen Fiip-FIop-Schaltungen aufgebauter Frequenzteiler beschrieben. Die in der Fig.3 dargestellte Frequenzteilerschaltung empfängt einen Taktimpuls CP, um diesen mit Frequenzteilerverhältnissen von 1/10 bis 1/44 zu unterteilen. Die Zähl-Flip-Flops 7"Fl und fF2 sind unter Verwendung erfindungsgemäßer Flip-Flops aufgebaut, wobei jeweils ein Frequenzteilungsverhältnis von 1/2 vorgesehen ist. Durch Steuerung der Signalpegel an den Anschlüssen M\ und M2 können an die Takteingang£ansch!üsse C und C angelegten Signale so wie sie sind an den Ausgängen Q und Q abgegeben werden. In diesem Fall sind die Fijquenzteilerverhältnisse der Flip-Flops 7"Fl und 7F2 jeweils gleich 1. Es wird daher als Ausgangssignal der mit einem der drei Frequenzteilungsvürhältnisse 1, 1/2 und 1/4 unterteilte Taktimpuls CPan den Ausgangsleitungen Q2 und Q2 erhalten. Die Ausgangsleitungen Q2 und Q2 sind mit einem veränderbaren Zählabschnitt 20 gekoppelt, der Verzögerungs(D)-Flip-Flop DFl bis DF 4 umfaßt, die in Kaskade miteinander verbunden sind. Durch Steuerung des Signalpegels am Anschluß Mz ist eines der beiden Frequenzteilungsverhältnisse 1/10 oder 1/11 auswählbar. Der in der F i g. 3 dargestellte Frequenzteiler weist daher, wie in der Tabelle 1 gezeig·, sechs Frequenzteilungsverhältnisse auf, wenn die Signalpegel an den Anschlüssen M]1M2 und M3 entsprechend eingestellt shid.
Tabelle 1
Nr. Frequenzteiungsverhältnisse
60 1. 1/10
2. 1/11
3. 1/20
4. 1/22
65 5. 1/20
6. 1/40
7. 1/44
8. 1/22
/Vi1 M2 1
1 i 0
ί 1 1
1 0 0
1 0 1
0 1 1
0 0 0
0 0 0
0 1
In der Tabelle 1 liefern jeweils die Kombinationen Nummer 3 und 5, sowie 4 und 8 die gleichen Frequenzteilungsverhältnisses. In der in F i g. 3 gezeigten Schaltung ist ein Anschluß INZ mit Anschlüssen Zder jeweiligen Flip-Flops verbunden und wird dazu verwendet, die jeweiligen Flip-Flops in den Anfangszustand zu setzen, bevor die Schaltung zu zählen beginnt.
In der F i g. 4 ist ein Schaltungsaufbau eines Zähl-Flip-Flops TFX und TF2 von F i g. 3 mit erfindungsgemäßen Flip-Flops dargestellt. Dabei bilden die Transistoren Q\$ bis (?i9, ζ>26, <?27 und Qyo zusammen ein Master-Flip-Flop; das Slave-Flip-Flop ist gemäß der Erfindung mit den Transistoren Qm bis Q25, Qis, Q29 und Qn ausgebildet, und die komplementäre Phase des Ausgangssignals an seinem Knotenpunkt Λ/10 ist an die Basis des logisehen Eingangstransistors Q\s zurückgeführt. Die Transistoren Qio und Qi\ sind durch eine Vorspannung Vccv vorgespannt und arbeiten als Konstantstromquellen. In dem Siave-Fiip-Fiop sind die mit ihren Basisanschiussen mit dem Anschluß M verbundenen Transistoren Qn und QiA erfindungsgemäß angeordnet. Die Transistoren Q20 und <?24 sind beide im nicht leitenden Zustand wenn der Anschluß M auf niedrigem Pegel (logische »0«) liegt, so daß sich das Flip-Flop im normalen Kippbetrieb befindet. Wenn der Anschluß M auf hohem Pegel (logische »1«) liegt, erzeugen beide Transistoren Q20 und Q24 an den Ausgangspunkten Λ/10 und Λ/20 Ausgangssignale, die den wahren und komplementären, an die Anschlüsse C und C angelegten Taktsignalen entsprechen. Die Ausgangspegel an den Ausgangspunkten Mo und N20 sind über die Emitterfolger-Transistoren Q32 und Qn an die Ausgangsanschlüsse Q und Q angelegt. Übrigens kann eine Referenzspannung an die Basisanschlüsse der Transistoren Qn und Q& angelegt werden, ohne daß das komplementäre Signal daran angelegt wird.
Die Verzögerungs-Flip-Flops DF1 bis DF4 in dem in
An* C i fw ~i πι%τηί»*Αη 7n\*\a— 1Λ Ι^λγ,μλμ η η η I «« _»■· ET ΐ η Α %J\_I I I 5- V gWl-lglVII I.OIIIVI *V RVIlIlVH OllaiUg i.U I I g. Τ, aber ohne Anwendung der Erfindung, so ausgebildet sein, daß nicht nur das Master-Flip-Flop, sondern auch das Slave-Flip-Flop den bekannten Aufbau nach F i g. 1 hat.
Mit Bezug auf die F i g. 5 wird nun die Betriebsweise der in F i g. 3 gezeigten Schaltung beschrieben. Zi" Vereinfachung wird angenommen, daß die Wellenform des an die Schaltung angelegten Taktimpulses CPrechteckförmig ist: die Wellenform an den verschiedenen Teilen der Schaltung von F i g. 3 sind durch entsprechende Bezugssymbole bezeichnet. Die Flip-Flops TF\ und TF2 sowie DF 1 bis DF4 sind alle in Master-Slave-Beziehung angeordnet, wobei das Master-Flip-Flop an der Hinterflanke des zu teilenden Eingangsimpulses CP (Taktimpuls) im Durchiaßzustand ist, während das Slave-Flip-Flop an der Vorderflanke des Eingangsimpulses im Durchlaßzustand ist, so daß sich ihre Ausgangssignale verändern. Unter der Bedingung, daß der Eingangsimpuls (Taktimpuls CP) auf hohem Pegel gehalten wird und das Master-Flip-Flop gehalten wird, befindet sich das Slave-Flip-Flop im Durchlaßzustand; wenn der Anschluß INZ auf hohen Pegel gebracht wird, werden alle Flip-Flops auf hohen Pegel gesetzt, so daß diese Flip-Flops zwangsweise in den Anfangszustand gesetzt werden. Obwohl die in der F i g. 5 dargestellten Wellenformen für den Fall gelten, daß die Frequenzteilungsverhältnisses 44 bzw. 40 betragen, wenn die Anschlüsse (Mi, Mi und M5) in den logischen Zuständen (»0«, »0«, und »0«) bzw. (»0«, »0«, und »1«) sind, gelten entsprechende Bedingungen auch für andere Fälle, wenn die Ausgänge der Zähl-Flip-FIops TFi und TFI als die Eingangsimpulse betrachtet werden.
Bei dem Ausführungsbeispiel sind zwar NPN-Transistoren dargestellt, wie sie derzeit bei integrierten Schaltungen überwiegend verwendet werden, es ist jedoch offensichtlich, daß auch PNP-Transistoren oder Feldeffekttransistoren mit isolierten Steuerelektroden in der erfingungsgemäßen Schaltung verwendet werden können.
Hierzu 4 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Flip-Flop-Schaltung,
mit einem ersten und zweiten Transistor, die zwischen einen ersten bzw. zweiten Knotenpunkt und einen ersten gemeinsamen Knotenpunkt geschaltet und deren Steuereingänge mit dem zweiten bzw. ersten Knotenpunkt kreuzgekuppelt sind, einem dritten und vierten Transistor, die zwischen den ersten bzw. zweiten Knotenpunkt und einen zweiten gemeinsamen Knotenpunkt geschaltet sind und mit durch ein Taktsignal steuerbaren Schaltmitteln zum selektiven Verbinden des ersten und des zweiten gemeinsamen Knotenpunktes mit einer Konstantstromquelle,
gekennzeichnet durch
einen fünften Transistor (Q 7, Q 20), der zwischen den ersten Knotenpunkt und den ersten gemeinsamen Knotenpunkt geschaltet ist einen sechsten Transistor (Q 12, Q 25), der zwischen den zweiten Knotenpunkt und den zweiten gemeinsamen Knotenpunkt geschaltet ist und einen Steuersignalanschluß (VM, M), der mit den Steuereingängen des fünften und sechsten Transistors gemeinsam verbunden ist
2. Flip-Flop-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste bis sechste Transistor bipolare Transistoren sind, deren Kollektoren mit dem ersten bzw. zweiten Knotenpunkt und deren Emitter mit aem ersten bzw. zweiten gemeinsamen Knotenpunkt verbunden sind and deren Basen die Steuereingänge bilden.
3. Flip-Flop-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste bis sechste Transistor Feldeffekttransistoren mit isoliertem Gates sind, deren Drainanschlüsse mit dem ersten bzw. zweiten Knotenpunkt und deren Sourceanschlüsse mit dem ersten bzw. zweiten gemeinsamen Knotenpunkt verbunden sind und fieren isolierte Gates die Steuereingänge sind.
4. Frequenzteilerschaltung mit einer Anzahl in Kaskade geschalteter Master-Slave-Flip-Flop-Stufen, von denen jede ein Master-Flip-Flop und ein Slave-Flip-Flop aufweist, die durch zueinander komplementäre Signale angesteuert sind, dadurch gekennzeichnet, daß das Slave-Flip-Flop mindestens einer Master-Slave-Stufe eine Flip-Flop-Schaltung nach einem der Ansprüche 1 bis 3 aufweist.
DE2944034A 1978-10-31 1979-10-31 Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung Expired DE2944034C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13429678A JPS5561144A (en) 1978-10-31 1978-10-31 Logic circuit

Publications (2)

Publication Number Publication Date
DE2944034A1 DE2944034A1 (de) 1980-07-24
DE2944034C2 true DE2944034C2 (de) 1986-04-30

Family

ID=15124959

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2944034A Expired DE2944034C2 (de) 1978-10-31 1979-10-31 Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung

Country Status (3)

Country Link
US (1) US4309625A (de)
JP (1) JPS5561144A (de)
DE (1) DE2944034C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4009785A1 (de) * 1990-03-27 1991-10-02 Licentia Gmbh Integrierte flip-flop-schaltung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357547A (en) * 1981-02-23 1982-11-02 Motorola, Inc. EFL Toggle flip-flop
DE3141790A1 (de) * 1981-10-21 1983-04-28 Siemens AG, 1000 Berlin und 8000 München Integrierbare frequenzteilerschaltung
JPS5925421A (ja) * 1982-08-03 1984-02-09 Toshiba Corp 同期式論理回路
DE3303117A1 (de) * 1983-01-31 1984-08-02 Siemens AG, 1000 Berlin und 8000 München Integrierbarer digital/analog-wandler
DE3371960D1 (en) * 1983-08-17 1987-07-09 Ibm Deutschland Latched phase splitter
US4668881A (en) * 1983-12-01 1987-05-26 Rca Corporation Sense circuit with presetting means
US5059819A (en) * 1986-12-26 1991-10-22 Hitachi, Ltd. Integrated logic circuit
JPH0313116A (ja) * 1989-06-12 1991-01-22 Nec Corp フリップフロップ回路
US5391935A (en) * 1993-07-22 1995-02-21 International Business Machines Corporation Assertive latching flip-flop

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644758A (en) * 1968-07-15 1972-02-22 Nippon Electric Co Flip-flop circuit
CH497087A (de) * 1968-11-07 1970-09-30 Centre Electron Horloger Binärer Frequenzteiler
DE2007912A1 (de) * 1970-02-20 1971-09-09 Licentia Gmbh Als Fhpflop geschalteter logischer Verknupfungsbaustein
US3728561A (en) * 1971-02-02 1973-04-17 Motorola Inc High speed master-slave flip-flop frequency divider
JPS52132767A (en) * 1976-04-30 1977-11-07 Toshiba Corp Logic circuit
JPS5344161A (en) * 1976-10-05 1978-04-20 Toshiba Corp Electronic circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4009785A1 (de) * 1990-03-27 1991-10-02 Licentia Gmbh Integrierte flip-flop-schaltung

Also Published As

Publication number Publication date
DE2944034A1 (de) 1980-07-24
JPS5561144A (en) 1980-05-08
US4309625A (en) 1982-01-05

Similar Documents

Publication Publication Date Title
DE3411871C2 (de) Variabler Frequenzteiler
DE2109936B2 (de) Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite
DE2819524C3 (de) Taktgesteuerte Spannungsvergleichsschaltung
DE1280924B (de) Bistabile Schaltung
DE2944034C2 (de) Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung
DE2343128C3 (de) R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren
DE69635767T2 (de) Cmos treiberschaltung
DE1537236B2 (de) Im Takt geschalteter ein und ruck stellbarer FUp Flop
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE1537324B2 (de) Stromuebernahmeschalter
DE2524044A1 (de) Universelles verknuepfungsglied fuer den subnanosekundenbereich
DE2248238C3 (de) Flip-Flop-Schaltungsanordnung
DE3144513C1 (de) Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt
DE2703903C2 (de) Master-Slave-Flipflopschaltung
DE1084763B (de) Anordnung zur Ableitung von Impulsgruppen aus einer Hauptimpulsfolge
DE1277332B (de) Schaltungsanordnung zum Speichern von 1-aus-n-Informationen
DE1537324C (de) Stromübernahmeschalter
DE2451579C3 (de) Basisgekoppelte Logikschaltungen
DE1297150B (de) Schieberegister mit gesteuerten Siliziumdioden als Speicherelement
DE1537236C (de) Im Takt geschalteter, ein und ruck stellbarer Flip Flop
DE1512416C (de) Verknüpfungsglied
DE2401985C3 (de) Dynamische, bistabile Teilerschaltung
DE2005576C3 (de) Verknüpfungsglied in ECL-Technik
DE2548157C2 (de) Anordnung zur Impulsregeneration
EP1095456A1 (de) Statischer frequenzteiler mit umschaltbarem teilerverhältnis

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
8105 Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee