DE3411871C2 - Variabler Frequenzteiler - Google Patents

Variabler Frequenzteiler

Info

Publication number
DE3411871C2
DE3411871C2 DE3411871A DE3411871A DE3411871C2 DE 3411871 C2 DE3411871 C2 DE 3411871C2 DE 3411871 A DE3411871 A DE 3411871A DE 3411871 A DE3411871 A DE 3411871A DE 3411871 C2 DE3411871 C2 DE 3411871C2
Authority
DE
Germany
Prior art keywords
shift register
frequency divider
feedback
variable frequency
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3411871A
Other languages
English (en)
Other versions
DE3411871A1 (de
Inventor
Yoshio Funabashi Chiba Oida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3411871A1 publication Critical patent/DE3411871A1/de
Application granted granted Critical
Publication of DE3411871C2 publication Critical patent/DE3411871C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

Die Erfindung betrifft einen variablen Frequenzteiler, umfassend ein Rückkopplungs-Schieberegister (21) mit einer Rückkopplungs-Torschaltung (NOR1) des NOR-Typs, ein Verzögerungs-Schieberegister (22) zum Verzögern von Ausgangsdaten (D21) vom Rückkopplungs-Schieberegister (21) um einen Takt, ein Steuer-Schieberegister (23) mit einer Steuer-Torschaltung (AND) des UND-Typs, einen Rückkopplungskreis (FC) zum Rückkoppeln von Ausgangsdaten (D22, D23) vom Verzögerungs- und vom Steuer-Schieberegister (22 bzw. 23) zur Rückkopplungs-Torschaltung (NOR1) und einen Dynamikdehner (Expander) (24), welcher Ausgangsdaten (D21) vom Rückkopplungs-Schieberegister (21) abnimmt und ein Steuersignal (E26) nach Maßgabe des Frequenzteilungseingangs und eines Frequenzteilungsverhältnis-Befehlssignals (PE) erzeugt. Die Steuer-Torschaltung (AND) nimmt die Ausgangsdaten (D22) vom Verzögerungs-Schieberegister (22) und das Steuersignal (E26) ab.

Description

gekennzeichnet durch
20
— ein Steuer-Schieberegister (23) mit einer Steuer-Torschaltung (AND) des UND- oder NAND-Typs, die Ausgangsdaten (D22) vom Verzögerungs-Schieberegister (22) und ein Steuersignal (E 26) abnimmt,
— wobei der Rückkopplungskreis (FC) auch Ausgangsdaten (D 22, D 23) vom Steuer-Schiebergister (23) zur Rückkopplungs-Torschaltung (NOR 1) rückkoppelt, und
— einem Dynamikdehner (Expander) (24), welcher als einen Frequenzteilungseingang die Ausgangsdaten (D 21) vom Rückkopplungs-Schieberegister (21) abnimmt und das Steuersignal (£26) nach Maßgabe des Frequenzteilungseingangs und eines Frequenzteilungsverhältnis-Befehlssignals (PE) erzeugt.
2. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß die Schieberegister aus Emittergekoppelten Logik-Schieberegistern des Master- Slave-Typs gebildet sind.
3. Frequenzteiler nach Anspruch 2, dadurch gekennzeichnet, daß die Schieberegister/Mehrkollektor-Transistoren aufweisen.
4. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß die Schieberegister aus ECL-Bipolartransistorkreisen gebildet sind.
5. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß die Schieberegister aus Sourcegekoppelten GaAs-FET-Logikkreisen gebildet sind.
Die Erfindung betrifft einen variablen Frequenzteiler nach dem Oberbegriff des Patentanspruchs 1. Ein solcher Frequenzteiler eignet sich für ein Normalfrequenzgenerator-Abstimmgerät (Tuner) eines Fernsehempfängers, eines Rundfunksender/empfängers usw.
Fig. 1 veranschaulicht einen bisherigen variablen Frequenzteiler, der als Doppelmodul-Vorteiler in einem Normalfrequenzgenerator- oder Synthesizer-Abstimmgerät verwendet wird. Fig. 1 entspricht z. B. der unter der Bezeichnung programmierbarer UHF-Teiler Nr. Sp8743B & M von der Firma Plesscy Company Li- br> niited in GB hergestellten Anordnung mit Schieberegistern (D-Flipflops) 1 bis 3, Torschaltungcn 4—6, einem Dynamikdehncr (T-Flipflop) 7, einem Takteingang CP und einem Frequenzteilungsverhältnis-Befehlssignal PE. Dieser variable Frequenzteiler arbeitet in an sich bekannter Weise, wobei das Frequenzteilungsverhäknis für ein frequenzgeteiltes Ausgangssignal OUTm bezug auf einen Eingangstakt CL entsprechend dem logischen Pegel des Signals TE entweder auf 1/8 oder auf 1/9 eingestellt ist
Die maximale Betriebsfrequenz des variablen Frequenzteilers gemäß F i g. 1 wird durch die Signallaufzeit der Schieberegister 1—3 und der Torschaltungen 4—6 bestimmt Die maximale Betriebsfrequenz des variablen Frequenzteilers bestimmt sich zu
M(rD+ tC)
Darin bedeuten: rD= Laufverzögerungszeit der Schieberegister 1—3 und rG= Laufverzögerungszeit der Torschaltungen 4—6.
Zur Gewährleistung eines Hochgeschwindigkeitsbetriebes des variablen Frequenzteilers werden als Schieberegister 1—3 Hochgeschwindigkeits-ECLfEmittiergekoppelte Logik)-Schieberegister des Mastcr-Slave-Typs vei-wendet Die maximale Betriebsfrequcn/. solcher ECL-Schiebercgister beträgt derzeit etwa 1 CJHz, diejenige der Torschaltungen ebenfalls etwa 1 GH/. Die maximale Betriebsfrequenz des variablen Frequenzteilers liegt daher bei etwa 500 MHz. Andererseits besteht jedoch eine große Nachfrage nach Doppelmodul-Vorteilern, die noch schneller zu arbeiten vermögen und einen geringeren Stromverbrauch besitzen.
Aus der DE-OS 26 29 750 ist ein Impulsumsetzer bekannt, der aus einem rückgekoppelten η-stufigen Schieberegister besteht, dessen Ausgänge an Eingänge an einer NAND-Torschaltung gelegt sind. Der Ausgang dieser NAND-Torschaltung ist zum Eingang des ersten Schieberegisters rückgekoppelt. Mittels zwei mit dem Schieberegister verbundenen Invertern ist die Registerlange einstellbar, um so gegebenenfalls die Ausgangsdaten verzögern zu können. Durch diesen Impulsuntersetzer sollen unerwünschte Zustände beim Betrieb, die sich nach dem Einschalten oder durch äußere Einwirkung einstellen können, vermieden werden.
Dagegen ist es Aufgabe der Erfindung, einen variablen Frequenzteiler zu schaffen, dessen maximale Betriebsfrequenz bei geringem Stromverbrauch diejenige von verwendeten Schieberegistern erreichen kann.
Diese Aufgabe wird bei einem variablen Frequenzteiler nach dem Oberbegriff des Patentanspruchs 1 erfindungsgemäß durch die in dessen kennzeichnenden Teil enthaltenen Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich insbesondere aus den Patentansprüchen 2 bis 5.
Beim erfindungsgemäßen variablen Frequenzteiler ist die maximale Betriebsgeschwindigkeit praktisch nur durch die Laufverzögerungszeit der beiden Schieberegister mit den Torschaltungen begrenzt. Bei Verwendung von Hochgeschwindigkeits-Schieberegistern (z. B. ECL-Schieberegistern) kann ein variabler Frequenzteiler mit einer maximalen Betriebsfrequenz von bis zu etwa 1 GHz realisiert werden. Zudem können dabei die ausschließlich für die Torschaltungen vorgesehenen Stromquellen entfallen, so daß ein niedriger Stromverbrauch erreicht wird.
Im folgenden sind bevor/uglc Ausführiing.sfornicn der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung erliiuterl. F.s zeigt
F i g. I ein Schaltbild eines bisherigen variablen Irequenztcilers.
F i g. 2 ein Schaltbild eines variablen Frequenzteilers gemäß einer Ausführungsform der Erfindung,
F i g. 3 ein detailliertes Schaltbild von beim Frequenzteiler nach Fig.2 verwendeten Schieberegisters des Master-Slave-Typs (D-Flipflops),
Fig.4 ein detailliertes Schaltbild eines beim Frequenzteiler nach F i g. 2 verwendeten Schieberegisters mit einem NOR-Glied in seinem Eingangskreis,
F i g. 5 ein Zeitsteuerdiagramm zur Darstellung der Takte der Signale in der 1/9-Frequenzteilungsbetriebsart des Frequenzteilers gemäß F i g. 2,
F i g. 6 ein Schaltbild einer Abwandlung des Schieberegisters gemäß F i g. 4,
F i g. 7 ein Schaltbild einer teilweisen Abwandlung der Anordnung nach F i g. 2,
Fig.8 den Aufbau einer anderen Ausführungsform eines erfindungsgemäßen variablen Frequenzteilers, der sich für eine integrierte GaAs-Schaltkreisanordnung eignet, und
Fig.9 ein detailliertes Schaltbild eines 3ource-gekoppelten GaAs-FET-Logik-Schieberegisters mit im Eingangskreis vorgesehenem NOR-Glied zur Verwendung beim Frequenzteiler gemäß F i g. 8.
F i g. 1 ist eingangs bereits erläutert worden.
Die Anordnung gtinäß F i g. 2 enthält Hochgeschwindigkeits-ECL-Schieheregister (D-Flipfiops) 21-23 mit Taktelementen CK zur Abnahme eines Takteingangssignals IN. Von diesen Schieberegistern 2ί —23 dient das Schieberegister 21 als Rückkopplungs-Schieberegister, das an der Dateneingangsklemme D 1 ein Zweieingang-NOR-Glied aufweist. Das Schieberegister 22 dient ils Verzögerungs-Schieberegister, das an der Dateneingangsklemme D 2 Daten D 21 von der Datenausgangsklemme Q1 des Schieberegisters 21 abnimmt und die Eingangsdaten um einen Takt des Takteingangssignals IN verzögert. Das Schieberegister 23 weist an der Dalencingangsklemme D3 ein Zweieingang-UND-Glied auf, dessen eine Eingangsklemme Daten D 22 von der Datenausgangsklemme Q 2 des Schieberegisters 22 abnimmt, während seine andere Eingangsklemme ein Steuersignal £26 von einem noch zu beschreibenden Dynamikdehner (Expander) 24 abnimmt.
Das Schieberegister 23 dient als Steuer-Schieberegister, das nach Maßgabe des logischen Pegels des Steuersignals E 26 bestimmt, ob die Daten D 22 vom Schieberegister 22 um einen Takt des Takteingangs IN verzögert werden sollen oder nicht. Ausgangsdaten D 23, D 22 von den Datenausgangsklcmmen Q 3 bzw. ζ) 2 der Schieberegister 23 bzw. 22 werden zum Rückkopplungs-NOR-Glied des Schieberegisters 21 rückgekoppelt. Der Dynamikdehner 24 kann durch ein Kipp- oder Toggle-Typ-Flipflop (T-Flipflop) 25 und ein Zweieingang-NOR-Glied 26 gebildet sein. Das T-Flipflop 25 nimmt an der Toggle- oder Kippeingangsklemme Tdie Ausgangsdaten vom Schieberegister 21 als Frequenzteilungseingang ab. Ein variabel frequenzgeteiltes Ausgangssignal (1/8- oder 1/9-frequenzgeteilt) wird von der Datenausgangsklemme Q4 des T-Flipflops 25 geliefert. Ein frequenzgeteiltes Ausgangssignal Οί/Tund ein Frequenzteilungsverhältnis-Befehlssignal ~FE werden dem NOR-Glied 26 zugeführt. Ein Ausgangssignal des NOR-Gliedes 26 wird ils Steuersignal £26 zum UND-Glied des Schieberegisters 23 geliefert.
Die Schieberegister 21—23 sind vom Master-Slave-Typ. Der SchiUtiJligsaufbau des Schieberegisters 22 ist in F i g. 3 darges'ellt. Die Anordnung nach F i g. 3 umfaßt eine Hochptnential-Stromquelle VCC, eine Niedernotcntial-StromdUelle V££, ein Master- oder Hauptseiten-Flipflop 31, ein Slave- oder Nebenseiten-Flipflop 32, Widerstände R, NPN-Transistoren Q und eine Konstantstromquelle / zur Lieferung eines Stromes IK Das Schieberegister 21 besitzt den in F i g. 4 gezeigten Aufbau. Die restlichen Teile können, ipu A.usnahme der im folgenden angegebenen Unterschiede, im wesentlichen die Anordnung nach F i g. 3 besitzen. Gemäß F i g. 4 ist ein NOR-Glied NOR 1 mit NPN-Transistoren Q zn den Dateneingangsklemmen des Hauptseitea-Flipflops 41
ίο vorgesehen. Die Takteingangsklemme CK gemäß Fig.2 entspricht den Klemmen ~ÜL und CL gemäß Fig. 4.
Das Schieberegister 23 kann denselben Aufbau besitzen wie das Schieberegister 21, jedoch mit zweckmäßigen Abwandlungen der Eingangsverdrahtung und der Ausgangsphasensteuerung der Eingangstorschaltung (UND-Glied). Die Einzelheiten des Schieberegisters 23 sind daher nicht näher veranschaulicht.
Wenn beim variablen Frequenzteiler gemäß Fig.2 das Befehlssignal PE einen hohen Pegel erhält, erhält das Steuersignal £"26 vom NOR-Glied 26 einen niedrigen Pegel, so daß das UND-Glied geschlossen wird bzw. sperrt Durch die Schieberegister 21 und 22 wird eine 1/4-Frequenzteilung durchgeführt. Der Dynamikdehner 24 liefert ein 1/8-frequenzgeteiltes Ausgangssignai OUT. Wenn andererseits das Befehlssignal ~PE auf den niedrigen Pegel übergeht, wird das Schieberegister 23 mit dem UND-Glied aktiviert. Sodann beginnen die Schieberegister 21 und 22 Impulse in einer um 1 größeren Zahl als die im oben angegebenen Fall gezählten Impulse zu zählen. Der Dynamikdehner 24 liefert in diesem Fall ein 1/9-frcquenzgeteiltes Ausgangssignal OUT. Fig.5 veranschaulicht die Zeitsteuerung bzw. den Takt der an der vorstehend beschriebenen Frequenzteilungsoperation beteiligten Signale.
Der variable Frequenzteiler arbeitet in einer Normalbetriebsart, wenn
rD + tG < tCL
gilt, mit: tCL=* Periode des Takteingangssignals IN und rD und fG= Laufverzögerungszeiten in den Verschiebungs- bzw. Torsteueroperationen. Andererseits arbeitet der variable Frequenzteiler nicht in der Normalbetriebsart, und t-s wird eine größere Zahl von Taktimpulsen als in der Normalbetriebsart gezählt, wenn gilt:
rD + rG> tCL.
Da jedoch im Fall eines ECL-Typ-Schieberegisters die Laufverzögerungszeit derjenigen der Torsteueroperation entspricht, kann vorausgesetzt werden, daß tD-tG gilt. Wenn die Schieberegister 21—23 z.B. ECL-Typ-Schieberegister mit entsprechenden Eingangstorschaltungen sind, kann angenommen werden, daß r£)=0 und rD+ tG= rDgüt.
Mit dem variablen Frequenzteiler kann ein Betrieb in der Normalbetriebsart für rD< tCL durchgeführt werden, und die maximale Betriebsfrequenz kann bis auf das Doppelte derjenigen bei der bisherigen Anordnung verbessert werden, ohne die Charakteristika der Anordnung besonders zu verbessern. Außerdem sind die den Eingangs-NOR- und -UND-Gliedern speziell zugeordnetei Stromquellen nicht erforderlich, so daß der Ge-Samtstromverbrauch herabgesetzt werden kann.
Wenn für die ECL-Schieberegister 21-23 Mehrkollektor-Transistoren verwendet werden, wird die parasitäre Kollektorkapazität vermindert, so daß ein Betrieb
mit noch höherer Geschwindigkeit möglich ist.
Fig.6 zeigt ein Beispiel eines Schieberegisters mit NOR-Glied unter Verwendung von Mehrkollektor-Transistoren. Das Schieberegister gemäß Fig.6 entspricht dem Schieberegister nach F i g. 4. Die Anordnung nach Fig.6 umfaßt NPN-Mehrkollektor-Transistören Q 1 und Q2, einen NPN-Mehremitter-Transistor Qi, eine einen Strom 2 IE liefernde Konstantstromquelle /', Lastwiderstände RL und Emitterwiderstände RE Die restlichen Teile der Schaltung nach F i g. 6 entsprechen den betreffenden Teilen gemäß F i g. 4.
Die beschriebene Ausführungsform ist vorstehend unter Bezugnahme auf einen 1/8- oder 1/9-Frequenzteilungs-Doppelmodul-Vorteiler beschrieben. Bei zweckmäßiger Abwandlung des Dynarnikdehners 24 kann jedoch auch ein Umschalten zwischen Modulen l/2(n+1) und \/\2(n+\) + \) (mit: π = eine natürliche Zahl 1, 2, 3 usw.) erfolgen.
Fig. 7 zeigt einen Dynamikdehner zum Umschalten zwischen den Modulen 1/64 und 1/65 (n = 31). Die An-Ordnung nach Fig.7 umfaßt T-Typ-Flipflops 71—74, ein ODER-Glied 75 und ein NOR-Glied 76.
Beim variablen Frequenzteiler wird ein NOR-Glied als Eingangstorschaltung des Schieberegisters 21 verwendet. Es kann jedoch auch ein ODER-Glied als Eingangstorschaltung des Schieberegisters 21 verwendet werden. In diesem Fall wird das Schieberegister 23 mit UND-Glied durch ein Schieberegister mit NAND-Glied ersetzt.
F i g. 8 veranschaulicht den Aufbau einer anderen Ausführungsform des erfindungsgemäßen variablen Frequenzteilers, der an eine integrierte GaAs-Schaltkreisanordnung anpaßbar ist. Die Anordnung nach Fig. 8 enthält einen 1/4- oder 1/5-Frequenzteiler aus einem NOR-Eingangs-D-Flipflop, einem D-Flipflop und einem UND-Eingangs-D-Flipflop. Befehlseingänge M\ und Af 2 entsprechen dem Eingangssignal ~FE gemäß Fig. 2.
F i g. 9 veranschaulicht die Einzelheiten eines Sourcegekoppelten GaAs-FET-Logik-Schieberegisters mit einem NOR-Glied im Eingangskreis, das beim Frequenzteiler nach F i g. 8 verwendet werden kann. Das Schieberegister gemäß F i g. 9 ist ein Master- oder Haupt-Flipflop in einem Master-Slave-D-Flipflop. Anreicherungstyp-FETs sind als Differential-Transistoren, Verarmungstyp-FETs für Sourcefolge-Transistoren vorgesehen. Der Grund für die Verwendung von FETs der angegebenen Typen besteht darin, daß der Stromverbrauch von Anreicherungstyp-FETs sehr klein ist, während die Ansteuerbarkeit von Verarmungstyp-FETs für andere Schaltungen besser ist als bei Anreicherungstyp-FETs. Die »stacked gate«- oder Stapel-Gatekonfiguration liefert komplementäre NOR-Glied-Eingänge A und Ä sowie B und B. Die gesamte Differentialoperation gewährleistet einen guten Rauschabstand. Demzufolge gewährleistet die Anordnung nach F i g. 9 eine sichere Gate- oder Torsteuerfunktion. Bei einem Austausch von A für Ä bzw. B für B arbeitet die Schaltung als UND-Gliedeingangs-Master-FIipflop für das Master-Slave-D-Flipflop.
In Zusammenfassung läßt sich somit sagen, daß beim vorliegenden variablen Frequenzteiler die maximale Betriebsgeschwindigkeit nahezu auf diejenige (derzeit bis zu etwa 1 GHz für ECL-Anordnung) des verwendeten Schieberegisters erhöht werden kann. Daneben läßt sich der Stromverbrauch oder -bedarf verringern. Der Hochgeschwindigkeitsbetrieb verbessert die Ansprechcharakteristik (Frequenzgang) bei der Feinabstimmung eines Normalfrequenzgenerator- oder Synthesizer-Abstimmgerätes, diejenige einer phasenstarren Regelschleife (PLL) einer bei einem mit hoher Geschwindigkeit arbeitenden Gerät verwendeten Schaltung usw., wodurch der Anwendungsbereich des variablen Frequenzteilers entsprechend erweitert wird.
Hierzu 6 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Variabler Frequenzteiler aus Schieberegistern, mit
— einem Rückkopplungs-Schieberegister (21) mit einer Rückkopplungs-Torschaltung (NOR I) des NOR- oder des ODER-Typs,
— einem Verzögerungs-Schieberegister (22) zum Verzögern von Ausgangsdaten (D 21) vom Rückkopplungs-Schieberegister (21) um einen Takt und
— einem Rückkopplungskreis (FC) zum Rückkoppeln der Ausgangsdaten (D 22, D 23) vom Verzögerungs-Schieberegister (22) zur RückkopplungE-Torschaltung(/vO/? 1),
DE3411871A 1983-03-31 1984-03-30 Variabler Frequenzteiler Expired DE3411871C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58055964A JPS59181831A (ja) 1983-03-31 1983-03-31 可変分周器

Publications (2)

Publication Number Publication Date
DE3411871A1 DE3411871A1 (de) 1984-10-11
DE3411871C2 true DE3411871C2 (de) 1985-06-27

Family

ID=13013761

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3411871A Expired DE3411871C2 (de) 1983-03-31 1984-03-30 Variabler Frequenzteiler

Country Status (4)

Country Link
US (1) US4606059A (de)
JP (1) JPS59181831A (de)
DE (1) DE3411871C2 (de)
GB (1) GB2137384B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4303806A1 (de) * 1993-02-10 1994-08-11 Telefunken Microelectron Programmierbarer Frequenzteiler

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691331A (en) * 1984-10-29 1987-09-01 American Telephone And Telegraph Company, At&T Bell Laboratories Self-correcting frequency dividers
GB8428092D0 (en) * 1984-11-07 1984-12-12 Plessey Co Plc Logic circuits
JPS61280121A (ja) * 1985-06-05 1986-12-10 Oki Electric Ind Co Ltd ２モジユラスプリスケ−ラ
JPS61280122A (ja) * 1985-06-05 1986-12-10 Oki Electric Ind Co Ltd ２モジユラスプリスケ−ラ
JPS62122323A (ja) * 1985-11-21 1987-06-03 Nec Corp プリスケ−ラ回路
US4703495A (en) * 1986-05-23 1987-10-27 Advanced Micro Device, Inc. High speed frequency divide-by-5 circuit
US4856032A (en) * 1987-01-12 1989-08-08 Motorola, Inc. High speed programmable frequency divider and PLL
US4953187A (en) * 1989-01-23 1990-08-28 Motorola, Inc. High speed prescaler
JPH07101839B2 (ja) * 1989-10-06 1995-11-01 東芝マイクロエレクトロニクス株式会社 ソースカップルドｆｅｔロジック形論理回路
US5012497A (en) * 1990-01-25 1991-04-30 David Sarnoff Research Center, Inc. High speed frequency divider circuit
JP2853894B2 (ja) * 1990-08-24 1999-02-03 三菱電機株式会社 分周回路及びパルス信号作成回路
US5195111A (en) * 1990-09-07 1993-03-16 Nihon Musen Kabushiki Kaisha Programmable frequency dividing apparatus
DE4340966C1 (de) * 1993-12-01 1995-01-19 Siemens Ag Schaltungsanordnung zur Erzeugung gerader Tastverhältnisse
EP0683566A1 (de) * 1994-05-17 1995-11-22 Siemens Aktiengesellschaft Schaltungsanordnung zum Teilen eines Taktsignals
US5428654A (en) * 1994-06-09 1995-06-27 Advanced Micro Devices, Inc. Up/down counter apparatus
JP3060987B2 (ja) * 1997-03-31 2000-07-10 日本電気株式会社 クロック同期式フリップフロップ回路
EP0903859B1 (de) * 1997-09-18 2004-11-24 Infineon Technologies AG Frequenzteiler mit geringem Stromverbrauch
US6009139A (en) * 1998-06-19 1999-12-28 International Business Machines Corporation Asynchronously programmable frequency divider circuit with a symmetrical output
DE19843199A1 (de) * 1998-09-15 2000-03-16 Hans Gustat Frequenzteiler
US6157693A (en) * 1998-09-30 2000-12-05 Conexant Systems, Inc. Low voltage dual-modulus prescaler circuit using merged pseudo-differential logic
US6707326B1 (en) * 1999-08-06 2004-03-16 Skyworks Solutions, Inc. Programmable frequency divider
JP2003152530A (ja) * 2001-11-13 2003-05-23 Mitsubishi Electric Corp 分周回路
US6696857B1 (en) * 2003-01-07 2004-02-24 Institute Of Microelectronics High speed CMOS dual modulus prescaler using pull down transistor
US6882229B1 (en) 2003-07-23 2005-04-19 Pericom Semiconductor Corp. Divide-by-X.5 circuit with frequency doubler and differential oscillator
US7411432B1 (en) * 2006-07-31 2008-08-12 Lattice Semiconductor Corporation Integrated circuits and complementary CMOS circuits for frequency dividers
US8116408B2 (en) 2007-06-15 2012-02-14 Broadcom Corporation Gain control for reduced interframe spacing (RIFS)
US7898353B2 (en) * 2009-05-15 2011-03-01 Freescale Semiconductor, Inc. Clock conditioning circuit
CN102427363B (zh) * 2011-12-23 2015-02-04 上海贝岭股份有限公司 一种小分频系数的多相多模分频电路
US8917122B1 (en) * 2013-09-06 2014-12-23 Infinion Technologies AG Frequency dividers
TWI677190B (zh) * 2018-11-09 2019-11-11 瑞昱半導體股份有限公司 時脈產生裝置及時脈產生方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3745315A (en) * 1969-09-26 1973-07-10 Bell Telephone Labor Inc Ripple-through counters having minimum output propagation delay times
DE2401781C2 (de) * 1974-01-15 1981-11-19 Siemens AG, 1000 Berlin und 8000 München Anordnung zur Takterzeugung für ladungsgekoppelte Schaltungen
DE2629750A1 (de) * 1976-07-02 1978-01-05 Deutsche Bundespost Impulsuntersetzer
NL7902111A (nl) * 1979-03-16 1980-09-18 Philips Nv Inrichting voor het delen van een terugkerend ingangs- signaal door een gebroken faktor f, met name voor f=n-1/2.
JPS5673907A (en) * 1979-11-21 1981-06-19 Hitachi Ltd Frequency divider
US4406014A (en) * 1981-04-03 1983-09-20 Bristol Babcock Inc. Switched frequency divider
US4394769A (en) * 1981-06-15 1983-07-19 Hughes Aircraft Company Dual modulus counter having non-inverting feedback
JPS58209230A (ja) * 1982-05-31 1983-12-06 Toshiba Corp プログラマブルカウンタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4303806A1 (de) * 1993-02-10 1994-08-11 Telefunken Microelectron Programmierbarer Frequenzteiler
DE4303806C2 (de) * 1993-02-10 2002-08-22 Atmel Germany Gmbh Programmierbarer Frequenzzähler

Also Published As

Publication number Publication date
GB2137384A (en) 1984-10-03
GB8407491D0 (en) 1984-05-02
US4606059A (en) 1986-08-12
GB2137384B (en) 1986-08-06
JPS59181831A (ja) 1984-10-16
DE3411871A1 (de) 1984-10-11

Similar Documents

Publication Publication Date Title
DE3411871C2 (de) Variabler Frequenzteiler
DE3750810T2 (de) Frequenzsynthetisierer.
DE68915756T2 (de) Programmierbarer hochgeschwindigkeitsteiler.
DE69324451T2 (de) Digitaler programmierbarer Frequenzgenerator
DE69215135T2 (de) Takterzeugungsschaltung eines seriellen digitalen Mehrnormenvideosignals mit automatischer Formaterkennung
EP0190554B1 (de) Verfahren und Schaltungsanordnung zum Umschalten einer taktgesteuerten Einrichtung mit mehreren Betriebszuständen
EP0898217A2 (de) Schaltung zur glitchfreien Umschaltung digitaler Signale
DE2856211A1 (de) Digitale phasenregelschaltung mit einer hilfsschaltung
EP1732228A1 (de) Frequenzteilerschaltung mit einem rückgekoppelten Schieberegister
DE3307782A1 (de) Schaltungsanordnung zur erzeugung von synchrontaktsignalen
DE69820326T2 (de) Frequenzteiler
DE69025014T2 (de) Phasenkomparator mit zwei verschiedenen Komparator-Charakteristiken
DE102005051770A1 (de) Verfahren und Vorrichtung zum Umschalten der Frequenz eines Systemtakts
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE3850808T2 (de) Erzeugung von Taktimpulsen.
DE2755715C2 (de) Logische Schaltung
DE2944034C2 (de) Flip-Flop-Schaltung sowie damit ausgerüstete Frequenzteilerschaltung
DE69910942T2 (de) Typ D Master-Slave Kippschaltung
EP0903858A2 (de) Frequenzteiler mit geringem Stromverbrauch
DE3601858C1 (de) Schaltungsanordnung zur Frequenzteilung
DE2926857A1 (de) Schaltungsanordnung zur ermittlung eines fehlerhaften oszillators in einer schleifenschaltung
DE2412966C3 (de) Digitale Einrichtung zum Überwachen der Synchronisation bei Trägerfrequenzeinrichtungen
DE10355698B4 (de) Flip-Flop mit Mehrfachbetriebsmodus
DE1449573B2 (de)
DE2406923B2 (de) Mit digitalen bauelementen aufgebautes monoflop

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee